JPS62154082A - 携帯可能電子装置 - Google Patents
携帯可能電子装置Info
- Publication number
- JPS62154082A JPS62154082A JP60293139A JP29313985A JPS62154082A JP S62154082 A JPS62154082 A JP S62154082A JP 60293139 A JP60293139 A JP 60293139A JP 29313985 A JP29313985 A JP 29313985A JP S62154082 A JPS62154082 A JP S62154082A
- Authority
- JP
- Japan
- Prior art keywords
- data memory
- supply voltage
- control element
- card
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野１
本発明は、たとえば不揮発性のデータメモリおよびＣＰ
Ｕ （セントラル・プロセッシング・ユニット）などの
制御素子を有するＩＣ（集積回路）チップを内蔵した、
いわゆるＩＣカードと称される携帯可能電子装置に関す
る。
Ｕ （セントラル・プロセッシング・ユニット）などの
制御素子を有するＩＣ（集積回路）チップを内蔵した、
いわゆるＩＣカードと称される携帯可能電子装置に関す
る。
［発明の技術的背景とその問題点１
最近、データを記憶するメモリカードとして、不揮発性
のデータメモリおよびＣＰＵなどの制皿素子を有するＩ
Ｃチップを内蔵したＩＣカードが開発され、実用化され
ている。この種のＩＣカードは、カードリーダ・ライタ
から複数種の命令を受けることにより、データメモリか
らデータを読出したり、あるいはデータメモリにデータ
を書込んだりすることを選択的に行なうことを特徴とし
ている。
のデータメモリおよびＣＰＵなどの制皿素子を有するＩ
Ｃチップを内蔵したＩＣカードが開発され、実用化され
ている。この種のＩＣカードは、カードリーダ・ライタ
から複数種の命令を受けることにより、データメモリか
らデータを読出したり、あるいはデータメモリにデータ
を書込んだりすることを選択的に行なうことを特徴とし
ている。
ところで、従来はＩＣカードに内蔵されているデータメ
モリとしてＥ Ｐ ＲＯＭが使用されていた。
モリとしてＥ Ｐ ＲＯＭが使用されていた。
ＥＰＲＯＭは、一般にデータ自速時に２１ボルトの書込
用電圧を必要とする。この書込用電圧はカードリーダ・
ライタから供給されるようになっている。すなわら、デ
ータの書込みシーケンスとしては、まずカードリーダ・
ライタが♂逐時であることを認識し、ＩＣカードに書込
用電圧を印加してから１込命令を送り、廖込みが終了し
たことを確認した侵に書込用電圧の印カロを停止する。
用電圧を必要とする。この書込用電圧はカードリーダ・
ライタから供給されるようになっている。すなわら、デ
ータの書込みシーケンスとしては、まずカードリーダ・
ライタが♂逐時であることを認識し、ＩＣカードに書込
用電圧を印加してから１込命令を送り、廖込みが終了し
たことを確認した侵に書込用電圧の印カロを停止する。
したがって、何らかの原因によりＩＣカード内の制御プ
ログラムが暴走して書込用のプログラムが実行されてし
まっても、カードリーダ・ライタから書込用電圧が印加
されない限り誤書込みをすることはない。しかし、ＩＣ
カードシステム全体が電源ダウンするなどによってカー
ドリーダ・ライタ自身が制御不能になった場合には、前
記のシーケンスを通ることなくＩＣカード内のυ制御プ
ログラムが暴走しているうちに書込用電圧を印加してし
まうと、誤書込みを生ずる恐れがある。
ログラムが暴走して書込用のプログラムが実行されてし
まっても、カードリーダ・ライタから書込用電圧が印加
されない限り誤書込みをすることはない。しかし、ＩＣ
カードシステム全体が電源ダウンするなどによってカー
ドリーダ・ライタ自身が制御不能になった場合には、前
記のシーケンスを通ることなくＩＣカード内のυ制御プ
ログラムが暴走しているうちに書込用電圧を印加してし
まうと、誤書込みを生ずる恐れがある。
そこで、最近ではＩＣカードに内蔵するデータメモリと
してＥＥＰＲＯＭが注目されている。
してＥＥＰＲＯＭが注目されている。
ＥＥＰＲＯＭは、書込用電圧が５ボルトのため電源と共
有できる。これにより、書込用電圧印加用のコネクタが
不要となるため、コネクタ数を減少する点で有効性が認
められている。ただし、この場合は書込みシーケンス中
に前記のように特別に書込用電圧を印加する段階はない
。したがって、データメモリとしては、ｉ！ａｉｔ圧が
供給されている間はいつでも書込可能の環境下におかれ
ることになる。このため、前記のように何らかの原因で
制御プログラムが暴走したときに誤書込みが生じる恐れ
が充分ある。
有できる。これにより、書込用電圧印加用のコネクタが
不要となるため、コネクタ数を減少する点で有効性が認
められている。ただし、この場合は書込みシーケンス中
に前記のように特別に書込用電圧を印加する段階はない
。したがって、データメモリとしては、ｉ！ａｉｔ圧が
供給されている間はいつでも書込可能の環境下におかれ
ることになる。このため、前記のように何らかの原因で
制御プログラムが暴走したときに誤書込みが生じる恐れ
が充分ある。
［発明の目的］
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、供給される’１ｉｌｌｌ圧が何らかの原
因により例えば瞬停したとしても、電源電圧が復帰する
際に生じる制御プログラムの暴走を防止でき、よってデ
ータメモリへの誤書込みが確実に防止できる携帯可能電
子装置を提供することにある。
するところは、供給される’１ｉｌｌｌ圧が何らかの原
因により例えば瞬停したとしても、電源電圧が復帰する
際に生じる制御プログラムの暴走を防止でき、よってデ
ータメモリへの誤書込みが確実に防止できる携帯可能電
子装置を提供することにある。
［発明の概要］
本発明は上記目的を達成するために、制御素子に印加さ
れる電源電圧を検知する電圧検知手段を設けることによ
って、供給される電源電圧を常に監視し、制御素子が制
御不能となる電圧値まで電源電圧が降下する直前にデー
タメモリのチップをディスエーブルにし、以降電源電圧
が復帰しても、ＩＩＩ ＩＩＩ Ｍ子にリセットがかか
らない限り、データメモリを対象としたデータのアクセ
スが無効になるようにしたものである。
れる電源電圧を検知する電圧検知手段を設けることによ
って、供給される電源電圧を常に監視し、制御素子が制
御不能となる電圧値まで電源電圧が降下する直前にデー
タメモリのチップをディスエーブルにし、以降電源電圧
が復帰しても、ＩＩＩ ＩＩＩ Ｍ子にリセットがかか
らない限り、データメモリを対象としたデータのアクセ
スが無効になるようにしたものである。
［発明の実施例１
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第２図は本発明に係る携帯可能電子装置の一例としてＩ
Ｃカード１を示すもので、ＩＣチップ２を内蔵しており
、このＩＣチップ２はカード表面に形成された複数の接
触端子からなるコンタクト部３と電気的に接続されてい
る。
Ｃカード１を示すもので、ＩＣチップ２を内蔵しており
、このＩＣチップ２はカード表面に形成された複数の接
触端子からなるコンタクト部３と電気的に接続されてい
る。
ＩＣチップ２は、たとえば第１図に示すように、入力さ
れる命令、データなどを解読、演算、記憶する制御素子
（たとえばＣＰＵ）４、この制御素子４によってデータ
の読取りあるいは書込みが行なわれる消去可能な不揮発
性のデータメモリ（ＥＥＰＲＯＭ）５、およびｌ１Ｉｉ
電圧を検知する電圧検知回路６などによって構成されて
いる。なお、７は制御素子４、データメモリ５および電
圧検知回路６に接続された電源電圧供給線で、コンタク
ト部３を介して後述するカードリーダ・ライタ２１から
電源電圧ＶＣＣが供給される。８は制御素子４に接続さ
れたりセラ１−信号線で、コンタクト部３を介して後述
するカードリーダ・ライタ２１からリセット信号が供給
される。９．１０．１１はそれぞれ制御線である。すな
わち、電圧検知回路６は、制御素子４に供給される電源
電圧ＶＣＣを検知し、電ＷＡ電圧ＶＣＣがあらかじめ設
定される所定値以下になると、制！１１ｔａ９を介して
データメモリ５のチップイネーブル端子ＣＥＩをハイレ
ベルにし、制御線１０がハイレベルにならない限り、こ
の状態を保持するように構成されている。
れる命令、データなどを解読、演算、記憶する制御素子
（たとえばＣＰＵ）４、この制御素子４によってデータ
の読取りあるいは書込みが行なわれる消去可能な不揮発
性のデータメモリ（ＥＥＰＲＯＭ）５、およびｌ１Ｉｉ
電圧を検知する電圧検知回路６などによって構成されて
いる。なお、７は制御素子４、データメモリ５および電
圧検知回路６に接続された電源電圧供給線で、コンタク
ト部３を介して後述するカードリーダ・ライタ２１から
電源電圧ＶＣＣが供給される。８は制御素子４に接続さ
れたりセラ１−信号線で、コンタクト部３を介して後述
するカードリーダ・ライタ２１からリセット信号が供給
される。９．１０．１１はそれぞれ制御線である。すな
わち、電圧検知回路６は、制御素子４に供給される電源
電圧ＶＣＣを検知し、電ＷＡ電圧ＶＣＣがあらかじめ設
定される所定値以下になると、制！１１ｔａ９を介して
データメモリ５のチップイネーブル端子ＣＥＩをハイレ
ベルにし、制御線１０がハイレベルにならない限り、こ
の状態を保持するように構成されている。
制御線１０は制御素子４によって制御され、制御素子４
にリセット信号線８を介してリセット信号が供給された
ときにのみ、制′６ｐｓ＊１ｏはハイレベルになるよう
になっている。データメモリ５は、チップイネーブル端
子ＣＥ１．ＣＥ２がロウレベルのときにのみアクセスの
対象となる。ただし、チップイネーブル端子ＧＥ２につ
いては制御Ｉ素子４が直接制御するようになっている。
にリセット信号線８を介してリセット信号が供給された
ときにのみ、制′６ｐｓ＊１ｏはハイレベルになるよう
になっている。データメモリ５は、チップイネーブル端
子ＣＥ１．ＣＥ２がロウレベルのときにのみアクセスの
対象となる。ただし、チップイネーブル端子ＧＥ２につ
いては制御Ｉ素子４が直接制御するようになっている。
電圧検知回路６は、Ｉｌ電源電圧制御素子４と共有して
いるが、電源電圧が降下して制御素子４が誤動作する電
圧値になったとしても、電圧検知回路として正常に動作
するようになっている。
いるが、電源電圧が降下して制御素子４が誤動作する電
圧値になったとしても、電圧検知回路として正常に動作
するようになっている。
第３図は本発明に係るＩＣカード１が適用される、たと
えばホームバンキングシステムあるいはショッピングシ
ステムなどの端末装置として用いられるカード取扱装置
の構成例を示すものである。
えばホームバンキングシステムあるいはショッピングシ
ステムなどの端末装置として用いられるカード取扱装置
の構成例を示すものである。
すなわち、この装置は、ＩＣカード１をカードリーダ・
ライタ２１を介してＣＰＵなどからなる制御部２２と接
続可能にするとともに、制御部２２にキーボード２３、
ＣＲＴディスプレイ装！２４、プリンタ２５およびフロ
ッピィディスク装置２６を接続して構成される。
ライタ２１を介してＣＰＵなどからなる制御部２２と接
続可能にするとともに、制御部２２にキーボード２３、
ＣＲＴディスプレイ装！２４、プリンタ２５およびフロ
ッピィディスク装置２６を接続して構成される。
Ｉｃカード１は、カードリーダ・ライタ２１から入力さ
れた命令データを解読し、それにより必要な処理を実行
する。これを実現するために、ＩＣカード１は前述した
ように制御素子４、データメモリ５および電圧検知回路
６によって構成されている。また、カードリーダ・ライ
タ２１は、ＩＣカード１と制御部２２との間で命令デー
タや応答データの授受を行なうものである。
れた命令データを解読し、それにより必要な処理を実行
する。これを実現するために、ＩＣカード１は前述した
ように制御素子４、データメモリ５および電圧検知回路
６によって構成されている。また、カードリーダ・ライ
タ２１は、ＩＣカード１と制御部２２との間で命令デー
タや応答データの授受を行なうものである。
次に、このような構成においてｖＪ作を説明する。
今、何らかの原因によりＩＣカード１に供給されるＭ課
電圧ｖＣＣが岬下し、再ひもとの定常状態に復帰する場
合を考える。１ｉ′ｒＡｉｉ圧ＶＣＣが降下し、ｉｌｌ
ａｌｌ素子４が動作不能となる電圧！ａＶａに遠する
と、制御素子４は制御プログラムを正確に実行できなく
なり、ＩＣカードとしての機能が停止する。ここで、電
圧検知回路６は、電源電圧■ＣＣが降下したことを検知
し、上記電圧１１１ｉＶａに達する直前にυＩＩ！ｌ１
ｊ１９を介してデータメモリ５のチップイネーブル端子
ＣＥ１をハイレベルにすることによって、データメモリ
５へのアクセスを無効状態にする。次に、電源電圧ＶＣ
Ｃが復帰した際には、制御素子４にリセット信号を与え
ない限り制御線１０はハイレベルにならないため、デー
タメモリ５はアクセス無効状態となっている。
電圧ｖＣＣが岬下し、再ひもとの定常状態に復帰する場
合を考える。１ｉ′ｒＡｉｉ圧ＶＣＣが降下し、ｉｌｌ
ａｌｌ素子４が動作不能となる電圧！ａＶａに遠する
と、制御素子４は制御プログラムを正確に実行できなく
なり、ＩＣカードとしての機能が停止する。ここで、電
圧検知回路６は、電源電圧■ＣＣが降下したことを検知
し、上記電圧１１１ｉＶａに達する直前にυＩＩ！ｌ１
ｊ１９を介してデータメモリ５のチップイネーブル端子
ＣＥ１をハイレベルにすることによって、データメモリ
５へのアクセスを無効状態にする。次に、電源電圧ＶＣ
Ｃが復帰した際には、制御素子４にリセット信号を与え
ない限り制御線１０はハイレベルにならないため、デー
タメモリ５はアクセス無効状態となっている。
このため、電源電圧復帰時に制御プログラムの暴走が生
じたとしても、カードリーダ・ライタ２１からリセット
信号を与えない限り、データメモリ５への誤書込みは生
じない。
じたとしても、カードリーダ・ライタ２１からリセット
信号を与えない限り、データメモリ５への誤書込みは生
じない。
以上説明したような構成であれば、ＩＣカードに供給さ
れる電源電圧が何らかの原因により瞬停したとしても、
電源電圧が復帰する際に生じる制御プログラムの暴走を
防止することができる。したがって、データメモリへの
誤書込みが確実に防止できることになり、ＩＣカードシ
ステムとしての信頼性が大幅に向上する。また、この電
源電圧の変動をＩＣカード自身が検知し、制御プログラ
ムを停止させるか否かを判断できるので、カードリーダ
・ライタがこの電源電圧の変動を認識する必要もなくな
り、カードリーダ・ライタの機能負担の軽減にもなる。
れる電源電圧が何らかの原因により瞬停したとしても、
電源電圧が復帰する際に生じる制御プログラムの暴走を
防止することができる。したがって、データメモリへの
誤書込みが確実に防止できることになり、ＩＣカードシ
ステムとしての信頼性が大幅に向上する。また、この電
源電圧の変動をＩＣカード自身が検知し、制御プログラ
ムを停止させるか否かを判断できるので、カードリーダ
・ライタがこの電源電圧の変動を認識する必要もなくな
り、カードリーダ・ライタの機能負担の軽減にもなる。
なお、前記実施例では、データメモリがＥＥＰＲＯＭの
場合について説明したが、これに限らず、たとえばＥＰ
ＲＯＭあるいはＲＡＭなどの場合にも同様に適用できる
。
場合について説明したが、これに限らず、たとえばＥＰ
ＲＯＭあるいはＲＡＭなどの場合にも同様に適用できる
。
また、前記実施例では、携帯可能電子装置としてＩＣカ
ードを例示したが、本発明はカード状のものに限定され
るものでなく、たとえばブロック状あるいはペンシル状
のものでもよい。また、携帯可能電子装置のハード構成
もその要旨を逸脱しない範囲で種々変形可能である。
ードを例示したが、本発明はカード状のものに限定され
るものでなく、たとえばブロック状あるいはペンシル状
のものでもよい。また、携帯可能電子装置のハード構成
もその要旨を逸脱しない範囲で種々変形可能である。
［発明の効果］
以上詳述したように本発明によれば、供給される電源電
圧が何らかの原因により例えばＣＪＨ？したとしても、
１３１電圧が復帰する際に生じる制御プログラムの暴走
を防止でき、よってデータメモリへの誤書込みが確実に
防止できる携帯可能電子装置を提供できる。
圧が何らかの原因により例えばＣＪＨ？したとしても、
１３１電圧が復帰する際に生じる制御プログラムの暴走
を防止でき、よってデータメモリへの誤書込みが確実に
防止できる携帯可能電子装置を提供できる。
図は本発明の一実施例を説明するためのもので、第１図
はＩＣカードに内蔵するＩＣチップの構成を示すブロッ
ク図、第２図はＩＣカードの外１！斜視図、第３図はカ
ード取扱装置の構成を示すブロック図である。 １・・・・・・ＩＣカード（携帯可能電子装置）、２・
・・・・・ＩＣチップ、３・・・・・・コンタクト部、
４・・・・・・制御素子（ＣＰＵ）、５・・・・・・デ
ータメモリ（ＥＥＰＲＯＭ）、６・・・・・・電圧検知
回路、７・・・・・・電源電圧供給線、８・・・・・・
リセット信号線、９，１０．１１・・・・・・制御線、
２１・・・・・・カードリーグ・ライタ。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図
はＩＣカードに内蔵するＩＣチップの構成を示すブロッ
ク図、第２図はＩＣカードの外１！斜視図、第３図はカ
ード取扱装置の構成を示すブロック図である。 １・・・・・・ＩＣカード（携帯可能電子装置）、２・
・・・・・ＩＣチップ、３・・・・・・コンタクト部、
４・・・・・・制御素子（ＣＰＵ）、５・・・・・・デ
ータメモリ（ＥＥＰＲＯＭ）、６・・・・・・電圧検知
回路、７・・・・・・電源電圧供給線、８・・・・・・
リセット信号線、９，１０．１１・・・・・・制御線、
２１・・・・・・カードリーグ・ライタ。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図
Claims (2)
- （１） 少なくともデータメモリと、外部装置からの命
令により前記データメモリからのデータの読出しあるい
はデータの書込みを選択的に行なうよう制御する制御素
子とを有する携帯可能電子装置において、前記制御素子
に印加される電源電圧を検知し、その電源電圧が所定値
以下になると前記データメモリに対するデータの書込み
を禁止する電圧検知手段を設けたことを特徴とする携帯
可能電子装置。 - （２） 前記データメモリはＥＥＰＲＯＭである特許請
求の範囲第１項記載の携帯可能電子装置。（３） 前記
制御素子はＣＰＵ（セントラル・プロセッシング・ユニ
ット）である特許請求の範囲第１項記載の携帯可能電子
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60293139A JPS62154082A (ja) | 1985-12-27 | 1985-12-27 | 携帯可能電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60293139A JPS62154082A (ja) | 1985-12-27 | 1985-12-27 | 携帯可能電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62154082A true JPS62154082A (ja) | 1987-07-09 |
Family
ID=17790923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60293139A Pending JPS62154082A (ja) | 1985-12-27 | 1985-12-27 | 携帯可能電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62154082A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302486A (ja) * | 1988-05-30 | 1989-12-06 | Toppan Printing Co Ltd | 情報カード |
| JPH02231695A (ja) * | 1989-01-27 | 1990-09-13 | Gemplus Card Internatl Sa | 集積回路のための安全装置 |
| JPH02310712A (ja) * | 1989-05-26 | 1990-12-26 | Mitsubishi Electric Corp | 半導体装置 |
| US6070804A (en) * | 1997-08-12 | 2000-06-06 | Mitsubishi Denki Kabushiki Kaisha | Non-contact IC card with monitor for source power |
-
1985
- 1985-12-27 JP JP60293139A patent/JPS62154082A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302486A (ja) * | 1988-05-30 | 1989-12-06 | Toppan Printing Co Ltd | 情報カード |
| JPH02231695A (ja) * | 1989-01-27 | 1990-09-13 | Gemplus Card Internatl Sa | 集積回路のための安全装置 |
| JPH02310712A (ja) * | 1989-05-26 | 1990-12-26 | Mitsubishi Electric Corp | 半導体装置 |
| US6070804A (en) * | 1997-08-12 | 2000-06-06 | Mitsubishi Denki Kabushiki Kaisha | Non-contact IC card with monitor for source power |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7280416B2 (en) | Nonvolatile memory system | |
| US4877945A (en) | IC card having a function to exclude erroneous recording | |
| US6059191A (en) | Chip card | |
| KR0160685B1 (ko) | 칩인 카드에 의한 사용방지 기능을 가진 퍼스널 컴퓨터의 카드 리드/라이트 콘트롤러 | |
| JP2563475B2 (ja) | マイクロコンピュータ及びマイクロコンピュータを内蔵したｉｃカード | |
| JP2002517868A (ja) | 集積回路カードの自動回復 | |
| US5615381A (en) | Security for a data processing system having multiple distinct program instruction sections | |
| US5166503A (en) | IC memory card | |
| JP3376306B2 (ja) | データ処理装置、そのデータ処理方法 | |
| JPS62154082A (ja) | 携帯可能電子装置 | |
| JPS623516B2 (ja) | ||
| JPS622399B2 (ja) | ||
| JPH0822422A (ja) | メモリ装置 | |
| EP0142983A2 (en) | Fault protection flip flop | |
| US20030169624A1 (en) | Microcomputer with nonvolatile memory protected against false erasing or writing | |
| JP3604468B2 (ja) | 電源異常検出装置及びその検出方法 | |
| KR100213206B1 (ko) | 반도체 메모리의 라이트 보호 수단 | |
| JP4111294B2 (ja) | Ｉｃカードリーダーシステム、及びｉｃカードリーダーシステムのキーボードコントローラ内のファームウエア運転方法 | |
| JPH0264726A (ja) | 外部メモリ装置を接続する情報処理装置 | |
| JPS6157394A (ja) | Ｉｃカ−ド | |
| JPS62177783A (ja) | メモリカ−トリツジの異常插入防止装置 | |
| JPH03212789A (ja) | Ｉｃカードシステム | |
| JPS6393059A (ja) | メモリカ−ド | |
| JPS63234378A (ja) | 携帯可能電子装置 | |
| JPS63271589A (ja) | 携帯可能記憶媒体読取書込装置 |