JPS63271589A - 携帯可能記憶媒体読取書込装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的Ｊ （産業上の利用分野） この発明は、各種の情報を記憶する携帯可能記憶媒体に
対する情報の読取り書込みをする携帯可能記憶媒体読取
書込装置に関する。

（従来の技術） 近年、携帯可能な情報の記憶容量の多いメモリカード（
携帯可能記憶媒体）の開発が進められている。従来、こ
のメモリカードに個人情報等の各種のデータ（情報）を
記憶する記憶素子には、ＲＡＭ　（随時読出し書込みメ
モリ）、ＲＯＭ（読出し専用メモリ）が用いられて、こ
の記憶素子にデータの読取り書込みをリーダライタ部に
より行われている。

（発明が解決しようとする問題点） 従来の装置は、メモリカードの記憶素子にＲＡＭ、ＲＯ
Ｍ等が用いられていた。

しかしながら、リーダライタ部により記憶素子にデータ
の読取り又は吉込み時間は、ＲＡＭとＲＯＭとでは異な
りＲＡＭの場合に１０η５ｅｃ（１０４秒）のオーダで
読取り書込み制御して、ＲＯＭの場合に数百μｓｅＣ〜
数十ｍ５ｅｃ　（１０−’秒〜１０°３秒）のオーダで
読取り書込み制御しなければならない。このため、ＲＡ
ＭとＲＯＭの異なる記憶素子を読取り囚込みをするには
リーダライタ部にＲＡＭ用とＲＯＭ用のそれぞれ専用の
読取書込用の制御回路を設けなければならず、装置の大
型化を招来するおそれがあり、それの対策が切望されて
いた。

この発明は、上記に鑑みてなされたものであり、その目
的としては、装置を煩雑にすることな（携帯可能記憶媒
体の記憶素子の種別に応答して情報の読取り書込みを行
うことができる携帯可能記憶媒体読取書込装置を提供す
ることにある。

［発明の構成］ （問題点を解決するための手段） 上記目的を達成するため、この発明は、各種の情報を記
憶素子に記憶している携帯可能記憶媒体の＆！憶索子を
識別する識別手段と、前記携帯可能記憶媒体の記憶素子
に対して情報の読取り書込みをする第１の読取書込手段
と、前記携帯可能記憶媒体の記憶素子に対して前記第１
の読取ｌ送手段の読取り書込みより所定時間遅れて情報
の読取り書込みをする第２の読取書込手段と、 前記識別手段により識別した前記携帯可能記憶媒体の記
憶素子に応答して前記第１の読取書込手段又は第２の読
取書込手段に切換えｆｌ、ＩＩ御する切換制御手段と、 を有することを要旨とする。

（作用） 上記構成を備えた携帯可能記憶媒体読取書込装置におい
ては、携帯可能記憶媒体の記憶素子を識別してこの識別
した記憶素子に応答して配憶素子に対して情報を読取り
書込みする第１の読取書込手段又はこの第１の読取書込
手段より所定時間遅れて情報の読取り書込みをする第２
の読取書込手段に切換えｔｉＩＪｔｉＤすることにより
、携帯可能記憶媒体の記憶素子の種別に応答して情報の
読取り書込みを行うことができる。

（実施例） 以下、図面を用いてこの発明の詳細な説明する。

第１図はこの発明の携帯可能記憶媒体読取書込装置に係
る一実施例を示す全体図である。この装置は、メモリカ
ード５にデータの読取り書込み等の指令をするホスト１
からリーダライタ部３にコマンド伝送して、リーダライ
タ部３がこのコマンドに基づいてメモリカード５に対し
て各種の処理を行うものである。

第２図は上記携帯可能記憶媒体読取書込装置のデータ伝
送を示す図である。同図において、ホスト１は、例えば
中央指令部でありリーダライタ部３の処理機能を指令す
るコマンドをリーダライタ部３にデータ伝送路７を介し
て伝送し、リーダライタ部３が伝送されるコマンドに応
答して処理した後に正常に処理がしたかまたは異常であ
るかを示すレスポンスをデータ伝送路９を介して受取る
ことによりリーダライタ部３を監視するものである。リ
ーダライタ部３は、ホスト１から伝送されるコマンドに
より処理するもので、伝送されるコマンドが例えばメモ
リカード５にデータの読取り又は書込みならばメモリカ
ード５の後述するメモリ４３を識別してこの識別したメ
モリ４３に応答してデータの読取り又は書込みをするも
のである。

メモリカード５は、メモリ４３としてＲＡＭ又はＲＯＭ
を有して個人データ等を記憶するものである。

第３図は、リーダライタ部３の構成を示すブロック図で
ある。同図において、ホスト１がら伝送されるコマンド
又はリーダライタ部３からホスト１に伝送するレスポン
スの伝送り１ｍをするインターフェイス回ｆｆ１１１よ
りＣＰＬ１１３にコマンドが出力されるとＣＰＵ１３は
、メモリカード５の制御Ｉａ作をする動作プログラムが
記憶されているＲＯＭ１５から動作プログラムを読出し
、この動作プログラムに必要な各種のデータが記憶され
ているＲＡＭ１７からデータを読取る。また、ＣＰＵ１
３はメモリカード５から後述するカード識別信号２１が
パラレル入出力ボート２３に入力されるとパラレル入出
力ボート２３からデータバスを介してＣＰＵ１３にカー
ド識別信号２１が入力され、ＣＰＬＪ　１３はカード識
別信号２１よりメモリカード５のメモリ４３の種別（Ｒ
ＡＭ、ＲＯＭ）を判別してパラレル入出力ボート２３に
メモリ４３の種別を示す選択信号２５を出力してパラレ
ル入出力ボート２３から切換回路１９に出力する。

切換回路１９は、パラレル入出力ボート２３から入力さ
れる選択信号２５によりＲＡＭならばＣＰＵ１３から出
力される回込信号等と、メモリカード５のメモリ４３が
ＲＯＭならばパラレル入出力ボート２３から入力される
書込信号等とに切換えてメモリカード５に対してデータ
の読取り又は書込みをす為ものである。

また、切換回路１９は、例えばフォトセンサを有するカ
ード挿入センサ２７およびメモリカード用電源２９に接
続され、カード挿入センサ２７によりメモリカード５の
挿入の状況を検知し、メモリカード用電源２９に対しホ
スト１から伝送されるコマンドに応答してメモリカード
５に５ｖ、１２．５ｖ又は２１Ｖの電源を供給をするも
のである。

第４図はリーダライタ部３の切換回路１９の構成を示す
制御ブロック図である。同図において、ｃ　ｐ　ｕ　ｉ
　ｓからアドレスバスを介してデコーダ３１にアドレス
ビットが入力されるとデコーダ３１は、入力されるアド
レスビットから１つのチップを選択してパスバッファ３
３およびパラレル出力ボート３５に出力する。同様にし
てＣＰＵ１３からパスバッフ？３３およびパラレル出力
ボート３５に読取信号、書込信号、アドレスおよびデー
タがバスバッファ３３およびパラレル出力ボート３５に
出力される。

パスバッファ３３は、ＣＰＵ１３から入力される読取信
号等を保持してパラレル出力ボート３５の１ＩｉＩＩ陣
によりイネーブル端子ＥＮがハイレベルになるとメモリ
カード５のメモリ４３に対してチップセレクト端子Ｃ８
からレジスタの指定をして、書込端子ＷＲによりデータ
の書込みを指示し、読取端子ＲＤによりデータの読取り
を指示し、アドレスバスによりデータ読取り書込みのア
ドレスを指定し、データバスにより読取るデータ又は書
込むデータの入出力をするものである。

パラレル出力ボート３５は、ＣＰｕ１３から入力される
読取信号等を保持してＣＰＵ１３からの制御信号により
タイミングを取り、パラレル入出力ボート２３から入力
される選択信号２５がメモリカード５のメモリ４３のＲ
ＯＭ用のロウレベルならばイネーブル端子ＥＮをハイレ
ベルにすることにより否定回路３７でロウレベルになり
データラッチ３９のイネーブル端子ＥＮをハイレベルに
す−るとともに、パスバッファ４１のイネーブル端子Ｅ
Ｎをロウレベルにする。一方、パラレル入出力ボート２
３から入力される選択信号２５がＲＡＭ用のハイレベル
ならばパラレル出力ボート３５は、イネーブル端子ＥＮ
をロウレベルにすることによりパスバッフ？３３のイネ
ーブル端子ＥＮをハイレベルにする。そしてパラレル出
力ボート３５のイネーブル端子ＥＮがハイレベルのとき
データラッチ３９は、イネーブル端子ＥＮがハイレベル
になり所定の時間経過後にメモリカード５のメモリ４３
　（ＲＯＭ）のアドレスからデータを読取る。

なお、ここで、所定時間経過後とはＲＡＭとＲＯＭとの
読取り書込み制御の時間の差のことで、１０°３秒程度
であり、この差はメモリ４３の種別により異なる。

第５図は、メモリカード５の構成を示す制御ブロック図
で、このメモリカード５の所有者の個人データ等を記憶
しているメモリ４３を有してこのメモリ４３にはＲＡＭ
、ＲＯＭが用いられる。メモリ４３にはリーダライタ部
３のメモリカード用電源２９から供給される５Ｖと１２
，５Ｖまたは２１Ｖの電源に接続され、また、切換回路
１９のチップセレクタ端子ｃｓ、　回込端子ＷＲ，読取
端子ＲＤ、アドレスバスおよびデータバスに接続されて
データの読取り又は書込みが行われる。また、メモリ４
３にはこのメモリ４３がＲＡＭ、ＲＯＭであるかを識別
するためのカード識別信号２１がパラレル入出力ボート
２３に出力されて、例えばメモリ４３に設番プられてい
る抵抗（図示せず）の抵抗値によりメモリ４３のＲＡＭ
、ＲＯＭの識別をリーダライタ部３のＣＰＵ１３により
行われる。

次にこの実施例の作用を第６図から第８図の処理フロー
チャートを用いて説明する。

まず、リーダライタ部３に電源投入後、ホスト１はリー
ダライタ部３の動作状態を確認するため第６図に示すＲ
ＷＳＴコマンドをリーダライタ部゛３に伝送する。リー
ダライタ部３はＲＷＳＴコマンドを受信すると伝送され
るコマンドの受信チェックをしてエラーならばエラーコ
ードをセットしてステップ２４０に進み、エラーでなけ
ればり−ダライタ部３のｍ’ｓの動作を検知して異常な
らばエラーステータスをセットしてステップ２４０に進
む（ステップ１００〜１２０，２２０〜２３０）異常が
なければリーダライタ部３は、メモリカード５がカード
挿入センサ２７からの検知信号によりメモリカード５が
カード挿入口に挿入されているとカード「有」のステー
タスをヒツトしてカードが挿入されなければカード「無
］のステータスをセットする（ステップ１３０〜１４０
．２１０）。

メモリカード５が挿入されて、いるとリーダライタ部３
は、挿入されているメモリカード５がデータ書込可能な
所謂サポートカードならばサポートカードのステータス
をセットし、サポートカードでなければナボートカード
のステータスをセットする（ステップ１５０〜１７０）
。

そして、リーダライタ部３は、メモリカード５に′Ｉ！
ｉｍが供給されていなければ電源ＯＦＦのステータスを
セットし、電源が供給されていると電源ＯＮのステース
タをヒツトした後に、リーダライタ部３の状態を示すレ
スポンスをセットしてホスト１に送信する（ステップ１
８０〜２４０）。

リーダライタ部３からＲＷＳＴコマンドのレスポンスが
送信されるとホスト１は、メモリカード５の挿入動作を
指示するＣＩＮコマンドをリーダライタ部３に伝送して
第７図に示す処理が行われる。、リーダライタ部３がＣ
ＩＮコマンドを受信するとカードの有無を検知するステ
ータスよりメモリカード５が挿入されていないとカード
の無を示すレスポンスをセットしてステップ６３０に進
み、メモリカード５が挿入されているとリーダライタ部
３は、入力されるカード識別信号２１からメモリカード
５のメモリ４３がＲＡＭ又はＲＯＭの識別をする（ステ
ップ５００〜５２０，６１０）。

メモリカードのメモリ４３を識別するとリーダライタ部
３は、メモリカード５がナボート力−ドのステータスか
らサポートカードでなければ非す゛ボートカードエラー
のレスポンスをセットし、サポートカードならばステッ
プ５４０に進む（ステップ５３０．６２０）。

ステップ５４０に進むとリーダライタ部３は、カード識
別信号２１からメモリカード５のメモリ４３がＲＡＭの
高速アクセスカードならば低速アクセスフラグを「０」
にセットして、メモリ４３がＲＯＭの高速アクセスカー
ドでなければ低速フラグを「１」にセットした後にメモ
リカード用電源２９からメモリカード５に電源を供給す
る（ステップ５４０〜５７０）。

電源供給後、リーダライタ部３は、機器に異常が発生し
たならば異常レスポンスをセットして、機器が正常なら
ばカード挿入口ＯＮのステータスをセットする。セット
した後にリーダライタ部３は、レスポンスをホスト１に
送信する（ステップ５８０〜６３０）。

ＣＩＮコマンドのレスポンスをホスト１に送信するとリ
ーダライタ部３は、低速アクセスフラグを参照してフラ
グが「０」ならばメモリカード５のメモリ４３がＲＡＭ
であるので、ＣＰＵ１３がら選択信号２５をパラレル入
出力ボート２３に出力して更に切換回路１９のパラレル
出力ボート３５に出力する。パラレル出力ボート３５に
出力されるとイネーブル端子ＥＮをロウレベルにするこ
とにより直ちにパスバッファ３３がらメモリカード５の
メモリ４３のＲＡＭの所定のアドレスからデータの読取
り又は自込みをする。一方、低速アクセスフラグが「１
」ならばメモリカード５のメモリ４３がＲＯＭであるの
で、前述した如＜ＣＰＵ１３から出力される選択信号２
５によりパラレル出力ボート３５のイネーブル端子ＥＮ
がハイレベルになることによりデータラッチ３９のイネ
ーブル端子ＥＮがハイレベルとなりパラレル出力ボート
３５からデータラッチ３９にアドレスバスを介して読取
り指定をするアドレスよりデータラッチ３９が所定時間
経過後にメモリカード５のメモリ４３　（ＲＯＭ）から
データを読取る。

メモリカード５の読取り書込み終了後にホスト１からリ
ーダライタ部３に第８図に示す動作終了のＣ０ＵＴコマ
レドをリーダライタ部３に伝送するとリーダライタ部３
は、メモリカード５の電源をＯＦＦにした後に各ステー
タスを初期化する（ステップ７００〜７２０）。

このことにより、メモリカード５のメモリ４３がＲＡＭ
又はＲＯＭであっても装置を煩雑にすることなく読取り
又は書込みをすることができる。

なお、本実施例では、メモリ４３の種別をＲＡＭとＲＯ
Ｍとを扱っているが、例えばＲＯＭのうちＥＰＲＯＭ、
ＥＥＰＲＯＭであっても適用することができる。

［発明の効果］ 以上説明したように、この発明によれば、携帯可能記憶
媒体の記憶素子を識別してこの識別した記憶素子に応答
して記憶素子に対して情報を読取り書込みをする第１の
読取書込手段又は情報をこの第１の読取書込手段より所
定時間遅れて情報の読取り自込みをする第２の読取ａ送
手段に切換えるので、装置を煩雑にすることなく携帯可
能記憶媒体の記憶素子の種別に応答して情報の読取り書
込みを行うことができる。

【図面の簡単な説明】

第１図はこの発明の携帯可能記憶媒体読取書込装置を示
す全体図、第２図はこの発明の携帯可能記憶媒体読取書
込装置のデータの流れを示す図、第３図はリーダライタ
部の構成を示すブロック図、第４図は切替回路の構成を
示すブロック図、第５図はメモリカードの構成を示すブ
ロック図、第６図から第８図はこの発明の動作を示す処
理フ０−チャートである。 １・・・ホスト　３・・・リーダライタ部５・・・メモ
リカード　７〜９・・・データ伝送部１３・・・ＣＰＬ
Ｉ　　１９−・・切換回路２１・・・カード識別信号 ２３・・・パラレル入出力ボート２５−・・選択信号３
５・・・パラレル出力ボート ３７・・・否定回路　３９−・・データラッチ４３・・
・メモリ 第　１図 第２図 不４因 第７図 第８図

Claims (2)

【特許請求の範囲】
1. （１）各種の情報を記憶素子に記憶している携帯可能記
   憶媒体の記憶素子を識別する識別手段と、前記携帯可能
   記憶媒体の記憶素子に対して情報の読取り書込みをする
   第１の読取書込手段と、前記携帯可能記憶媒体の記憶素
   子に対して前記第１の読取書込手段の読取り書込みより
   所定時間遅れて情報の読取り書込みをする第２の読取書
   込手段と、 前記識別手段により識別した前記携帯可能記憶媒体の記
   憶素子に応答して前記第１の読取書込手段又は第２の読
   取書込手段に切換え制御する切換制御手段と、 を有することを特徴とする携帯可能記憶媒体読取書込装
   置。
2. （２）前記識別手段の携帯可能記憶媒体は、メモリカー
   ドを用いたことを特徴とする特許請求の範囲第１項記載
   の携帯可能記憶媒体読取書込装置。