JPH01140276A - 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法 - Google Patents

携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法

Info

Publication number
JPH01140276A
JPH01140276A JP62297973A JP29797387A JPH01140276A JP H01140276 A JPH01140276 A JP H01140276A JP 62297973 A JP62297973 A JP 62297973A JP 29797387 A JP29797387 A JP 29797387A JP H01140276 A JPH01140276 A JP H01140276A
Authority
JP
Japan
Prior art keywords
command
message
card
storage medium
host device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62297973A
Other languages
English (en)
Inventor
Mitsuru Nishioka
西岡 満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Intelligent Technology Co Ltd
Original Assignee
Toshiba Corp
Toshiba Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Intelligent Technology Co Ltd filed Critical Toshiba Corp
Priority to JP62297973A priority Critical patent/JPH01140276A/ja
Publication of JPH01140276A publication Critical patent/JPH01140276A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、たとえば上位装置からのコマンド電文および
ICカードからのレスポンス電文によって制御され、I
Cカードに対してデータの書込みおよび読出しを行なう
カードリーダ・ライタとして好適な携帯可能記憶媒体処
理装置に関する。
(従来の技術) 最近、新たな携帯可能なデータ記憶媒体として、不揮発
性メモリ(メモリ部)および、これらを制御するCPU
などの制御素子(制御部)を有するICチップを内蔵し
たICカードが開発されている。この種のICカードは
、通常、カードリーダ・ライタを用いて稼働させるよう
になっていて、その稼働の際、コマンド電文を用いるの
が一般的である。
さて、このようなICカードに対してデータの書込みお
よび読出し処理などを行なうカードリーダ・ライタは、
通常、上位装置(ホストコンピュータ)から送られてく
るコマンド電文、およびICカードから送られてくるレ
スポンス電文にしたがって動作するもので、その最も主
要な動作は、上位装置からの電文をそのままICカード
に送る、およびICカードからの電文をそのまま上位装
置に送る「受は渡し」の作業であるが、従来のカードリ
ーダ・ライタには次のような問題があった。
第1図は従来のカードリーダ・ライタの構成を示してお
り、1はカードリーダ・ライタ、2は上位装置(ホスト
コンピュータ)、3はICカードである。カードリーダ
・ライタ1において、4は上位装置2に対するレシーバ
、5は上位装置2に対するトランスミッタ、6はICカ
ード3に対するレシーバ、7はICカード3に対するト
ランスミッタ、8は上位装置2からのコマンド電文を格
納するコマンドバッファ、9はICカード3からのレス
ポンス電文を格納するレスポンスバッファ、10はこれ
らを制御する主制御部である。
このように構成される従来のカードリーダ・ライタでは
、上位装置2から送られるコマンド電文はレシーバ4に
よって受信され、この受信されたコマンド電文は主制御
部10によって一旦コマントバッファ8に格納され、1
つのコマンド電文が受信された後に主制御部10の制御
によりトランスミツタフでICカード3へ送られる。I
Cカード3からのレスポンス電文の上位装置2への受は
渡しも同様に、ICカード3から送られるレスポンス電
文はレシーバ6によって受信され、この受信されたレス
ポンス電文は主制御部10によって一旦レスポンスバッ
ファ9に格納され、1つのレスポンス電文が受信された
後に主制御部10の制御によりトランスミッタ5で上位
装置2へ送られる。
ここで、ICカード3およびカードリーダ・ライタ1の
制御電文のフォーマット例を第5図に示す。これは、1
つの電文は開始コードから始まり、その電文の開始コー
ドを除く全体の長さ(キャラクタ数)を示す電文長、制
御内容を示すコマンドコード、その制御に必要な数値や
ICカード3からのレスポンスの内容を示すデータ部、
電送エラーのチエツクのためのチエツクコードで終了す
る。
データ部は必要に応じて0〜252個まで付加すること
ができ、この数によって電文長が変化するという例であ
る。
このようなフォーマットの電文の上位装置2からICカ
ード3への受は渡しは、先に第7図に沿って説明した手
順であるが、この送受信の時間的流れは第6図に示す通
りであり、1コマンドの処理時間は、「[コマンド電文
長] X2+ [レスポンス電文長]×2+カード内処
理時間」となる。
このように、従来のカードリーダ・ライタは、上位装置
あるいはICカードからの電文の受信終了を待って、I
Cカードあるいは上位装置への電文送信を開始する方法
を用いていたため、長い電文や連続したコマンドの処理
には長い時間が必要であった。
(発明が解決しようとする問題点) 本発明は、上記したように上位装置あるいは携帯可能記
憶媒体からの電文の受信終了を待って、携帯可能記憶媒
体あるいは上位装置への電文送信を開始する方法を用い
ていたため、長い電文や連続したコマンドの処理には長
い時間が必要であるという問題点を解決すべくなされた
もので、1コマンドの処理に要する時間を大幅に短縮で
き、長い電文や連続したコマンドの処理速度を高めるこ
とができる携帯可能記憶媒体処理装置を提供することを
目的とする。
[発明の構成] (問題点を解決するための手段) 本発明は、上位装置からのコマンド電文および携帯可能
記憶媒体からのレスポンス電文によって制御される携帯
可能記憶媒体処理装置において、前記上位装置に対する
第1受信手段および第1送信手段と、前記携帯可能記憶
媒体に対する第2受信手段および第2送信手段と、前記
上位装置からのコマンド電文を格納する第1記憶手段と
、前記携帯可能記憶媒体からのレスポンス電文を格納す
る第2記憶手段と、これらを制御する制御手段とを具備
し、前記第1.第2受信手段は、電文を受信すると独自
に対応する前記第1.第2記憶手段にその受信電文を格
納するとともに、その受信状況を前記制御手段に送り、
これを受取った前記制御手段は、対応する前記第1.第
2送信手段を起動することにより、電文を受信しながら
その受信した電文を前記携帯可能記憶媒体あるいは前記
上位装置へ送信するように構成してなる。
(作用) 電文送受信の一切を独立したブロックに受は持たせ、受
信手段からの受信状況情報にしたがって制御手段が送信
手段に指令をだし、上位装置あるいは携帯可能記憶媒体
への電文送信を制御する構成とすることによって、上位
装置あるいは携帯可能記憶媒体からの電文が受信された
時点で、携帯可能記憶媒体あるいは上位装置へ受は渡す
べき電文か否かの判別ができるため、即携帯可能記憶媒
体あるいは上位装置へ送信を開始することができる。し
たがって、1コマンドの処理に要する時間は、[[コマ
ンド電文長+2キヤラクタ]+[レスポンス電文長]+
携帯可能記憶媒体内の処理時間」となり、従来よりも大
幅に短縮でき、長い電文や連続したコマンドの処理速度
を高めることができる。
(実施例) 以下、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明に係る携帯可能記憶媒体処理装置として
のカードリーダ・ライタの構成を示しており、11はカ
ードリーダ・ライタ(携帯可能記憶媒体処理装置)、1
2は上位装置(たとえばホストコンピュータ)、13は
ICカード(携帯可能記憶媒体)である。カードリーダ
・ライタ11において、14は上位装置12に対するレ
シーバ(第1受信手段)、15は上位装置12に対する
トランスミッタ(第1送信手段)、16はICカード1
3に対するレシーバ(第2受信手段)、17はICカー
ド13に対するトランスミッタ(第2送信手段)、18
はレシーバ14とトランスミッタ17との間に接続され
、上位装置12からのコマンド電文を格納するコマンド
バッファ(第1記憶手段)、19はレシーバ16とトラ
ンスミッタ15との間に接続され、ICカード13から
のレスポンス電文を格納するレスポンスバッファ(第2
記憶手段)、20はこれらを制御する主制御部(制御手
段)である。21はレシーバ14から主制御部20へ受
信状況を送るライン、22は主制御部20からトランス
ミッタ17へ送信指令を送るライン、23はレシーバ1
6から主制御部20へ受信状況を送るライン、24は主
制御部20からトランスミッタ15へ送信指令を送るラ
インである。
次に、このような構成において動作を説明する。
上位装置12から送られるコマンド電文はレシーバ14
が独自に受信し、コマンドバッファ18に格納する。こ
のとき、レシーバ14は、コマンド電文のコマンドコー
ドを受信した時点で、コマンドを受信したことと、その
コマンドコードの内容を受信状況として主制御部20に
送る。これを受取った主制御部20は、コマンドコード
の内容を判別し、ICカード13へ送るべきものならば
、トランスミッタ17へ送信指令を送る。これを受取っ
たトランスミッタ17は、コマンドバッファ18からコ
マンド電文を読出し、独自にICカード13へ送信を開
始する。コマンド電文を受信したICカード13は、そ
のコマンド電文に対する内部処理を終了すると、それに
対するレスポンス電文を返信する。
ICカード13から送られるレスポンス電文はレシーバ
16が独自に受信し、レスポンスバッファ19に格納す
る。このとき、レシーバ16は、レスポンス電文のレス
ポンスコードを受信した時点で、レスポンスを受信した
ことと、そのレスポンスコードの内容を受信状況として
主制御部20に送る。これを受取った主制御部20は、
レスポンスコードの内容を判別し、上位装置12へ送る
べきものならば、トランスミッタ15へ送信指令を送る
。これを受取ったトランスミッタ15は、レスポンスバ
ッファ18からレスポンス電文を読出し、独自に上位装
置12へ送信を開始する。
このような電文の伝送制御を行なうことによって、電文
の送受信の時間的流れは第3図に示すようになり、従来
よりも1コマンドの処理に要する時間が大幅に短縮され
る。
以上の説明は、上位装置12からtCカード13への電
文の受は渡しに際しての流れであるが、上位装置12か
らカードリーグ・ライタ11へ送られてくるコマンド電
文には、カードリーグ・ライタ11自身の制御を目的と
するものもある。その分類例を第4図に示す。カードリ
ーグ・ライタ11がこのようなコマンド電文を受信した
場合、レシーバ14から主制御部20に送られるコマン
ドコードを主制御部20が判別することにより、主制御
部20はトランスミッタ17に送信指令をだすことはせ
ず、独自に受信されるコマンド電文をコマンドバッファ
18から順次読出して、そのコマンド電文に対する処理
を行なう。そして、主制御部20は、その処理結果をレ
スポンス電文としてレスポンスバッファ19に書込みな
がらトランスミッタ15に送信指令をだし、レスポンス
バッファ19内のレスポンス電文を上位装置12へ返信
する。
この場合にも、カードリーグ・ライタ11内の処理は、
受信されるコマンド電文のデータにしたがって順次進め
られ、またレスポンス電文の返信もレスポンスバッファ
19に書込むのと同時に行なわれるので、従来よりも処
理時間の短縮が可能である。
さて、このような構成の具体的な手段であるが、その−
例として以下のようなハードウェアが考えられる。まず
、上位装置12およびICカード13にそれぞれ対応す
る2組のハードウェアで構成されたレーシーバおよびト
ランスミッタを用意する。これはシリアル入出力制御回
路(SIO)であり、主制御部20として用いるCPU
 (セントラル・プロセッシング・ユニット)による制
御は、データバスを介しての1バイトの書込み(送信)
、読出しく受信)という非常に単純な制御で動作させる
ことができる。シリアル入出力制御回路の制御は、必要
なとき(受信時はシリアル入出力制御回路の受信バッフ
ァ内に1キャラクタ分のデータがたまったとき、送信時
は1キャラクタ分のデータの送信を終え、送信バッファ
内が空になったとき)にのみ、主プログラムの実行を中
断してシリアル入出力制御回路への書込み、シリアル人
出力制御回路からの読出しを行なう割込処理を用いる。
これによると、各バッファのデータの書込み、読出しは
CPUが行なうのであるが、割込処理プログラムの実行
は主プログラムに何ら影響を与えないので、動作をブロ
ックに分けると、まさに第1図に示すようにそれぞれ独
立して動作するレシーバとトランスミッタを持つ形とな
る。この構成中でのレシーバからCPUへの受信状況の
伝達は、受信割込中でCPUのデータエリア内にフラグ
情報として状況を書込むことで行なえる。
また、トランスミッタの起動、停止は、ノ1−ドウエア
としてのシリアル入出力制御回路に対してCPUが主プ
ログラムへの割込みを許可、禁止することにより制御す
ることができる。
以上述べたハードウェアの電文伝送制御に関する主要な
部分の構成例を第2図に示す。第2図において、31は
レシーバ14およびトランスミッタ15として用いるシ
リアル入出力制御回路(SIO)、32はレシーバ16
およびトランスミッタ17として用いるシリアル人出力
制御回路(SIO)、33は主制御部として用いるCP
U。
34は記憶装置、35はこれら相互間に接続されたデー
タバスである。記憶装置34は、主プログラム、コマン
ド受信割込処理プログラム、コマンド送信割込処理プロ
グラム、レスポンス受信割込処理プログラム、およびレ
スポンス送信割込処理プログラムが格納されたプログラ
ム領域36、主プログラム用データメモリ領域37、コ
マンドバッファ18として用いるコマンドバッファ領域
38、およびレスポンスバッファ19として用いるレス
ポンスバッファ領域39から構成されている。
以上説明したように、電文送受信の一切を独立したブロ
ックに受は持たせ、レシーバ14.16からの受信状況
情報にしたがって主制御部20がトランスミッタ15.
17に指令をだし、上位装置12あるいはICカード1
3への電文送信を制御する構成とすることによって、上
位装置12あるいはICカード13からの受信の終了を
待たずして、ICカード13あるいは上位装置12への
送信を開始できるようにしている。
これによりζ第3図に示すように、上位装置12あるい
はICカード13からの電文が受信された時点で、IC
カード13あるいは上位装置12へ受は渡すべき電文か
否かの判別ができるため、即ICカード13あるいは上
位装置12へ送信を開始することができる。したがって
、1コマンドの処理に要する時間は、[[コマンド電文
長+2キヤラクタ]+[レスポンス電文長]十カード内
処理時間」となり、従来よりも大幅に短縮でき、長い電
文や連続したコマンドの処理速度を高めることができる
なお、前記実施例では、ICカードに対してデータの書
込みおよび読出しを行なうカードリーダ・ライタに適用
した場合について説明したが、本発明はこれに限定され
るものでなく、たとえばレーザカードと称される光メモ
リカードに対してデータの書込みおよび読出しを行なう
カードリーダ・ライタなどにも適用可能である。
[発明の効果] 以上詳述したように本発明によれば、1コマンドの処理
に要する時間を大幅に短縮でき、長い電文や連続したコ
マンドの処理速度を高めることができる携帯可能記憶媒
体処理装置を提供できる。
【図面の簡単な説明】
第1図ないし第4図は本発明の一実施例を説明するため
のもので、第1図はカードリーダ・ライタの構成を示す
ブロック図、第2図は具体的なハードウェアの電文伝送
制御に関する主要な部分の構成例を示すブロック図、第
3図は電文の送受信の時間的流れを示す図、第4図はカ
ードリーダ・ライタの内部処理の分類例を示す図、第5
図はICカードおよびカードリーダ・ライタの制御に用
いられる電文のフォーマット例を示す図、第6図は従来
のカードリーダ・ライタにおける電文の送受信の時間的
流れを示す図、第7図は従来のカードリーダ・ライタの
構成を示すブロック図である。 11・・・・・・カードリーダ・ライタ(携帯可能記憶
媒体処理装置)、12・・・・・・上位装置、13・・
・・・・ICカード(携帯可能記憶媒体)、14・・・
・・・レシーバ(第1受信手段)、15・・・・・・ト
ランスミッタ(第1送信手段)、16・・・・・・レシ
ーバ(第2受信手段)、17・・・・・・トランスミッ
タ(第2送信手段)、18・・・・・・コマンドバッフ
ァ(第1記憶手段)、19・・・・・・レスポンスバッ
ファ(第2記憶手段)、20・・・・・・主制御部(制
御手段)。 出願人代理人  弁理士 鈴江武彦 第4図

Claims (3)

    【特許請求の範囲】
  1. (1)上位装置からのコマンド電文および携帯可能記憶
    媒体からのレスポンス電文によって制御される携帯可能
    記憶媒体処理装置において;前記上位装置に対する第1
    受信手段および第1送信手段と; 前記携帯可能記憶媒体に対する第2受信手段および第2
    送信手段と; 前記上位装置からのコマンド電文を格納する第1記憶手
    段と; 前記携帯可能記憶媒体からのレスポンス電文を格納する
    第2記憶手段と; これらを制御する制御手段とを具備し; 前記第1、第2受信手段は、電文を受信すると独自に対
    応する前記第1、第2記憶手段にその受信電文を格納す
    るとともに、その受信状況を前記制御手段に送り、これ
    を受取った前記制御手段は、対応する前記第1、第2送
    信手段を起動することにより、電文を受信しながらその
    受信した電文を前記携帯可能記憶媒体あるいは前記上位
    装置へ送信するように構成してなることを特徴とする携
    帯可能記憶媒体処理装置。
  2. (2)前記上位装置はホストコンピュータなどであるこ
    とを特徴とする特許請求の範囲第1項記載の携帯可能記
    憶媒体処理装置。
  3. (3)前記携帯可能記憶媒体は、少なくともデータを記
    憶するメモリ部と、これらを制御する制御部とを有する
    ICカードであることを特徴とする特許請求の範囲第1
    項記載の携帯可能記憶媒体処理装置。
JP62297973A 1987-11-26 1987-11-26 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法 Pending JPH01140276A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62297973A JPH01140276A (ja) 1987-11-26 1987-11-26 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62297973A JPH01140276A (ja) 1987-11-26 1987-11-26 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法

Publications (1)

Publication Number Publication Date
JPH01140276A true JPH01140276A (ja) 1989-06-01

Family

ID=17853489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62297973A Pending JPH01140276A (ja) 1987-11-26 1987-11-26 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法

Country Status (1)

Country Link
JP (1) JPH01140276A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06162283A (ja) * 1992-11-25 1994-06-10 Tatsuno Co Ltd Icカード用データ転送装置
JP2007102294A (ja) * 2005-09-30 2007-04-19 Keyence Corp 自動認識システム、自動認識機器の制御装置、自動認識機器の設定方法、自動認識機器設定プログラム、コンピュータで読み取り可能な記録媒体並びに記録した機器
JP2010186390A (ja) * 2009-02-13 2010-08-26 Denso Wave Inc 無線タグリーダライタ
US9591112B2 (en) 2002-12-31 2017-03-07 Google Technology Holdings LLC Command queuing for multimedia storage devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264486A (ja) * 1985-05-18 1986-11-22 Hitachi Maxell Ltd Icカ−ドのリ−ダ−・ライタ−

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264486A (ja) * 1985-05-18 1986-11-22 Hitachi Maxell Ltd Icカ−ドのリ−ダ−・ライタ−

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06162283A (ja) * 1992-11-25 1994-06-10 Tatsuno Co Ltd Icカード用データ転送装置
US9591112B2 (en) 2002-12-31 2017-03-07 Google Technology Holdings LLC Command queuing for multimedia storage devices
US9614944B2 (en) 2002-12-31 2017-04-04 Google Technology Holdings LLC Command queuing for multimedia storage devices
JP2007102294A (ja) * 2005-09-30 2007-04-19 Keyence Corp 自動認識システム、自動認識機器の制御装置、自動認識機器の設定方法、自動認識機器設定プログラム、コンピュータで読み取り可能な記録媒体並びに記録した機器
JP2010186390A (ja) * 2009-02-13 2010-08-26 Denso Wave Inc 無線タグリーダライタ

Similar Documents

Publication Publication Date Title
JP3028815B2 (ja) 携帯可能電子装置の伝送方法と携帯可能電子装置
US6907480B2 (en) Data processing apparatus and data input/output apparatus and data input/output method
JPS5941033A (ja) 電子式計算機装置
US6584512B1 (en) Communication DMA device for freeing the data bus from the CPU and outputting divided data
JPH01140276A (ja) 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法
US4855900A (en) System for transferring data to a mainframe computer
JPH01213774A (ja) 携帯可能記憶媒体処理装置
JPH0535487A (ja) Osロード方式
JPH03276383A (ja) Icカードの通信システム
JPS61264486A (ja) Icカ−ドのリ−ダ−・ライタ−
KR100259585B1 (ko) 디엠에이 콘트롤러
JP3442099B2 (ja) データ転送記憶装置
JPH09223203A (ja) 非接触icカード
JPH0937000A (ja) プリンタ
JPS63181024A (ja) 携帯可能記憶媒体読取書込装置
JP2552025B2 (ja) データ転送方式
JPS6378257A (ja) 入出力制御装置
KR20020058419A (ko) 스트림 데이터 기록에 최적화된 스마트 미디어 컨트롤러
JPH04268910A (ja) キーボード制御装置
JP2001175544A (ja) 情報通信装置および情報通信方法
JPH03229319A (ja) Icカードの通信システム
JPH0223455A (ja) インターフェイス装置
JPH03194644A (ja) 携帯可能電子装置
JPH03246796A (ja) Pos伝送制御システム
JPS61107593A (ja) 磁気バブルメモリ装置