JPS61264486A - Ｉｃカ−ドのリ−ダ−・ライタ− - Google Patents
Ｉｃカ−ドのリ−ダ−・ライタ−Info
- Publication number
- JPS61264486A JPS61264486A JP60104940A JP10494085A JPS61264486A JP S61264486 A JPS61264486 A JP S61264486A JP 60104940 A JP60104940 A JP 60104940A JP 10494085 A JP10494085 A JP 10494085A JP S61264486 A JPS61264486 A JP S61264486A
- Authority
- JP
- Japan
- Prior art keywords
- data
- card
- writer
- reader
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩＣカードを装着し、該ＩＣカードに搭載さ
れたデータ処理部とホストコンピュータとの間のデータ
の伝送を可能にする、ＩＣカードのリーダー・ライター
に関する。
れたデータ処理部とホストコンピュータとの間のデータ
の伝送を可能にする、ＩＣカードのリーダー・ライター
に関する。
近年、カードを用いて商品取引きを行ない、直接現金の
受渡しを行なうことをなくしたシステムが注目されてい
る。かかるシステムに使用されるカードとして、たとえ
ば、銀行などの貯金システムでキャッシュカードとして
使用される磁気シートを貼着した磁気カードや、特開昭
５８−２８７６１号公報などに開示されるように、デー
タ処理部やメモリなどのＩＣチップが取りつけられたＩ
Ｃカードが知られている。
受渡しを行なうことをなくしたシステムが注目されてい
る。かかるシステムに使用されるカードとして、たとえ
ば、銀行などの貯金システムでキャッシュカードとして
使用される磁気シートを貼着した磁気カードや、特開昭
５８−２８７６１号公報などに開示されるように、デー
タ処理部やメモリなどのＩＣチップが取りつけられたＩ
Ｃカードが知られている。
しかしながら、磁気ガードは磁気シートをデータメモリ
としていることから、また、ＩＣカードはＲＡＭ （ラ
ンダムアクセスメモＵ）をデータメモリとし、そのデー
タ保持のためのバッテリの容量によってＲＡ Ｍの記憶
容量に制限が加わることから、いずれにおいても、記憶
されるデータに制約が加わって不便なものであった。
としていることから、また、ＩＣカードはＲＡＭ （ラ
ンダムアクセスメモＵ）をデータメモリとし、そのデー
タ保持のためのバッテリの容量によってＲＡ Ｍの記憶
容量に制限が加わることから、いずれにおいても、記憶
されるデータに制約が加わって不便なものであった。
これに対し１本願出願人は、先に、データメモリとして
不揮発性のＦＲＯＭ （プログラマブルリードオンリメ
モリ）を使用したＩＣカードを提案した。このＩＣカー
ドにおいては、データメモリにおけるデータ保持のため
のバッテリが不要となるために、データメモリの記憶容
量を充分大きくすることができる。
不揮発性のＦＲＯＭ （プログラマブルリードオンリメ
モリ）を使用したＩＣカードを提案した。このＩＣカー
ドにおいては、データメモリにおけるデータ保持のため
のバッテリが不要となるために、データメモリの記憶容
量を充分大きくすることができる。
第３図は、かかるＩＣカードの一例を示す外観図であっ
て、１はカード本体、２は回路基板。
て、１はカード本体、２は回路基板。
３１〜８ｍ外部端子、４はデータ処理部、５はデータメ
モリ（ここでは不揮発性のＦＲＯＭ）である。
モリ（ここでは不揮発性のＦＲＯＭ）である。
同図に示すように、ＩＣカードは、プラスチック材など
からなるカード本体１の一部にくぼみが設けられ、この
くぼみに、所定の回路配線が施こされ、かつ、ＩＣ化さ
れたデータ処理部４とＩＣ化されたＦＲＯＭ５とが搭載
された回路基板２が嵌め込まれている。また、回路基板
２には、電源印加、データ入出力、クロック入力、接地
などのための８個の外部端子３１〜３ｅがカード本体１
から露出するように設けられている。このＩＣカードは
、図示しないリーダー・ライターに装着されたときに、
このリーダー・ライターと回路基板２の回路配線とが外
部端子３１〜３θを介して接続され、リーダー・ライタ
ーが接続されたホストコンピュータとデータ処理部４と
の間のデータの伝送が可能となる。
からなるカード本体１の一部にくぼみが設けられ、この
くぼみに、所定の回路配線が施こされ、かつ、ＩＣ化さ
れたデータ処理部４とＩＣ化されたＦＲＯＭ５とが搭載
された回路基板２が嵌め込まれている。また、回路基板
２には、電源印加、データ入出力、クロック入力、接地
などのための８個の外部端子３１〜３ｅがカード本体１
から露出するように設けられている。このＩＣカードは
、図示しないリーダー・ライターに装着されたときに、
このリーダー・ライターと回路基板２の回路配線とが外
部端子３１〜３θを介して接続され、リーダー・ライタ
ーが接続されたホストコンピュータとデータ処理部４と
の間のデータの伝送が可能となる。
ここで、ＦＲＯＭ５はデータを記憶するものであり、デ
ータ処理部４はそこに格納されているプログラムにもと
づいてリーダー・ライターからのデータやＦＲＯＭ５か
らのデータを処理するものである。
ータ処理部４はそこに格納されているプログラムにもと
づいてリーダー・ライターからのデータやＦＲＯＭ５か
らのデータを処理するものである。
第４図は第３図の回路基板２上に設けられたＩＣブロッ
クの一具体例を示すブロック図であって、６はプロゲラ
ｌ−メモリ、７は中央処理装置、８はアドレスデコーダ
、９はデータバス、１０はアドレスバスを示し、また、
符号５はデータ記憶用のＦＲＯＭを示している。
クの一具体例を示すブロック図であって、６はプロゲラ
ｌ−メモリ、７は中央処理装置、８はアドレスデコーダ
、９はデータバス、１０はアドレスバスを示し、また、
符号５はデータ記憶用のＦＲＯＭを示している。
同図において、プログラムメモリ６には処理プログラム
が格納されており、中央処理装置７は。
が格納されており、中央処理装置７は。
アドレスバス１０およびアドレスデコーダ８を介してプ
ログラムメモリ６のアドレスを順次指定することにより
、プログラムメモリ６から処理プログラムを取り込み、
ＦＲＯＭ５でのデータの書込み、読出しを行なう。デー
タの書込みに際しては。
ログラムメモリ６のアドレスを順次指定することにより
、プログラムメモリ６から処理プログラムを取り込み、
ＦＲＯＭ５でのデータの書込み、読出しを行なう。デー
タの書込みに際しては。
図示しないホストコンピュータから送信され、ｒ！！ｉ
示しないリーダー・ライターからデータバス９を介して
供給されるデータは、中央処理装置７からアドレスバス
１０およびアドレスデコーダ８を介して供給されるアド
レス信号によって指定されるＦＲＯＭ５のアドレスに書
き込まれる。またデータの読出しに際しては、中央処理
袋！！７からアドレスバス１０およびアドレスデコーダ
８を介してＦＲＯＭ５の所定のアドレスが指定され、そ
のアドレスから読み出されたデータがデータバス９を介
してホストコンピュータに送られる。
示しないリーダー・ライターからデータバス９を介して
供給されるデータは、中央処理装置７からアドレスバス
１０およびアドレスデコーダ８を介して供給されるアド
レス信号によって指定されるＦＲＯＭ５のアドレスに書
き込まれる。またデータの読出しに際しては、中央処理
袋！！７からアドレスバス１０およびアドレスデコーダ
８を介してＦＲＯＭ５の所定のアドレスが指定され、そ
のアドレスから読み出されたデータがデータバス９を介
してホストコンピュータに送られる。
ところで、従来のＩＣカードのリーダー・ライターシス
テムにおいては、ポストコンピュータとＩＣカードとの
間で伝送されるデータに関しては直列伝送により、また
、ホストコンピュータからリーダー・ライターに伝送さ
れるデータに関しては並列伝送によりデータの伝送が行
われているが。
テムにおいては、ポストコンピュータとＩＣカードとの
間で伝送されるデータに関しては直列伝送により、また
、ホストコンピュータからリーダー・ライターに伝送さ
れるデータに関しては並列伝送によりデータの伝送が行
われているが。
かかる伝送方式によるときは、データの伝送時間が短か
いという利点を有する反面、外乱の影響を受は易いため
、あまり伝送距離を長くすることができないという問題
がある。
いという利点を有する反面、外乱の影響を受は易いため
、あまり伝送距離を長くすることができないという問題
がある。
かかる問題点を解消するため、直列伝送のみでＩＣカー
ドおよびリーダー・ライターの制御を行うべく、リーダ
ー・ライターにホストコンピュータからのデータ群を全
て格納するバッファを備えたリーダー・ライターが提案
されている（公知側不祥）。
ドおよびリーダー・ライターの制御を行うべく、リーダ
ー・ライターにホストコンピュータからのデータ群を全
て格納するバッファを備えたリーダー・ライターが提案
されている（公知側不祥）。
しかしながら、このタイプのリーダー・ライターは、ポ
ストコンピュータからＩＣカードに伝送されるデータ群
を一時上記バッファに全て格納し、再びＩＣカードに直
列伝送する構造であるため、データの伝送時間が従来の
２倍もかかるという欠点があり、列置実用に耐えないも
のであった。
ストコンピュータからＩＣカードに伝送されるデータ群
を一時上記バッファに全て格納し、再びＩＣカードに直
列伝送する構造であるため、データの伝送時間が従来の
２倍もかかるという欠点があり、列置実用に耐えないも
のであった。
かような事情から、データの伝送時間を延長することな
く、直列伝送のみでＩＣカードおよびリーダー・ライタ
ーの制御を行えるリーダー・ライターが嘱望されている
。
く、直列伝送のみでＩＣカードおよびリーダー・ライタ
ーの制御を行えるリーダー・ライターが嘱望されている
。
本発明は、上記した従来技術の問題点を解消し、データ
の伝送時間を延長することなく、直列伝送のみでＩＣカ
ードおよびリーダー・ライターの制御が行えるリーダー
・ライターを提供するため。
の伝送時間を延長することなく、直列伝送のみでＩＣカ
ードおよびリーダー・ライターの制御が行えるリーダー
・ライターを提供するため。
ＩＣカードのリーダー・ライターに、ホストコンピュー
タから直列伝送されるデータ群を１バイトずつ格納する
１バイトバツフアと、該１バイトバツフアに格納された
コマンドがリーダー・ライターのｉ１！源部、コントロ
ール信号発生部および機械系制御部を動作するためのも
のである場合にはこれら電源部、コントロール信号発生
部および機械系制御部を動作し、また、上記１バイトバ
ツフアに格納されたコマンドがＩＣカードへのものであ
る場合には、ＩＣカードのデータ処理部に伝送する処理
装置を備えたことを特徴とするものである。
タから直列伝送されるデータ群を１バイトずつ格納する
１バイトバツフアと、該１バイトバツフアに格納された
コマンドがリーダー・ライターのｉ１！源部、コントロ
ール信号発生部および機械系制御部を動作するためのも
のである場合にはこれら電源部、コントロール信号発生
部および機械系制御部を動作し、また、上記１バイトバ
ツフアに格納されたコマンドがＩＣカードへのものであ
る場合には、ＩＣカードのデータ処理部に伝送する処理
装置を備えたことを特徴とするものである。
以下１本発明の一実施例を図面により説明する。
第１図は本発明に係るＩＣカードのリーダー・う゛イタ
ーシステムの一例を示すブロック図であって、１１はホ
ストコンピュータ、１２はリーダー・ライター、１３は
ＩＣカードである。
ーシステムの一例を示すブロック図であって、１１はホ
ストコンピュータ、１２はリーダー・ライター、１３は
ＩＣカードである。
ホストコンピュータ１１は、リーダー・ライター１２お
よびＩＣカード１３に直列伝送されるデータ群（以下、
コマンドという）を伝送し、リーダー・ライター１２お
よびＩＣカード１３がら直列伝送されるデータ群（以下
、レスポンスという）を受信する。ホストコンピュータ
１１からリーダー・ライータ１２に送信されるコマンド
と、ホストコンピュータ１１からＩＣカード１３に送信
されるコマンドには、それぞれ異なるスタートブロック
キャラクタが設定されており、後に述べる処理装置にお
いて、これら両コマンドがスタートブロックキャラクタ
のみで識別できめようになっている。例えば、上記ホス
トコンピュータ１１からリーダー・ライター１２に送信
されるコマンドは、第２図に示すように、スタートブロ
ックキャラクタ１４として（ＯＡ）、＆ の信号が用い
られ、該スタートブロックキャラクタ１４に続いてコマ
ンド部１５が送信され、最後にブロックチェックキャラ
クタ１６が送信される。これに対し、上記ホストコンピ
ュータ１１からＩＣカード１３に送信されるコマンドは
、第３図に示すように、スタートブロックキャラクタ１
７として（ＡＯ）＋６ の信号が用いられる。
よびＩＣカード１３に直列伝送されるデータ群（以下、
コマンドという）を伝送し、リーダー・ライター１２お
よびＩＣカード１３がら直列伝送されるデータ群（以下
、レスポンスという）を受信する。ホストコンピュータ
１１からリーダー・ライータ１２に送信されるコマンド
と、ホストコンピュータ１１からＩＣカード１３に送信
されるコマンドには、それぞれ異なるスタートブロック
キャラクタが設定されており、後に述べる処理装置にお
いて、これら両コマンドがスタートブロックキャラクタ
のみで識別できめようになっている。例えば、上記ホス
トコンピュータ１１からリーダー・ライター１２に送信
されるコマンドは、第２図に示すように、スタートブロ
ックキャラクタ１４として（ＯＡ）、＆ の信号が用い
られ、該スタートブロックキャラクタ１４に続いてコマ
ンド部１５が送信され、最後にブロックチェックキャラ
クタ１６が送信される。これに対し、上記ホストコンピ
ュータ１１からＩＣカード１３に送信されるコマンドは
、第３図に示すように、スタートブロックキャラクタ１
７として（ＡＯ）＋６ の信号が用いられる。
リーダー・ライター１２には、第１図に示すように、ホ
ストコンピュータ１１から直列伝送されるコマンドを８
ビツトの並列データに変換するシフトレジスタ１８と、
このシフトレジスタ１８によって変換された並列データ
を１バイト毎格納する第１の１バイトバツフア１９と、
この第１の１バイトバツフア１９に格納されたコマンド
をとり込み、上記スタートブロックキャラクタ１４゜１
７によってコマンドの種類を認識し、その結果に基づい
て所定の処理を行う処理装置２０と、この処理装！！２
０が上記ホストコンピュータ１１からリーダー・ライタ
ーに送信されるコマンドを認識したときに駆動される電
源部２１と、コントロール信号発生部２２と１機械系の
制御部２３と、上記処理装置２０にとり込まれた上記ホ
ストコンピュータ１１からＩＣカードに送信されるコマ
ンドを１バイト毎に格納する第２の１バイトバツフア２
４と、この第２の１バイトバツフア２４に格納された並
列データを直列データに変換する第２のシフトレジスタ
２５が搭載されている。上記処理装！！！２０は、コマ
ンドの２バイト目（第２図および第３図におけるコマン
ド部１５）の受信を上記第１のシフトレジスタ１８が行
っている間に、コマンドのスタートブロックキャラクタ
１４ （１７）をとり込み、その認識結果に基づいて所
定の処理を行う。例えば、伝送速度が９６００ ｂｉｔ
ｓ ／ ｓｅｅの場合、第１のシフトレジスタ１８が１
バイトの直列データを受信するためには約ｉｎ＋Ｓの時
間が。必要であるので、この時間中に必要な判断を行う
のである。
ストコンピュータ１１から直列伝送されるコマンドを８
ビツトの並列データに変換するシフトレジスタ１８と、
このシフトレジスタ１８によって変換された並列データ
を１バイト毎格納する第１の１バイトバツフア１９と、
この第１の１バイトバツフア１９に格納されたコマンド
をとり込み、上記スタートブロックキャラクタ１４゜１
７によってコマンドの種類を認識し、その結果に基づい
て所定の処理を行う処理装置２０と、この処理装！！２
０が上記ホストコンピュータ１１からリーダー・ライタ
ーに送信されるコマンドを認識したときに駆動される電
源部２１と、コントロール信号発生部２２と１機械系の
制御部２３と、上記処理装置２０にとり込まれた上記ホ
ストコンピュータ１１からＩＣカードに送信されるコマ
ンドを１バイト毎に格納する第２の１バイトバツフア２
４と、この第２の１バイトバツフア２４に格納された並
列データを直列データに変換する第２のシフトレジスタ
２５が搭載されている。上記処理装！！！２０は、コマ
ンドの２バイト目（第２図および第３図におけるコマン
ド部１５）の受信を上記第１のシフトレジスタ１８が行
っている間に、コマンドのスタートブロックキャラクタ
１４ （１７）をとり込み、その認識結果に基づいて所
定の処理を行う。例えば、伝送速度が９６００ ｂｉｔ
ｓ ／ ｓｅｅの場合、第１のシフトレジスタ１８が１
バイトの直列データを受信するためには約ｉｎ＋Ｓの時
間が。必要であるので、この時間中に必要な判断を行う
のである。
ＩＣカード１３は、第４図および第５図に示したと同様
のものであるので、詳細なる説明は省略する。
のものであるので、詳細なる説明は省略する。
以下、上記実施例のＩＣカードリーダー・ライターシス
テムの動作について説明する。
テムの動作について説明する。
まず、ホストコンピュータ１１からリーダー・ライター
１２へのコマンドが送信されたとすると。
１２へのコマンドが送信されたとすると。
第１のシフトレジスタ１８がこのコマンドの１バイト目
（スタートブロックキャラクタ１４）を８ヒツトの並列
データに変換し、第１の１バイトバツフア１９に転送す
る。処理袋！！２０は上記第１の１バイトバツフア１９
にデータが格納されたことを認識すると、これをとり込
み、スタートブロックキャラクタ１４を判断することに
よって、これがリーダー・ライター１２へのコマンドで
あることを認識する。続いて、スタートブロックキャラ
クタ１４に続くコマンド１５を順次とり込み、コマンド
受信が終了した時点で、上記電源部２１、コントロール
信号発生部２２、および機械系の制御部２３を動作する
。
（スタートブロックキャラクタ１４）を８ヒツトの並列
データに変換し、第１の１バイトバツフア１９に転送す
る。処理袋！！２０は上記第１の１バイトバツフア１９
にデータが格納されたことを認識すると、これをとり込
み、スタートブロックキャラクタ１４を判断することに
よって、これがリーダー・ライター１２へのコマンドで
あることを認識する。続いて、スタートブロックキャラ
クタ１４に続くコマンド１５を順次とり込み、コマンド
受信が終了した時点で、上記電源部２１、コントロール
信号発生部２２、および機械系の制御部２３を動作する
。
また、ホストコンピュータ１１からＩＣカード１３への
コマンドが送信された場合には、処理袋ｆ１２０はスタ
ートブロックキャラクタ１７を判断することによってこ
れがＩＣカーＦＩ３へのコマンドであることを認識し、
受信したデータをそのまま第２の１バイトバツフア２４
を転送する。この第２の１バイトバツフア２４に格納さ
れたデータは、第２のシフトレジスタ２５に送られ、再
び直列データに変換されてＩＣカード１３に送信される
。この場合、処理袋ｆｆｉ！４におけるデータの送受信
は、第１のシフトレジスタ１８においてホストコンピュ
ータ１１からの直列データを並列データに変換する際の
時間差（約１ ｍ Ｓ ）を利用して順次行なわれるの
で、ホストコンピータ１１からＩＣカード１３へのコマ
ンドは、この分の時間遅れでもってＩＣカード１３に伝
送される。
コマンドが送信された場合には、処理袋ｆ１２０はスタ
ートブロックキャラクタ１７を判断することによってこ
れがＩＣカーＦＩ３へのコマンドであることを認識し、
受信したデータをそのまま第２の１バイトバツフア２４
を転送する。この第２の１バイトバツフア２４に格納さ
れたデータは、第２のシフトレジスタ２５に送られ、再
び直列データに変換されてＩＣカード１３に送信される
。この場合、処理袋ｆｆｉ！４におけるデータの送受信
は、第１のシフトレジスタ１８においてホストコンピュ
ータ１１からの直列データを並列データに変換する際の
時間差（約１ ｍ Ｓ ）を利用して順次行なわれるの
で、ホストコンピータ１１からＩＣカード１３へのコマ
ンドは、この分の時間遅れでもってＩＣカード１３に伝
送される。
上記実施例のＩＣカードのリーダー・ライターは、ホス
トコンピュータ１１から直列伝送されるコマンドを８ビ
ツトの並列データに変換するシフトレジスタ１８と、こ
のシフトレジスタ１８によって変換されたコマンドのス
タートブロックキャラクタ１４（１７）を判断して所定
の配置にデータを転送する処理装置と、上記処理装置２
ｏにとり込まれた上記ホストコンピュータ１１からＩＣ
カードに送信されるコマンドを１バイト毎に格納する第
２の１バイトバツフア２４と、この第２の１バイトバツ
フア２４に格納された並列データを直列データに変換す
る第２のシフトレジスタ２５を搭載したので、ホストコ
ンピュータ１１からリーダー・ライター１１およびＩＣ
カード１３へのデータの伝送は直列伝送を用いるだけで
良く、ホストコンピュータ１１からリーダー・ライター
１２までの距離を延長することができるという効果があ
る。また、゛１バイトの並列データ用のバッファ１９．
２４を用いたので、ポストコンピュータ１１からＩＣカ
ード１３に伝送されるデータ群は、１バイトの直列伝送
に必要な時間（約１ｍ５）と処理装置２０における処理
に必要な時間（数μｓ）の和のみの遅延でＩＣカード１
３にされ、実用上データの遅延が問題になることがない
。
トコンピュータ１１から直列伝送されるコマンドを８ビ
ツトの並列データに変換するシフトレジスタ１８と、こ
のシフトレジスタ１８によって変換されたコマンドのス
タートブロックキャラクタ１４（１７）を判断して所定
の配置にデータを転送する処理装置と、上記処理装置２
ｏにとり込まれた上記ホストコンピュータ１１からＩＣ
カードに送信されるコマンドを１バイト毎に格納する第
２の１バイトバツフア２４と、この第２の１バイトバツ
フア２４に格納された並列データを直列データに変換す
る第２のシフトレジスタ２５を搭載したので、ホストコ
ンピュータ１１からリーダー・ライター１１およびＩＣ
カード１３へのデータの伝送は直列伝送を用いるだけで
良く、ホストコンピュータ１１からリーダー・ライター
１２までの距離を延長することができるという効果があ
る。また、゛１バイトの並列データ用のバッファ１９．
２４を用いたので、ポストコンピュータ１１からＩＣカ
ード１３に伝送されるデータ群は、１バイトの直列伝送
に必要な時間（約１ｍ５）と処理装置２０における処理
に必要な時間（数μｓ）の和のみの遅延でＩＣカード１
３にされ、実用上データの遅延が問題になることがない
。
以上説明したように、本発明によると、ホストコンピュ
ータからＩＣカードへのデータの伝送を直列伝送のみを
もって行うことができるので、ホストコンピュータとリ
ーダー・ライターとの距離を延長することができる。し
かも、この場合、データの遅延時間が実用上問題になら
ない程度に短かいため、ＩＣカードを用いたデータ処理
の処理時間が延長されるといった不具合を伴うこともな
％Ｎ。
ータからＩＣカードへのデータの伝送を直列伝送のみを
もって行うことができるので、ホストコンピュータとリ
ーダー・ライターとの距離を延長することができる。し
かも、この場合、データの遅延時間が実用上問題になら
ない程度に短かいため、ＩＣカードを用いたデータ処理
の処理時間が延長されるといった不具合を伴うこともな
％Ｎ。
第１図は本発明に係るＩＣカードのリーダー・ライター
システムの一例を示すブロック図、第２図はホストコン
ピュータからリーダー・ライターに伝送されるコマンド
の一例を示すコマンドフォーマット、第３図はホストコ
ンピュータからＩＣカードに伝送されるコマンドの一例
を示すコマンドフォーマット、第４図はＩＣカードの外
観図。 第５図はＩＣカードに搭載されたＩＣカードの一例を示
すブロック図である。 】１：ホストコンピュータ、１２：リーダー・ライター
、１３：ＩＣカード、１４，１７２スタートブロツクキ
ヤラクタ、１８：シフトレジスタ。 １９：第１の１バイトバツフア、２０：処理装置。 ２１：電源部、２２：コントロール信号発生部。 ２３：機械系の制御部、２４：第２の１バイトバツフア
、２５：第２のシフトレジスタ 第１図 １１ 木ストコンビ、−タ ２５ 早２
のシフシンジスタ１２ リータニ、り（７１９：
″”４Ｊ＋ の１八°イトハ“７ｈ１３ ： ｘｃ
ｖ−ｖ ２４ ： ５２の
１）＼゛イトバ、、フｒ１８ 第ｔのシフシンジスｙ
２ｏ：Ｎｌｌ畏ｊ【第２図 第３図
システムの一例を示すブロック図、第２図はホストコン
ピュータからリーダー・ライターに伝送されるコマンド
の一例を示すコマンドフォーマット、第３図はホストコ
ンピュータからＩＣカードに伝送されるコマンドの一例
を示すコマンドフォーマット、第４図はＩＣカードの外
観図。 第５図はＩＣカードに搭載されたＩＣカードの一例を示
すブロック図である。 】１：ホストコンピュータ、１２：リーダー・ライター
、１３：ＩＣカード、１４，１７２スタートブロツクキ
ヤラクタ、１８：シフトレジスタ。 １９：第１の１バイトバツフア、２０：処理装置。 ２１：電源部、２２：コントロール信号発生部。 ２３：機械系の制御部、２４：第２の１バイトバツフア
、２５：第２のシフトレジスタ 第１図 １１ 木ストコンビ、−タ ２５ 早２
のシフシンジスタ１２ リータニ、り（７１９：
″”４Ｊ＋ の１八°イトハ“７ｈ１３ ： ｘｃ
ｖ−ｖ ２４ ： ５２の
１）＼゛イトバ、、フｒ１８ 第ｔのシフシンジスｙ
２ｏ：Ｎｌｌ畏ｊ【第２図 第３図
Claims (1)
- ＩＣカードに搭載されたデータ処理部およびデータメ
モリに電源を供給するための電源部と、これらＩＣカー
ドのデータ処理部およびデータメモリを駆動するための
コントロール信号発生部と、リーダー・ライターの機械
系を作動するための制御部を備え、上記データ処理部と
ホストコンピユータとの間のデータの伝送を可能にする
ＩＣカードのリーダー・ライターにおいて、上記ホスト
コンピユータから直列伝送されるデータ群を並列データ
に変換する第１のシフトレジスタと、該第１のシフトレ
ジスタによつて並列データに変換された１バイトのデー
タを格納する第１の１バイトバッフアと、該第１の１バ
イトバツフアに格納されたコマンドが上記電源部、コン
トロール信号発生部および機械系制御部を動作するため
のものである場合にはこれら電源部、コントロール信号
発生部および機械系制御部を動作し、また、上記第１の
１バイトバツフアに格納されたコマンドがＩＣカードへ
のものである場合には、第２の１バイトバツフアおよび
この第２の１バイトバツフアから並列伝送されるデータ
群を直列データに変換する第２のシフトレジスタを介し
て上記ＩＣカードのデータ処理部に伝送する処理装置を
備えたことを特徴とする、ＩＣカードのリーダー・ライ
ター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60104940A JPH0731720B2 (ja) | 1985-05-18 | 1985-05-18 | Ｉｃカ−ドのリ−ダ−・ライタ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60104940A JPH0731720B2 (ja) | 1985-05-18 | 1985-05-18 | Ｉｃカ−ドのリ−ダ−・ライタ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61264486A true JPS61264486A (ja) | 1986-11-22 |
| JPH0731720B2 JPH0731720B2 (ja) | 1995-04-10 |
Family
ID=14394088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60104940A Expired - Fee Related JPH0731720B2 (ja) | 1985-05-18 | 1985-05-18 | Ｉｃカ−ドのリ−ダ−・ライタ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731720B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140276A (ja) * | 1987-11-26 | 1989-06-01 | Toshiba Corp | 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法 |
| WO1990003607A1 (en) * | 1988-09-26 | 1990-04-05 | Hitachi Maxell Ltd. | Data processing system using ic card |
| JPH02297295A (ja) * | 1989-05-11 | 1990-12-07 | Mitsubishi Electric Corp | マイコンカードリーダ・ライター |
| JPH06162283A (ja) * | 1992-11-25 | 1994-06-10 | Tatsuno Co Ltd | Ｉｃカード用データ転送装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5645934U (ja) * | 1979-09-14 | 1981-04-24 | ||
| JPS59151205A (ja) * | 1983-02-17 | 1984-08-29 | Toshiba Corp | インタフエイス装置 |
| JPS60195657A (ja) * | 1984-03-16 | 1985-10-04 | Hitachi Micro Comput Eng Ltd | デ−タ処理システム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662832A (en) * | 1979-10-26 | 1981-05-29 | Shinichi Suzuki | Dry-heat treatment of high-molecular-weight carbohydrate |
-
1985
- 1985-05-18 JP JP60104940A patent/JPH0731720B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5645934U (ja) * | 1979-09-14 | 1981-04-24 | ||
| JPS59151205A (ja) * | 1983-02-17 | 1984-08-29 | Toshiba Corp | インタフエイス装置 |
| JPS60195657A (ja) * | 1984-03-16 | 1985-10-04 | Hitachi Micro Comput Eng Ltd | デ−タ処理システム |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140276A (ja) * | 1987-11-26 | 1989-06-01 | Toshiba Corp | 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法 |
| WO1990003607A1 (en) * | 1988-09-26 | 1990-04-05 | Hitachi Maxell Ltd. | Data processing system using ic card |
| JPH02297295A (ja) * | 1989-05-11 | 1990-12-07 | Mitsubishi Electric Corp | マイコンカードリーダ・ライター |
| JPH06162283A (ja) * | 1992-11-25 | 1994-06-10 | Tatsuno Co Ltd | Ｉｃカード用データ転送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0731720B2 (ja) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930009743B1 (ko) | Ic카드의 리더 및 라이터 | |
| US5243175A (en) | Method and apparatus for determining the validity of data in an integrated circuit card | |
| US4831514A (en) | Method and device for connecting a 16-bit microprocessor to 8-bit modules | |
| EP0230664A2 (en) | Master slave microprocessor system with virtual memory | |
| EP0182244A2 (en) | Electronic bankbook and transaction system | |
| JP2750704B2 (ja) | Ｉｃカードの情報書込み方式及びｉｃカード | |
| EP0440243A2 (en) | Memory controller for sub-memory unit such as disk drives | |
| US4642761A (en) | Dedicated I/O serial bit interface with peripheral selection | |
| JPS61264486A (ja) | Ｉｃカ−ドのリ−ダ−・ライタ− | |
| JP2923786B2 (ja) | 半導体ファイルメモリ及びそれを用いる記憶システム | |
| EP0691616A1 (en) | RAM and ROM control unit | |
| JPH01213774A (ja) | 携帯可能記憶媒体処理装置 | |
| JPH01140276A (ja) | 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法 | |
| US4783737A (en) | PROM writer adapted to accept new writing algorithm | |
| JPH11167548A (ja) | データ伝送システム | |
| JPS6037753Y2 (ja) | メモリカ−ド構成 | |
| JPS6266390A (ja) | Ｉｃカ−ド用リ−ダ・ライタ装置 | |
| JP2836312B2 (ja) | 個体識別装置 | |
| JPH03276383A (ja) | Ｉｃカードの通信システム | |
| US4470128A (en) | Control arrangement for magnetic bubble memories | |
| JP2932730B2 (ja) | 自動販売機のデータ入出力装置 | |
| JPH0376515B2 (ja) | ||
| JPS63181024A (ja) | 携帯可能記憶媒体読取書込装置 | |
| JPS62128389A (ja) | 携帯可能電子装置 | |
| JPS63286992A (ja) | Ｉｃカ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |