JPH06162283A - Ｉｃカード用データ転送装置 - Google Patents
Ｉｃカード用データ転送装置Info
- Publication number
- JPH06162283A JPH06162283A JP4338180A JP33818092A JPH06162283A JP H06162283 A JPH06162283 A JP H06162283A JP 4338180 A JP4338180 A JP 4338180A JP 33818092 A JP33818092 A JP 33818092A JP H06162283 A JPH06162283 A JP H06162283A
- Authority
- JP
- Japan
- Prior art keywords
- card
- data
- host
- serial transmission
- reception means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ホスト−ＩＣカード間のデータ転送時間を短
縮すること。 【構成】 ホストに接続される第１のシリアル送受信手
段１と、ＩＣカードに接続される第２のシリアル送受信
手段３と、第１のシリアル送受信手段１からのデータを
受けて第１バイトの信号がＩＣカードヘの転送指令信号
である場合には第２のシリアル送受信手段３を作動して
ホストからの信号を第２のシリアル送受信手段３に出力
する判定手段２を備える。データが入力した時点でＩＣ
カードに書き込むべきデータであると判定手段２が判断
した場合には、第１のシリアル送受信手段１により１ビ
ット受信する度に第２のシリアル送受信手段３により１
ビットづつＩＣカードに転送する。
縮すること。 【構成】 ホストに接続される第１のシリアル送受信手
段１と、ＩＣカードに接続される第２のシリアル送受信
手段３と、第１のシリアル送受信手段１からのデータを
受けて第１バイトの信号がＩＣカードヘの転送指令信号
である場合には第２のシリアル送受信手段３を作動して
ホストからの信号を第２のシリアル送受信手段３に出力
する判定手段２を備える。データが入力した時点でＩＣ
カードに書き込むべきデータであると判定手段２が判断
した場合には、第１のシリアル送受信手段１により１ビ
ット受信する度に第２のシリアル送受信手段３により１
ビットづつＩＣカードに転送する。
Description
【０００１】
【産業上の利用分野】本発明は、ホストから出力された
データをＩＣカードに転送するための装置に関する。
データをＩＣカードに転送するための装置に関する。
【０００２】
【従来の技術】ホストから出力されたデータをＩＣカー
ドに格納したり、またＩＣカードのデータをホストに読
み出すＩＣカードリードライタは、シリアルデータ送受
信回路と、所定量のデータの格納が可能なバッファメモ
リとからなる転送手段を備え、例えばホストからのデー
タをＩＣカードに書き込む場合には、ホストから出力さ
れたシリアル信号を送受信回路により順次受信してバッ
ファメモリに格納し、１ブロック分のデータの受信が終
了した段階でバッファメモリからデータを読み出して送
受信手段によりＩＣカードに出力するように構成されて
いる。このようにしてＩＣカードに転送されるデータ
は、その先頭が図３（イ）に示したような構造を採って
おり、以後同図（ロ）に示したようなフォーマットに基
づいてＩＣカードに出力される。いうまでもなくＩＣカ
ードは、マイクロコンピュータからなる制御手段を備え
ているため、以後シリアルに転送されてくるデータを半
導体記憶回路に格納することができる。
ドに格納したり、またＩＣカードのデータをホストに読
み出すＩＣカードリードライタは、シリアルデータ送受
信回路と、所定量のデータの格納が可能なバッファメモ
リとからなる転送手段を備え、例えばホストからのデー
タをＩＣカードに書き込む場合には、ホストから出力さ
れたシリアル信号を送受信回路により順次受信してバッ
ファメモリに格納し、１ブロック分のデータの受信が終
了した段階でバッファメモリからデータを読み出して送
受信手段によりＩＣカードに出力するように構成されて
いる。このようにしてＩＣカードに転送されるデータ
は、その先頭が図３（イ）に示したような構造を採って
おり、以後同図（ロ）に示したようなフォーマットに基
づいてＩＣカードに出力される。いうまでもなくＩＣカ
ードは、マイクロコンピュータからなる制御手段を備え
ているため、以後シリアルに転送されてくるデータを半
導体記憶回路に格納することができる。
【０００３】
【発明が解決しようとする課題】このようなＩＣカード
リードライタによれば、ホスト、またはＩＣカードから
の１ブロック分のデータをバッファメモリに格納し、格
納が終了した段階でバッファメモリの１ブロック分のデ
ータを一括して転送するため、データをバッファメモリ
に格納するための時間が余分に必要となり、ホスト−Ｉ
Ｃカード間のデータの転送には、データそれ自体の転送
時間のほぼ２倍近い時間を要するという問題がある。本
発明はこのような問題に鑑みてなされたものであってそ
の目的とするところは、ホストからのデータの転送に要
する時間と実質的に同一の時間でホスト−ＩＣカード間
でのデータの転送を行うことができる新規なＩＣカード
用データ転送装置を提供することである。
リードライタによれば、ホスト、またはＩＣカードから
の１ブロック分のデータをバッファメモリに格納し、格
納が終了した段階でバッファメモリの１ブロック分のデ
ータを一括して転送するため、データをバッファメモリ
に格納するための時間が余分に必要となり、ホスト−Ｉ
Ｃカード間のデータの転送には、データそれ自体の転送
時間のほぼ２倍近い時間を要するという問題がある。本
発明はこのような問題に鑑みてなされたものであってそ
の目的とするところは、ホストからのデータの転送に要
する時間と実質的に同一の時間でホスト−ＩＣカード間
でのデータの転送を行うことができる新規なＩＣカード
用データ転送装置を提供することである。
【０００４】
【課題を解決するための手段】このような問題を解消す
るために本発明においては、ホストに接続される第１の
シリアル送受信手段と、ＩＣカードに接続される第２の
シリアル送受信手段と、第１のシリアル送受信手段から
のデータを受けて第１バイトの信号が前記ＩＣカードヘ
の転送指令信号である場合には第２のシリアル送受信手
段を作動して前記ホストからの信号を第２のシリアル送
受信手段に出力する判定手段を備えるようにした。
るために本発明においては、ホストに接続される第１の
シリアル送受信手段と、ＩＣカードに接続される第２の
シリアル送受信手段と、第１のシリアル送受信手段から
のデータを受けて第１バイトの信号が前記ＩＣカードヘ
の転送指令信号である場合には第２のシリアル送受信手
段を作動して前記ホストからの信号を第２のシリアル送
受信手段に出力する判定手段を備えるようにした。
【０００５】
【作用】データが入力した時点でＩＣカードに書き込む
べきデータであると判定手段が判定した場合には、一方
のシリアル送受信手段により送信されてくる信号を１ビ
ット受け取る度に、他方のシリアル送受信手段により１
ビットづつＩＣカードに転送する。これにより、スペー
ス時間を有効に利用して転送時間が短縮できる。
べきデータであると判定手段が判定した場合には、一方
のシリアル送受信手段により送信されてくる信号を１ビ
ット受け取る度に、他方のシリアル送受信手段により１
ビットづつＩＣカードに転送する。これにより、スペー
ス時間を有効に利用して転送時間が短縮できる。
【０００６】
【実施例】そこで以下に本発明の詳細を図示した実施例
に基づいて説明する。図１は本発明の一実施例を示すも
ので図中符号１は、ホストと接続する第１のシリアルデ
ータ送受信回路、また３は、ＩＣカードと接続する第２
のシリアルデータ送受信回路で、これらは例えばＲＳ−
２３２Ｃ用のμＰＤ71051（日本電気社製ＩＣの商品
名）等により構成することができる。
に基づいて説明する。図１は本発明の一実施例を示すも
ので図中符号１は、ホストと接続する第１のシリアルデ
ータ送受信回路、また３は、ＩＣカードと接続する第２
のシリアルデータ送受信回路で、これらは例えばＲＳ−
２３２Ｃ用のμＰＤ71051（日本電気社製ＩＣの商品
名）等により構成することができる。
【０００７】２は、コマンド判定手段で、シリアル送受
信回路１により最初に受信された１バイト分のデータに
よりホストから伝送されてきたデータがＩＣカードヘの
格納を要求するものであるか、否かを判定し、ＩＣカー
ドヘの格納を必要とするデータであると判定した場合に
は、シリアル送受信回路１の出力をシリアル送受信回路
３に出力するように構成されている。
信回路１により最初に受信された１バイト分のデータに
よりホストから伝送されてきたデータがＩＣカードヘの
格納を要求するものであるか、否かを判定し、ＩＣカー
ドヘの格納を必要とするデータであると判定した場合に
は、シリアル送受信回路１の出力をシリアル送受信回路
３に出力するように構成されている。
【０００８】また、第２のシリアルデータ送受信回路３
がデータを受信した場合には、自動的に第１のシリアル
データ送受信回路１にデータを出力し、ホストに転送す
るようになっている。
がデータを受信した場合には、自動的に第１のシリアル
データ送受信回路１にデータを出力し、ホストに転送す
るようになっている。
【０００９】この実施例において、第１のシリアルデー
タ送受信回路１がホストからの信号を受信すると、この
信号はコマンド判定手段２に出力される。コマンド判定
手段２は、１バイト分の信号を受信した段階で、今伝送
されている信号がＩＣカードヘの書込みを必要とするデ
ータであるか否かを判定し、ＩＣカードヘの書込みを必
要とするデータである場合には、第１のシリアルデータ
送受信回路１から出力される信号を第２のシリアルデー
タ送受信回路３に出力する。これにより、ホストからシ
リアルに１ビットずつ伝送されてきた信号は、第１のシ
リアル送受信回路１により１ビットずつ第２のシリアル
データ送受信回路３に出力される。第２のシリアルデー
タ送受信回路３は、入力した１ビットの信号をＩＣカー
ドに出力する。
タ送受信回路１がホストからの信号を受信すると、この
信号はコマンド判定手段２に出力される。コマンド判定
手段２は、１バイト分の信号を受信した段階で、今伝送
されている信号がＩＣカードヘの書込みを必要とするデ
ータであるか否かを判定し、ＩＣカードヘの書込みを必
要とするデータである場合には、第１のシリアルデータ
送受信回路１から出力される信号を第２のシリアルデー
タ送受信回路３に出力する。これにより、ホストからシ
リアルに１ビットずつ伝送されてきた信号は、第１のシ
リアル送受信回路１により１ビットずつ第２のシリアル
データ送受信回路３に出力される。第２のシリアルデー
タ送受信回路３は、入力した１ビットの信号をＩＣカー
ドに出力する。
【００１０】すなわち、図２に示したようにシリアルデ
ータ送受信回路１により１ビットの信号「１」、
「２」、「３」‥‥が受信される度に、第２のシリアル
データ送受信回路３に出力すると、第２のシリアルデー
タ送受信回路３は、受信した１ビットの信号「１’」、
「２’」、「３’」‥‥を第１のシリアルデータ送受信
回路１のスペース期間に順次ＩＣカードに転送する。こ
の結果、ホストから転送されてくるデータの転送速度と
同一の速度でＩＣカードにデータを出力することが可能
となる。
ータ送受信回路１により１ビットの信号「１」、
「２」、「３」‥‥が受信される度に、第２のシリアル
データ送受信回路３に出力すると、第２のシリアルデー
タ送受信回路３は、受信した１ビットの信号「１’」、
「２’」、「３’」‥‥を第１のシリアルデータ送受信
回路１のスペース期間に順次ＩＣカードに転送する。こ
の結果、ホストから転送されてくるデータの転送速度と
同一の速度でＩＣカードにデータを出力することが可能
となる。
【００１１】また、ＩＣカードからホストにデータを転
送する場合には、第２のシリアルデータ送受信回路３に
より１ビットが受信されると、第２のシリアルデータ送
受信回路３のスペース期間に第１のシリアルデータ送受
信回路１が受信した１ビットの信号をホストに転送する
から、やはりＩＣカードへの書込み時と同様に、回線の
転送速度に一致する速度でＩＣカードからホストにデー
タを転送することが可能となる。
送する場合には、第２のシリアルデータ送受信回路３に
より１ビットが受信されると、第２のシリアルデータ送
受信回路３のスペース期間に第１のシリアルデータ送受
信回路１が受信した１ビットの信号をホストに転送する
から、やはりＩＣカードへの書込み時と同様に、回線の
転送速度に一致する速度でＩＣカードからホストにデー
タを転送することが可能となる。
【００１２】
【発明の効果】以上説明したように本発明においては、
ホストに接続される第１のシリアル送受信手段と、ＩＣ
カードに接続される第２のシリアル送受信手段と、第１
のシリアル送受信手段からのデータを受けて第１バイト
の信号が前記ＩＣカードヘの転送指令信号である場合に
は第２のシリアル送受信手段を作動してホストからの信
号を第２のシリアル送受信手段に出力する判定手段を備
えるようにしたので、ホストからの転送速度と実質的に
同一の速度でＩＣカードにデータを転送することができ
るばかりでなく、所定量のデータを一時的に格納するた
めの記憶手段を不要とすることができる。
ホストに接続される第１のシリアル送受信手段と、ＩＣ
カードに接続される第２のシリアル送受信手段と、第１
のシリアル送受信手段からのデータを受けて第１バイト
の信号が前記ＩＣカードヘの転送指令信号である場合に
は第２のシリアル送受信手段を作動してホストからの信
号を第２のシリアル送受信手段に出力する判定手段を備
えるようにしたので、ホストからの転送速度と実質的に
同一の速度でＩＣカードにデータを転送することができ
るばかりでなく、所定量のデータを一時的に格納するた
めの記憶手段を不要とすることができる。
【図１】本発明の一実施例を示す装置の構成図である。
【図２】同上装置の動作を示す説明図である。
【図３】図（イ）（ロ）は、それぞれＩＣカードへのデ
ータの書込み時に使用するコマンド、及びＩＣカードへ
の書込みデータを模式的に示す図である。
ータの書込み時に使用するコマンド、及びＩＣカードへ
の書込みデータを模式的に示す図である。
１ 第１のシリアルデータ送受信回路 ２ コマンド判定手段 ３ 第２のシリアルデータ送受信回路
Claims (1)
- 【請求項１】 ホストに接続される第１のシリアル送受
信手段と、ＩＣカードに接続される第２のシリアル送受
信手段と、第１のシリアル送受信手段からのデータを受
けて第１バイトの信号が前記ＩＣカードヘの転送指令信
号である場合には第２のシリアル送受信手段を作動して
前記ホストからの信号を第２のシリアル送受信手段に出
力する判定手段を備えてなるＩＣカード用データ転送装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4338180A JPH06162283A (ja) | 1992-11-25 | 1992-11-25 | Ｉｃカード用データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4338180A JPH06162283A (ja) | 1992-11-25 | 1992-11-25 | Ｉｃカード用データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06162283A true JPH06162283A (ja) | 1994-06-10 |
Family
ID=18315679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4338180A Pending JPH06162283A (ja) | 1992-11-25 | 1992-11-25 | Ｉｃカード用データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06162283A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264486A (ja) * | 1985-05-18 | 1986-11-22 | Hitachi Maxell Ltd | Ｉｃカ−ドのリ−ダ−・ライタ− |
| JPH01140276A (ja) * | 1987-11-26 | 1989-06-01 | Toshiba Corp | 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法 |
-
1992
- 1992-11-25 JP JP4338180A patent/JPH06162283A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264486A (ja) * | 1985-05-18 | 1986-11-22 | Hitachi Maxell Ltd | Ｉｃカ−ドのリ−ダ−・ライタ− |
| JPH01140276A (ja) * | 1987-11-26 | 1989-06-01 | Toshiba Corp | 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7233541B2 (en) | Storage device | |
| US20060168366A1 (en) | Direct memory access control method, direct memory access controller, information processing system, and program | |
| US7299302B2 (en) | Direct memory access control apparatus and method | |
| EP1343070B1 (en) | Ic card, ic card system, and data processor | |
| US4603383A (en) | Apparatus for direct data transfer among central processing units | |
| US6584512B1 (en) | Communication DMA device for freeing the data bus from the CPU and outputting divided data | |
| JPH01213774A (ja) | 携帯可能記憶媒体処理装置 | |
| JPH06162283A (ja) | Ｉｃカード用データ転送装置 | |
| US5163049A (en) | Method for assuring data-string-consistency independent of software | |
| JPH0535487A (ja) | Ｏｓロード方式 | |
| KR100318214B1 (ko) | 마이컴과메모리카드와의데이터인터페이스방법 | |
| US7714871B2 (en) | System and method for controlling display of mobile terminal | |
| JPH01140276A (ja) | 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法 | |
| JPH0547189A (ja) | メモリカード装置 | |
| JP2508982B2 (ja) | 装置内制御方式 | |
| JPS63268085A (ja) | 携帯可能記憶媒体読取書込装置 | |
| JP2849804B2 (ja) | メモリーアクセスのインターフェイス回路及びメモリーアクセスの方法 | |
| KR100239050B1 (ko) | 데이터 전송 장치 | |
| JP2892429B2 (ja) | 入出力制御装置 | |
| JPS62254249A (ja) | カード記憶容量読取り方式 | |
| SU1679486A1 (ru) | Устройство контрол интерфейса | |
| JP2570986B2 (ja) | データ転送制御装置及び方法 | |
| JPH02302814A (ja) | 集合型ｉｃメモリカード装置 | |
| JPS5917447B2 (ja) | デ−タチヤネル装置 | |
| JPH0793243A (ja) | チャネル装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980324 |