JPH08129629A - メモリチェック機能をもった情報記録媒体 - Google Patents

Abstract

(57)【要約】 【目的】 十分な時間をかけてメモリチェックを行う機
能をもち、異常が検出されたら、外部装置に対してこの
異常内容を報知する機能をもった情報記録媒体を提供す
る。 【構成】 外部装置からのリセット信号を受けたら、Ｒ
ＡＭに対するメモリチェックを行い（Ｓ１１）、異常が
あればフラグをセットする（Ｓ１３）。カード初期化
（Ｓ１４）後、リセット応答信号の第１バイト目の送信
処理（Ｓ１５）を実行した後、ＥＥＰＲＯＭに対するメ
モリチェックを行い（Ｓ１６）、異常があればフラグを
セットする（Ｓ１８）。続いて、リセット応答信号の残
りバイトの送信処理（Ｓ１９）を実行する。外部装置か
ら第１コマンドを受信したら（Ｓ２０）、フラグがセッ
トされていない場合は、第１コマンドの処理により第１
レスポンスを送信し（Ｓ２２）、フラグがセットされて
いる場合は、異常内容を示すエラーレスポンスを送信す
る（Ｓ２３）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリチェック機能を
もった情報記録媒体、特に、ＲＡＭなどの内蔵メモリに
対するチェックを、内蔵ＣＰＵによって実行する機能を
もったＩＣカードなどの情報記録媒体に関する。

【０００２】

【従来の技術】ＩＣカードに代表される携帯可能な情報
記録媒体は、種々の分野に広く適用できる製品として注
目を集めている。特に、ＣＰＵを内蔵したＩＣカード
は、高度なセキュリティを実現できるため、重要なデー
タを記録する分野における実用化が図られている。現在
普及している一般的なＣＰＵ内蔵型のＩＣカードは、Ｒ
ＯＭ，ＲＡＭ，ＥＥＰＲＯＭの３種類のメモリを内蔵し
ている。ＲＯＭには、ＣＰＵが実行すべきプログラムが
予め書き込まれ、ＲＡＭは、このプログラム実行のため
のワークエリアとして利用される。また、ＥＥＰＲＯＭ
には、このＩＣカードに記録すべきユーザデータが書き
込まれることになる。各メモリに対するアクセスは、内
蔵ＣＰＵによってのみ行われ、外部からの直接アクセス
は禁止されている。したがって、ＩＣカード内に記録さ
れたデータに対しては、高度なセキュリティが確保され
ることになる。ＩＣカード内のメモリに対するアクセス
を含めて、内蔵ＣＰＵに何らかの作業を行わせる場合に
は、外部装置からＣＰＵに対して所定のコマンドが与え
る必要がある。内蔵ＣＰＵは、このコマンドを受信し
て、所定のコマンド処理ルーチン（通常は、ＲＯＭ内に
格納されている）を実行し、実行結果をレスポンスとし
て外部装置へ送信する。

【０００３】ＩＣカードをはじめとする携帯用の情報記
録媒体は、財布やポケットなどに入れて携帯されるた
め、一般的な電子機器に比べて過酷な使用環境におかれ
ることが多い。そのため、内蔵メモリに異常が生じる可
能性も、一般的な電子機器に比べて高くなる。したがっ
て、使用にあたっては定期的にメモリチェックを行うこ
とが非常に重要である。

【０００４】従来の一般的なＩＣカードでは、内蔵ＣＰ
Ｕのリセットルーチンにおいてメモリチェックを行って
いる。すなわち、ＩＣカードを外部装置に接続すると、
外部装置からＩＣカードに対してリセット信号が与えら
れる。ＩＣカード内のＣＰＵは、このリセット信号にト
リガーされて、所定のリセットルーチン（通常は、ＲＯ
Ｍ内に格納されている）を実行した後、リセット応答信
号を外部装置に対して送信する。外部装置は、このリセ
ット応答信号を受けてから、所定のコマンドをＩＣカー
ドに送信することになる。以下、外部装置とＩＣカード
との間で、コマンド／レスポンスがやりとりされること
になる。そこで、従来は、リセットルーチンの中で内蔵
ＲＡＭなどに対するメモリチェックを行い、正常な場合
にのみ、外部装置に対してリセット応答信号を送信する
ようにしている。外部装置は、リセット信号を与えたの
に、リセット応答信号が戻ってこない場合には、ＩＣカ
ード内部に何らかの異常が生じているものと認識するこ
とができる。

【０００５】

【発明が解決しようとする課題】上述した従来の情報記
録媒体におけるメモリチェック機能には、次のような問
題がある。まず、第１の問題は、十分なメモリチェック
を行うだけの時間的な余裕が確保できないという点であ
る。ＩＣカードなどは、種々の製品の互換性を確保する
ために規格化が図られており、リセット信号を与えてか
らリセット応答信号が戻ってくるまでの時間を無制限に
確保することはできない。したがって、リセット信号を
受信した後、リセット応答信号の送信を開始するまでの
リセットルーチンの間に、必要なメモリチェックを行お
うとしても、十分な時間が確保できないため、実際に
は、メモリの一部についての簡単なチェックしかできな
いのが現状である。

【０００６】また、第２の問題は、「リセット信号を与
えたのに、リセット応答信号が戻ってこない」という事
実により、外部装置としては、「ＩＣカード内部に何ら
かの異常が生じている」ということは認識できても、
「内蔵メモリのどの部分に、どのような異常が生じてい
るか」といった詳しい情報を得ることはできない。した
がって、リセット応答信号が戻ってこない場合は、その
ＩＣカードに対するアクセスを中断するしかなく、発生
した異常の状態に応じた適切な対応策を採ることはでき
ない。

【０００７】そこで、本発明の第１の目的は、十分な時
間をかけて十分なチェックを行う機能をもった情報記録
媒体を提供することにあり、本発明の第２の目的は、チ
ェックの結果として異常が検出されたら、外部装置に対
してこの異常内容を報知する機能をもった情報記録媒体
を提供することにある。

【０００８】

【課題を解決するための手段】

(1) 本発明の第１の態様は、ＣＰＵとこのＣＰＵによ
ってアクセスされるメモリとを内蔵し、外部装置からリ
セット信号を与えると、ＣＰＵが所定のメモリチェック
ルーチンを実行した後に外部装置に対してリセット応答
信号を送信し、外部装置から所定のコマンドを与える
と、ＣＰＵがこのコマンド処理ルーチンを実行した後に
外部装置に対して所定のレスポンスを送信する機能をも
った情報記録媒体において、内蔵ＣＰＵが、メモリチェ
ックルーチンにおいて所定のメモリに対するチェック作
業を行うとともに、リセット応答信号の送信中にも所定
のメモリに対するチェック作業を行うように構成したも
のである。

【０００９】(2) 本発明の第２の態様は、上述の第１
の態様に係る情報記録媒体において、リセット応答信号
を１バイト単位で送信するようにし、所定の１バイトの
送信を行った後に、後続する次の１バイトの送信を行う
までの空き時間に、メモリに対するチェック作業を行う
ようにしたものである。

【００１０】(3) 本発明の第３の態様は、ＣＰＵとこ
のＣＰＵによってアクセスされるメモリとを内蔵し、外
部装置からリセット信号を与えると、ＣＰＵが所定のメ
モリチェックルーチンを実行した後に外部装置に対して
リセット応答信号を送信し、外部装置から所定のコマン
ドを与えると、ＣＰＵがこのコマンド処理ルーチンを実
行した後に外部装置に対して所定のレスポンスを送信す
る機能をもった情報記録媒体において、内蔵ＣＰＵが、
リセット信号を受信してから最初のコマンドを受信する
までの間に、メモリに対するチェック作業を行い、チェ
ック結果を内蔵メモリの所定領域に記録し、最初のコマ
ンドを受信したときには、チェック結果が正常を示すも
のか、あるいは異常を示すものかを判断し、正常を示す
ものである場合には最初のコマンドについてのコマンド
処理ルーチンを実行して所定のレスポンスを送信し、異
常を示すものである場合には異常を示すエラーレスポン
スを最初のコマンドに対する所定のレスポンスの代わり
に送信するようにしたものである。

【００１１】

【作 用】本発明に係る情報記録媒体では、内蔵ＣＰＵ
は、従来のメモリチェックルーチンにおいてメモリチェ
ック作業を行うとともに、リセット応答信号の送信中に
も所定のメモリに対するチェック作業を行う。通常、リ
セット応答信号は、数バイトの情報から構成されてお
り、外部装置に対する１バイト分の情報転送速度は、Ｃ
ＰＵのマシンサイクルに比べてかなり長いものとなる。
したがって、リセット応答信号の各バイトを送信する間
の空き時間を利用して、メモリチェックを行えば、従来
に比べてより長い時間をメモリチェックにあてることが
可能になる。

【００１２】また、本発明に係る情報記録媒体では、メ
モリチェックの結果、何ら異常が検出されなかったとき
には、最初のコマンドに対して正規のレスポンスを送信
するが、何らかの異常が検出されたときには、最初のコ
マンドに対して、正規のレスポンスの代わりに、検出さ
れた異常を示すエラーレスポンスが送信される。したが
って、外部装置は、このエラーレスポンスによって、発
生した異常内容を認識することができるようになる。

【００１３】

【実施例】以下、本発明を図示する実施例に基づいて説
明する。図１は、ＣＰＵ内蔵型の一般的なＩＣカード１
０を、外部装置２０（リーダライタ装置）に接続した状
態を示すブロック図である。ＩＣカード１０には、ＣＰ
Ｕ１１の他に、ＲＯＭ１２，ＲＡＭ１３，ＥＥＰＲＯＭ
１４なる３種類のメモリが内蔵されており、これらのメ
モリは、いずれもＣＰＵ１１によってアクセスされる。
ＩＣカード１０は、電源やクロック発生源を内蔵してお
らず、外部装置２０から供給される電源およびクロック
を用いて動作する。すなわち、図示のように、ＩＣカー
ド１０と外部装置２０との間には、電源ラインＶｃｃ，
クロックラインＣＬＫ，リセットラインＲＳＴ，入出力
ラインＩ／Ｏ，接地ラインＧＮＤが接続されている。電
源は電源ラインＶｃｃおよび接地ラインＧＮＤによっ
て、クロックはクロックラインＣＬＫによって、それぞ
れ外部装置２０からＩＣカード１０に供給される。ま
た、リセットラインＲＳＴによって、外部装置２０から
ＣＰＵ１１に対してリセット信号が与えられる。ＩＣカ
ード１０および外部装置２０相互間のコマンドやデータ
伝送は、入出力ラインＩ／Ｏを介して行われる。

【００１４】ＲＯＭ１２内には、ＣＰＵ１１が実行すべ
きプログラムが格納されている。ＲＡＭ１３は、主とし
て、このプログラムを実行する上でのワーク領域および
外部装置２０との間の送受信バッファ領域として利用さ
れる。ＥＥＰＲＯＭ１４は、情報記録媒体としての本来
の機能を果たすメモリであり、ここには、用途に応じた
ユーザデータが記録される。これらの各メモリに対する
アクセスは、すべてＣＰＵ１１によって行われ、外部か
ら直接アクセスすることはできない。ＣＰＵ１１に何ら
かの作業を行わせる場合には、外部装置２０から入出力
ラインＩ／Ｏを通じて、ＣＰＵ１１に所定のコマンドを
与えればよい。ＣＰＵ１１は、与えられたコマンドに応
じて、ＲＯＭ１２内に用意された所定ルーチンを実行
し、実行後に何らかのレスポンスを、入出力ラインＩ／
Ｏを通じて外部装置２０に送信することになる。

【００１５】たとえば、ＥＥＰＲＯＭ１４内に所定のデ
ータを書込む場合には、外部装置２０からＣＰＵ１１に
対して、書込アドレスや書込対象データを含んだ書込コ
マンドを送信する。ＣＰＵ１１は、この書込コマンドに
応じた書込処理を実行し、これを検証した後、正しく書
込みが行われたか否かを示すレスポンスを外部装置２０
に対して送信することになる。

【００１６】前述したように、ＩＣカード１０は、外部
装置２０から供給される電源およびクロックを用いて動
作する。ＩＣカード１０を外部装置２０に接続すると、
電源ラインＶｃｃおよび接地ラインＧＮＤを通じて電源
が供給され、クロックラインＣＬＫを通じてクロックが
供給される。また、リセットラインＲＳＴを通じてリセ
ット信号が供給される。ＣＰＵ１１は、このリセット信
号を受信すると、ＲＯＭ１２内に格納されている所定の
メモリチェックルーチンに従ってメモリチェックを行
い、異常がなければ、リセット応答信号（Answer To Re
set ）を入出力ラインＩ／Ｏを通じて外部装置２０に送
信する。

【００１７】図２は、従来の一般的なメモリチェック機
能をもったＩＣカードにおけるリセット後の処理動作を
示す流れ図である。この処理動作を行うためのプログラ
ムは、ＲＯＭ１２内に格納されている。この処理動作
は、外部装置２０からリセットラインＲＳＴを通じて与
えられたリセット信号を受信することによりスタートす
る。まず、ステップＳ１においてメモリチェックが行わ
れ、このメモリチェックにより異常が発見されないと、
ステップＳ２からステップＳ３へ進み、入出力ラインＩ
／Ｏを通じて外部装置２０に対してリセット応答信号を
送信する。外部装置２０側では、このリセット応答信号
を受けることにより、ＩＣカード１０側の準備が整った
ものと判断し、入出力ラインＩ／Ｏを通じて所定のコマ
ンドをＣＰＵ１１に与える。ＣＰＵ１１は、ステップＳ
４において、このコマンドを受信し、以下、受信したコ
マンドに応じた処理を行うことになる。なお、メモリチ
ェックにより異常が発見されると、ステップＳ２からス
テップＳ５へと進み、無応答の状態で処理が中断され
る。外部装置２０は、リセット信号に対する応答が得ら
れないので、ＩＣカード１０内において何らかの異常が
発生したものと認識し、アクセスを中断することにな
る。

【００１８】しかしながら、既に述べたように、このよ
うな従来のＩＣカードには、次のような問題がある。第
１の問題は、十分なメモリチェックを行うだけの時間的
な余裕が確保できないという点である。図２の処理動作
において、ステップＳ１のメモリチェックは、リセット
信号を受信した後、ステップＳ３においてリセット応答
信号を送信するまでの所定時間内に行う必要があるが、
ＩＣカードの規格上、この所定時間には制限がある。こ
のため、メモリチェックのために十分な時間を確保する
ことができず、たとえば、ＲＡＭ１３についてのチェッ
クのみしか行えない、というような制約が課されること
になる。また、第２の問題は、メモリチェックの結果、
異常が発見された場合には、ステップＳ５において無応
答の状態になってしまうため、「リセット信号を与えた
のに、リセット応答信号が戻ってこない」という事実に
より、外部装置２０としては、「ＩＣカード１０内部に
何らかの異常が生じている」という情報しか得ることが
できない点である。

【００１９】本発明は、このような従来の問題を解決す
るためのものである。本発明に係るＩＣカードでは、リ
セット信号を受信したときに、ＣＰＵ１１は図３に示す
ような処理動作を実行することになる。別言すれば、Ｒ
ＯＭ１２内には、図３に示す処理動作を行うためのプロ
グラムが格納されていることになる。

【００２０】外部装置２０からリセットラインＲＳＴを
通じてリセット信号が与えられると、まず、ステップＳ
１１においてメモリチェックが行われる。この実施例で
は、この段階でＲＡＭ１３の全領域に対するメモリチェ
ックを行っている。ＲＡＭに対するメモリチェックの方
法としては、種々の方法が知られているが、この実施例
では、電荷保持特性を確認できるように、１６進データ
「００」と「ＦＦ」、あるいは「ＡＡ」と「５５」、の
ように、ビットの組み合わせが対称的なテストデータパ
ターンを各アドレスに書込み、これを読出すテストを行
っている。

【００２１】続くステップＳ１２において、ＲＡＭ１３
に対するメモリチェックの結果を判断し、もし何らかの
異常が生じていた場合には、ステップＳ１３において、
ＲＡＭ１３内の所定領域に、メモリ異常フラグをセット
する。このとき、ＲＡＭ１３のどのアドレスに異常が生
じているかを示すエラー情報もＲＡＭ１３内に書込むよ
うにする。もちろん、メモリ異常フラグやエラー情報の
書込みは、チェックにより正常と判断された領域に行う
ようにする。ＲＡＭ１３に何ら異常が生じていない場合
には、ステップＳ１３の処理は行われない。

【００２２】こうして、ＲＡＭ１３についてのメモリチ
ェックが完了したら、ステップＳ１４においてカード初
期化が行われる。これは、たとえばＲＡＭ１３内に所定
の初期値をもったパラメータを設定したり、所定のアド
レス値を設定したりして、ＩＣカード１０を外部装置２
０によってアクセスするための環境を整える処理であ
る。

【００２３】こうして、ＩＣカード１０側のアクセス環
境が整ったら、ステップＳ１５において、リセット応答
信号の第１バイトの送信を行う。通常、リセット応答信
号は、数バイトのデータから構成されているが、そのう
ちの第１バイトの送信だけを行うことになる。図１には
示されていないが、入出力ラインＩ／ＯのＩＣカード１
０側および外部装置２０側には、それぞれインターフェ
イス回路が設けられており、入出力ラインＩ／Ｏを通じ
てのデータ転送は、このインターフェイス回路の動作に
よって行われる。ところが、入出力ラインＩ／Ｏを介し
てのデータ転送速度は、ＣＰＵ１１のマシンサイクルに
比べてかなり遅いため、ステップＳ１５においてＣＰＵ
１１がインターフェイス回路に対して１バイトのデータ
送信を指示した後、実際に、この１バイトのデータ転送
が完了するまでの間に、ＣＰＵ１１は別な処理を行う時
間的余裕がある。以下のステップＳ１６〜Ｓ１８の処理
は、この余裕時間を利用して行う処理である。

【００２４】まず、ステップＳ１６において、ＥＥＰＲ
ＯＭ１４の全領域に対するメモリチェックを行う。ＥＥ
ＰＲＯＭ１４に対するメモリチェックの方法としては、
上述したＲＡＭ１３に対するメモリチェックと同様に、
電荷保持特性の確認のための書込み／読出しを行う方法
を行ってもよいが、一般に、ＥＥＰＲＯＭに対する書込
み処理は比較的時間を要する処理であるので、この実施
例では、所定領域からのデータ読出しを行うことによ
り、ＥＥＰＲＯＭ１４に対するメモリチェックを行って
いる。たとえば、ＥＥＰＲＯＭ１４内の所定領域に、何
らかのシステムデータが格納されているのであれば、こ
のシステムデータを読出して、整合性のチェックを行え
ばよい。続くステップＳ１７では、このＥＥＰＲＯＭ１
４に対するメモリチェックの結果を判断し、もし何らか
の異常が生じていた場合には、ステップＳ１８におい
て、ＲＡＭ１３内の所定領域に、メモリ異常フラグをセ
ットする。このメモリ異常フラグは、ステップＳ１３に
おいてセットしたフラグと同一のものであっても、別の
ものであってもかまわない。また、ＥＥＰＲＯＭ１４に
どのような異常が生じているかを示すエラー情報もＲＡ
Ｍ１３内に書込むようにするとよい。ＥＥＰＲＯＭ１４
に何ら異常が生じていない場合には、ステップＳ１８の
処理は行われない。

【００２５】こうして、ＥＥＰＲＯＭ１４についてのメ
モリチェックが完了したら、ステップＳ１９において、
リセット応答信号の残りバイトの送信を行う。たとえ
ば、リセット応答信号が８バイトから構成される場合に
は、このステップＳ１９において、２バイト目〜８バイ
ト目までの送信が行われる。なお、この実施例では、こ
の２バイト目〜８バイト目の送信処理中には、メモリチ
ェック処理を行っていないが、前述したように、入出力
ラインＩ／Ｏを介してのデータ転送速度は、ＣＰＵ１１
のマシンサイクルに比べてかなり遅いため、２バイト目
〜８バイト目の送信処理中の余裕時間を用いて、メモリ
チェック処理を行うことも可能である。要するに、本発
明の特徴は、リセット応答信号の送信中の余裕時間を用
いてメモリチェックを行うようにした点にあり、リセッ
ト応答信号の送信中であれば、どのタイミングを用いて
メモリチェックを行ってもかまわない。

【００２６】こうして、リセット応答信号の送信が完了
すると、外部装置２０は、ＩＣカード１０の準備が整っ
たことを認識する。そして、入出力ラインＩ／Ｏを通じ
て所定のコマンドが送られてくる。ＣＰＵ１１は、ステ
ップＳ２０において、第１コマンドを受信すると、ステ
ップＳ２１において、ＲＡＭ１３内のメモリ異常フラグ
がセットされているか否かを判断する。メモリ異常フラ
グがセットされていなければ、ステップＳ１１，Ｓ１６
のメモリチェックで異常は発見されなかったことを示し
ているので、ステップＳ２２において、通常どおり、与
えられた第１コマンドに対する処理を行い、その処理結
果を第１レスポンスとして、入出力ラインＩ／Ｏを通じ
て外部装置２０へ送信する。

【００２７】一方、メモリ異常フラグがセットされてい
た場合には、ステップＳ２３において、メモリチェック
異常を示すエラーレスポンスを、第１レスポンスの代わ
りに、入出力ラインＩ／Ｏを通じて外部装置２０へ送信
する。このエラーレスポンスは、何らかのメモリ異常が
あったことだけを示すものであってもよいが、どのメモ
リ領域にどのような異常があったかを示す情報をもたせ
るのが好ましい。上述のように、ステップＳ１１，Ｓ１
６のメモリチェックで異常が発見された場合に、どのメ
モリ領域にどのような異常が生じているかを示すエラー
情報をＲＡＭ１３内に書込んでおくようにすれば、この
エラー情報に基づいて、種々のエラーレスポンスを送信
することが可能である。エラーレスポンスのフォーマッ
トを、コマンドに対する通常のレスポンスとは識別し得
るように定義しておけば、外部装置２０は、第１コマン
ドに対して、通常のレスポンスの代わりにエラーレスポ
ンスが得られたことを認識できる。

【００２８】こうして、第１コマンドに対して、第１レ
スポンスもしくはエラーレスポンスを送信したら、ステ
ップＳ２４において、外部装置２０側から与えられる第
２コマンドを受信する。以下、この第２コマンドの内容
に応じた処理が実行され、必要に応じて、更に第３コマ
ンド、第４コマンド、…に対する処理が続行される。

【００２９】エラーレスポンスとして、どのメモリのど
の領域にどのような異常が生じているかを示す情報を付
与しておけば、外部装置２０側では、異常の状態に応じ
た処置を講じることができる。たとえば、以後のアクセ
スが困難なような重大なメモリ異常が発生している場合
には、第２コマンドとして、アクセスを終了する旨のコ
マンドをＣＰＵ１１に与えることにより、アクセスを中
断することができるであろうし、ＥＥＰＲＯＭ１４の特
定の領域にのみ異常が生じているのであれば、この異常
領域に対しての書込み／読出しを行わないような態様
で、第２コマンド以下のアクセスを行うこともできる。
あるいは、異常箇所を更に特定するためのテストを行う
コマンドを与えることもできる。

【００３０】このように、本発明に係るＩＣカードによ
れば、従来のＩＣカードに比べてメモリチェックのため
の時間を十分に確保することができ、しかも、異常が生
じていた場合には、その異常の内容を、第１コマンドに
対するレスポンスの代わりに得ることができる。

【００３１】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例に限定されるものでは
なく、この他にも種々の態様で実施可能である。特に、
図３に示した流れ図は、本発明の一態様を示すものであ
り、必ずしもこのような順番による処理を必要とするも
のではない。また、上述の実施例では、ＩＣカードを例
にとって説明したが、本発明はＩＣカード以外の情報記
録媒体にも広く適用しうるものである。

【００３２】

【発明の効果】以上のとおり本発明に係る情報記録媒体
によれば、リセット応答信号の送信中にもメモリチェッ
クを行うようにしたため、十分な時間をかけて十分なチ
ェックを行うことが可能になる。また、チェックにより
検出された異常の内容を、第１コマンドに対するレスポ
ンスの代わりにエラーレスポンスとして送信するように
したため、外部装置に対してこの異常内容を報知するこ
とが可能になる。

【図面の簡単な説明】

【図１】ＣＰＵ内蔵型の一般的なＩＣカード１０を、外
部装置２０（リーダライタ装置）に接続した状態を示す
ブロック図である。

【図２】従来の一般的なＩＣカードにおいて実行されて
いるメモリチェックの手順を示す流れ図である。

【図３】本発明の一実施例に係るＩＣカードにおいて実
行されるメモリチェックの手順を示す流れ図である。

【符号の説明】

１０…ＩＣカード １１…ＣＰＵ １２…ＲＯＭ １３…ＲＡＭ １４…ＥＥＰＲＯＭ ２０…外部装置

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵとこのＣＰＵによってアクセスさ
   れるメモリとを内蔵し、外部装置からリセット信号を与
   えると、ＣＰＵが所定のメモリチェックルーチンを実行
   した後に外部装置に対してリセット応答信号を送信し、
   外部装置から所定のコマンドを与えると、ＣＰＵがこの
   コマンド処理ルーチンを実行した後に外部装置に対して
   所定のレスポンスを送信する機能をもった情報記録媒体
   において、 内蔵ＣＰＵが、前記メモリチェックルーチンにおいて所
   定のメモリに対するチェック作業を行うとともに、リセ
   ット応答信号の送信中にも所定のメモリに対するチェッ
   ク作業を行うように構成したことを特徴とするメモリチ
   ェック機能をもった情報記録媒体。
2. 【請求項２】 請求項１に記載の情報記録媒体におい
   て、 リセット応答信号を１バイト単位で送信するようにし、
   所定の１バイトの送信を行った後に、後続する次の１バ
   イトの送信を行うまでの空き時間に、メモリに対するチ
   ェック作業を行うようにしたことを特徴とするメモリチ
   ェック機能をもった情報記録媒体。
3. 【請求項３】 ＣＰＵとこのＣＰＵによってアクセスさ
   れるメモリとを内蔵し、外部装置からリセット信号を与
   えると、ＣＰＵが所定のメモリチェックルーチンを実行
   した後に外部装置に対してリセット応答信号を送信し、
   外部装置から所定のコマンドを与えると、ＣＰＵがこの
   コマンド処理ルーチンを実行した後に外部装置に対して
   所定のレスポンスを送信する機能をもった情報記録媒体
   において、 内蔵ＣＰＵが、リセット信号を受信してから最初のコマ
   ンドを受信するまでの間に、メモリに対するチェック作
   業を行い、チェック結果を内蔵メモリの所定領域に記録
   し、前記最初のコマンドを受信したときには、前記チェ
   ック結果が正常を示すものか、あるいは異常を示すもの
   かを判断し、正常を示すものである場合には前記最初の
   コマンドについてのコマンド処理ルーチンを実行して所
   定のレスポンスを送信し、異常を示すものである場合に
   は異常を示すエラーレスポンスを前記最初のコマンドに
   対する所定のレスポンスの代わりに送信することを特徴
   とするメモリチェック機能をもった情報記録媒体。