JP3281127B2 - Otpマイコン - Google Patents
OtpマイコンInfo
- Publication number
- JP3281127B2 JP3281127B2 JP18607393A JP18607393A JP3281127B2 JP 3281127 B2 JP3281127 B2 JP 3281127B2 JP 18607393 A JP18607393 A JP 18607393A JP 18607393 A JP18607393 A JP 18607393A JP 3281127 B2 JP3281127 B2 JP 3281127B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- mode
- terminal
- otp
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Description
【0001】
【産業上の利用分野】この発明は、一度だけプログラム
の書き込みが可能なPROMを内蔵する1チップマイコ
ン(One Time PROM Microcomputer :OTPマイコン)
に関し、特には、プログラム書き込み用の電源端子を他
の入力端子として兼用して備えるOTPマイコンに関す
るものである。
の書き込みが可能なPROMを内蔵する1チップマイコ
ン(One Time PROM Microcomputer :OTPマイコン)
に関し、特には、プログラム書き込み用の電源端子を他
の入力端子として兼用して備えるOTPマイコンに関す
るものである。
【0002】
【従来の技術】OTPマイコンでは、マイコン本体が通
常のマイコンとして動作するためのモードであるマイコ
ンモードと、OTPマイコン内に設けられたPROMに
プログラムの書き込みを行うためのモードであるOTP
モードと、のいずれかが設定可能になっている。OTP
マイコンのPROMへのプログラムの書き込みを行うた
めには、プログラム書き込み電圧を入力するための入力
端子が必要である。プログラムの書き込みには一般に、
12Vまたは21V程度の電圧が用いられるが、プログ
ラムの書き込みは一度だけであるため、プログラムの書
き込みのためだけに専用の端子を設けるのは効率が悪
く、無駄である。そのため、他の端子と兼用して用いる
ことが考えられるが、その端子としてプルアップ抵抗を
内蔵する端子を兼用した場合には次のような問題が生じ
る。
常のマイコンとして動作するためのモードであるマイコ
ンモードと、OTPマイコン内に設けられたPROMに
プログラムの書き込みを行うためのモードであるOTP
モードと、のいずれかが設定可能になっている。OTP
マイコンのPROMへのプログラムの書き込みを行うた
めには、プログラム書き込み電圧を入力するための入力
端子が必要である。プログラムの書き込みには一般に、
12Vまたは21V程度の電圧が用いられるが、プログ
ラムの書き込みは一度だけであるため、プログラムの書
き込みのためだけに専用の端子を設けるのは効率が悪
く、無駄である。そのため、他の端子と兼用して用いる
ことが考えられるが、その端子としてプルアップ抵抗を
内蔵する端子を兼用した場合には次のような問題が生じ
る。
【0003】図3は内蔵のプルアップ抵抗としてPMO
Sトランジスタを用いた場合のプルアップ抵抗内蔵端子
の端子周辺回路を示す図である。図示するように、PM
OSトランジスタからなるプルアップ抵抗のソースには
Vcc(通常、5V程度)の電位が供給され、ゲートは
接地状態にある。一方、ドレインには、外部入力端子A
が接続されている。ここで、外部入力端子AにPROM
への書き込みを行うための電圧Vpp(12Vまたは2
1V程度=Vccよりも高い電位)を供給すると、抵抗
を通してVpp端子からVcc端子に電流が流入し、該
2端子間が短絡してしまう。また、プルアップ抵抗をM
OSトランジスタで構成した場合には、そのMOSトラ
ンジスタを配置するウェルにも同様に電流が流入し、同
2端子の短絡につながる。同2端子間の短絡が、デバイ
スのラッチアップや、ひいてはデバイスの破壊につなが
ることは明らかである。
Sトランジスタを用いた場合のプルアップ抵抗内蔵端子
の端子周辺回路を示す図である。図示するように、PM
OSトランジスタからなるプルアップ抵抗のソースには
Vcc(通常、5V程度)の電位が供給され、ゲートは
接地状態にある。一方、ドレインには、外部入力端子A
が接続されている。ここで、外部入力端子AにPROM
への書き込みを行うための電圧Vpp(12Vまたは2
1V程度=Vccよりも高い電位)を供給すると、抵抗
を通してVpp端子からVcc端子に電流が流入し、該
2端子間が短絡してしまう。また、プルアップ抵抗をM
OSトランジスタで構成した場合には、そのMOSトラ
ンジスタを配置するウェルにも同様に電流が流入し、同
2端子の短絡につながる。同2端子間の短絡が、デバイ
スのラッチアップや、ひいてはデバイスの破壊につなが
ることは明らかである。
【0004】このようなことから、OTPマイコンのプ
ログラム書き込み用の電源端子としてはプルアップ抵抗
を内蔵しない端子、例えば、マイコンをテストモードに
設定するための端子(以下、テスト端子という)等が兼
用して用いられていた。テスト端子は、OTPマイコン
をマイコンモードで使用する際には、電源電位または接
地電位に電位固定するため、その端子形式をプルアップ
抵抗内蔵形式にする必要がなく、そのために、プログラ
ム書き込み用の電源端子として兼用されていた。
ログラム書き込み用の電源端子としてはプルアップ抵抗
を内蔵しない端子、例えば、マイコンをテストモードに
設定するための端子(以下、テスト端子という)等が兼
用して用いられていた。テスト端子は、OTPマイコン
をマイコンモードで使用する際には、電源電位または接
地電位に電位固定するため、その端子形式をプルアップ
抵抗内蔵形式にする必要がなく、そのために、プログラ
ム書き込み用の電源端子として兼用されていた。
【0005】
【発明が解決しようとする課題】しかしながら上記のよ
うなプルアップ抵抗を内蔵する必要のない端子、例えば
テスト端子を有するマイコンの場合には問題はないが、
端子数の少ないマイコンの場合には上記のような兼用に
適した端子を備えているとは限らない。プルアップ抵抗
を内蔵する端子は、例えば、負極性アクティブのリセッ
ト端子等のように、プルアップ抵抗を利用してパワーオ
ン,リセットを動作させるものであり、プルアップ抵抗
が不可欠である。
うなプルアップ抵抗を内蔵する必要のない端子、例えば
テスト端子を有するマイコンの場合には問題はないが、
端子数の少ないマイコンの場合には上記のような兼用に
適した端子を備えているとは限らない。プルアップ抵抗
を内蔵する端子は、例えば、負極性アクティブのリセッ
ト端子等のように、プルアップ抵抗を利用してパワーオ
ン,リセットを動作させるものであり、プルアップ抵抗
が不可欠である。
【0006】そこで、プルアップ抵抗を内蔵とはせずに
外付けにした端子を設けて、プログラムの書き込み時に
はプルアップ抵抗を外した状態で書き込みを行い、通常
のマイコンモードで使用するときには外付け部品のプル
アップ抵抗を外付けにした状態でリセット端子等として
使用することが考えられる。
外付けにした端子を設けて、プログラムの書き込み時に
はプルアップ抵抗を外した状態で書き込みを行い、通常
のマイコンモードで使用するときには外付け部品のプル
アップ抵抗を外付けにした状態でリセット端子等として
使用することが考えられる。
【0007】ところが、PROMを内蔵するOTPマイ
コンとは別に、これと同一機能を持つマスクROMを内
蔵する1チップマイコンがピンコンバチブルで供給され
ていることが多く、その場合にはマスクROMマイコン
の場合にも外付けのプルアップ抵抗を接続する必要が生
じる。また、マスクROMマイコンだけプルアップ抵抗
内蔵端子にするとピンコンパチブルではなくなり、OT
PマイコンとマスクROMマイコンとで機能および電気
的特性に差異が生じてしまう問題がある。
コンとは別に、これと同一機能を持つマスクROMを内
蔵する1チップマイコンがピンコンバチブルで供給され
ていることが多く、その場合にはマスクROMマイコン
の場合にも外付けのプルアップ抵抗を接続する必要が生
じる。また、マスクROMマイコンだけプルアップ抵抗
内蔵端子にするとピンコンパチブルではなくなり、OT
PマイコンとマスクROMマイコンとで機能および電気
的特性に差異が生じてしまう問題がある。
【0008】なお、特開平3−256182号には、プ
ルアップ抵抗内蔵端子にVcc以上の電位が入力された
場合のプルアップ抵抗切断方法について示されている
が、この方法ではプルアップ抵抗の切断にも接続にも電
源立ち上げ後にリセット信号の操作が必要であり、電源
立ち上げ時から電源状態が決まっていなければならない
OTPマイコンには適さない。
ルアップ抵抗内蔵端子にVcc以上の電位が入力された
場合のプルアップ抵抗切断方法について示されている
が、この方法ではプルアップ抵抗の切断にも接続にも電
源立ち上げ後にリセット信号の操作が必要であり、電源
立ち上げ時から電源状態が決まっていなければならない
OTPマイコンには適さない。
【0009】また、特開平2−39722号には、電源
電位の切り換え方法について示されているが、この回路
は端子に外部からは一定電位の入力を与えることによっ
て動作するものであるため、プルアップ抵抗内蔵端子の
ように、端子に外部から電位を与えずにプルアップ抵抗
だけで信号線に電位を与えるような使用状態にあるもの
には適さない。
電位の切り換え方法について示されているが、この回路
は端子に外部からは一定電位の入力を与えることによっ
て動作するものであるため、プルアップ抵抗内蔵端子の
ように、端子に外部から電位を与えずにプルアップ抵抗
だけで信号線に電位を与えるような使用状態にあるもの
には適さない。
【0010】この発明の目的は、OTPマイコンのVp
p兼用端子をデバイスにラッチアップ等の悪影響を及ぼ
すことなくマイコンモード時にはプルアップ抵抗内蔵端
子として使用できるようにすることにある。
p兼用端子をデバイスにラッチアップ等の悪影響を及ぼ
すことなくマイコンモード時にはプルアップ抵抗内蔵端
子として使用できるようにすることにある。
【0011】
【課題を解決するための手段】請求項1に示した発明
は、ロジック回路が接続された入力端子として兼用され
るマイコン内部のPROMへのプログラム書き込み用電
源電圧Vppの端子に、抵抗として使用するMOSトラ
ンジスタのドレインを接続するとともに、OTPマイコ
ンを通常のマイコンとして使用するマイコンモード、ま
たは、前記PROMにプログラムを書き込むOTPモー
ドのいずれかのモードの設定信号を選択的に入力するモ
ード入力手段と、前記モード入力手段の入力に応じて、
OTPモード時には前記プログラム書き込み用電源電圧
Vppを前記MOSトランジスタのウェルおよびソース
電位として供給し、マイコンモード時には回路内のデバ
イス電源電圧Vcc(Vpp>Vcc)を前記MOSト
ランジスタのウェルおよびソース電位として供給する手
段と、を設けたことを特徴とする。
は、ロジック回路が接続された入力端子として兼用され
るマイコン内部のPROMへのプログラム書き込み用電
源電圧Vppの端子に、抵抗として使用するMOSトラ
ンジスタのドレインを接続するとともに、OTPマイコ
ンを通常のマイコンとして使用するマイコンモード、ま
たは、前記PROMにプログラムを書き込むOTPモー
ドのいずれかのモードの設定信号を選択的に入力するモ
ード入力手段と、前記モード入力手段の入力に応じて、
OTPモード時には前記プログラム書き込み用電源電圧
Vppを前記MOSトランジスタのウェルおよびソース
電位として供給し、マイコンモード時には回路内のデバ
イス電源電圧Vcc(Vpp>Vcc)を前記MOSト
ランジスタのウェルおよびソース電位として供給する手
段と、を設けたことを特徴とする。
【0012】請求項2に示した発明は、ロジック回路が
接続された入力端子として兼用されるマイコン内部のP
ROMへのプログラム書き込み用電源電圧Vppの端子
に、抵抗配線の一端を接続するとともに、OTPマイコ
ンを通常のマイコンとして使用するマイコンモード、ま
たは、前記PROMにプログラムを書き込むOTPモー
ドのいずれかのモードの設定信号を選択的に入力するモ
ード入力手段と、該モード入力手段の入力に応じて、O
TPモード時には前記プログラム書き込み用電源電圧V
ppを前記抵抗配線の他端に供給し、マイコンモード時
には回路内のデバイス電源電圧Vcc(Vpp>Vc
c)を前記抵抗配線の他端に供給する手段と、を設けた
ことを特徴とする。
接続された入力端子として兼用されるマイコン内部のP
ROMへのプログラム書き込み用電源電圧Vppの端子
に、抵抗配線の一端を接続するとともに、OTPマイコ
ンを通常のマイコンとして使用するマイコンモード、ま
たは、前記PROMにプログラムを書き込むOTPモー
ドのいずれかのモードの設定信号を選択的に入力するモ
ード入力手段と、該モード入力手段の入力に応じて、O
TPモード時には前記プログラム書き込み用電源電圧V
ppを前記抵抗配線の他端に供給し、マイコンモード時
には回路内のデバイス電源電圧Vcc(Vpp>Vc
c)を前記抵抗配線の他端に供給する手段と、を設けた
ことを特徴とする。
【0013】
【作用】請求項1に示す発明においては、MOSトラン
ジスタのソースを接続する電源およびMOSトランジス
タを配置するウェル電位をマイコンモード時にはVcc
に、OTPモード時にはVpp電位に切り換えることに
より、見かけ上OTPモード時にはプルアップ抵抗を削
除した端子形式、マイコンモード時にはプルアップ抵抗
を内蔵した端子形式が実現される。
ジスタのソースを接続する電源およびMOSトランジス
タを配置するウェル電位をマイコンモード時にはVcc
に、OTPモード時にはVpp電位に切り換えることに
より、見かけ上OTPモード時にはプルアップ抵抗を削
除した端子形式、マイコンモード時にはプルアップ抵抗
を内蔵した端子形式が実現される。
【0014】したがって、テスト端子等のVpp兼用端
子に適した入力端子(プルアップされていない端子)を
備えないマイコンの場合でも、上記のMOSトランジス
タを備えることによって、プルアップ抵抗内蔵形式で負
極性アクティブのリセット端子などをVpp兼用端子に
設定することが可能となり、かつ同端子はマスクROM
版のマイコンとほぼ同一な機能,電気的特性を実現でき
る。
子に適した入力端子(プルアップされていない端子)を
備えないマイコンの場合でも、上記のMOSトランジス
タを備えることによって、プルアップ抵抗内蔵形式で負
極性アクティブのリセット端子などをVpp兼用端子に
設定することが可能となり、かつ同端子はマスクROM
版のマイコンとほぼ同一な機能,電気的特性を実現でき
る。
【0015】請求項2に示す発明においても同様で、抵
抗配線の一端を接続する電源信号線の電位切り換えを行
うことにより、前記機能を実現できる。
抗配線の一端を接続する電源信号線の電位切り換えを行
うことにより、前記機能を実現できる。
【0016】
【実施例】図1は請求項1に示す発明の実施例に係るO
TPマイコンの書き込み兼用の入力端子部の回路構成例
を示す図である。
TPマイコンの書き込み兼用の入力端子部の回路構成例
を示す図である。
【0017】この実施例では、P基盤上に、Nウェルを
設けてPMOSのトランジスタを構成し、このPMOS
トランジスタをプルアップ抵抗として用いている。図に
おいて、トランジスタ4が該プルアップ抵抗となるPc
hトランジスタである。トランジスタ1〜3は、トラン
ジスタ4のソース、および、トランジスタ1,2,4,
5,6を設置するウェルに電位を供給するトランジスタ
である。ここで、トランジスタ1,2のドレインが共有
する信号をWLとする。
設けてPMOSのトランジスタを構成し、このPMOS
トランジスタをプルアップ抵抗として用いている。図に
おいて、トランジスタ4が該プルアップ抵抗となるPc
hトランジスタである。トランジスタ1〜3は、トラン
ジスタ4のソース、および、トランジスタ1,2,4,
5,6を設置するウェルに電位を供給するトランジスタ
である。ここで、トランジスタ1,2のドレインが共有
する信号をWLとする。
【0018】入力端子11には、OTPモード時にはプ
ログラムの書き込み用電源(プログラム電源)を入力
し、マイコンモード時にはその端子に割当てられた信号
を入力する端子である。したがって、入力端子11は、
OTPモード時にはプルアップされておらず、マイコン
モード時にはプルアップされた構成とする必要がある。
ログラムの書き込み用電源(プログラム電源)を入力
し、マイコンモード時にはその端子に割当てられた信号
を入力する端子である。したがって、入力端子11は、
OTPモード時にはプルアップされておらず、マイコン
モード時にはプルアップされた構成とする必要がある。
【0019】トランジスタ12とトランジスタ13とは
インバータを構成し、マイコンモージ時に入力端子11
から入力された論理レベルをマイコン内部のロジック回
路に伝達するために使用される。また、OTPマイコン
の内部にはPROM14か設けられており、OTPモー
ド時には、入力端子11から入力されるプログラム電源
電位(Vpp)により、プログラムの書き込みが行われ
る。なお、マイコンモード時には入力端子11からの入
力レベルがPROM14に入力され、OTPモード時に
は入力端子11からのプログラム電源電位(Vpp)が
インバータ(トランジスタ12,13)を介してロジッ
ク回路に入力されるが、前者ではPROMが、後者では
マイコンがそれぞれ誤動作しないように、PROM,マ
イコン内部の回路で各々対策が取られている。これは従
来、プログラム書き込み用の入力端子としてテスト端子
を使用した場合も同様に行われており、端子の形式に係
わることではない。
インバータを構成し、マイコンモージ時に入力端子11
から入力された論理レベルをマイコン内部のロジック回
路に伝達するために使用される。また、OTPマイコン
の内部にはPROM14か設けられており、OTPモー
ド時には、入力端子11から入力されるプログラム電源
電位(Vpp)により、プログラムの書き込みが行われ
る。なお、マイコンモード時には入力端子11からの入
力レベルがPROM14に入力され、OTPモード時に
は入力端子11からのプログラム電源電位(Vpp)が
インバータ(トランジスタ12,13)を介してロジッ
ク回路に入力されるが、前者ではPROMが、後者では
マイコンがそれぞれ誤動作しないように、PROM,マ
イコン内部の回路で各々対策が取られている。これは従
来、プログラム書き込み用の入力端子としてテスト端子
を使用した場合も同様に行われており、端子の形式に係
わることではない。
【0020】トランジスタ5〜10で構成される回路は
レベルシフト回路である。該回路は、信号PRの“H”
レベル出力電位を入力端子11の電位にレベルシフトす
る回路である。Pchのトランジスタ1,2,4,5,
6のウェル電位はWLから、トランジスタ3,9のウェ
ル電位はデバイス電源Vccからそれぞれ供給する。
レベルシフト回路である。該回路は、信号PRの“H”
レベル出力電位を入力端子11の電位にレベルシフトす
る回路である。Pchのトランジスタ1,2,4,5,
6のウェル電位はWLから、トランジスタ3,9のウェ
ル電位はデバイス電源Vccからそれぞれ供給する。
【0021】Nchトランジスタ7,8,10のサブス
トレートは接地電位で、基盤電位と同じとする。信号P
RはOTPマイコンの動作モード(OTPモードがマイ
コンモードか)を決定する信号で、OTPマイコンの動
作モードを入力するための入力端子(不図示)に接続さ
れており、該入力端子にモード設定を行った後マイコン
の電源をオンすると、該入力端子の状態により電源立ち
上げ時から即座にモード設定が行われる。この実施例で
は、信号PRはOTPモードでは“H”レベル、マイコ
ンモードでは“L”レベルとなる。
トレートは接地電位で、基盤電位と同じとする。信号P
RはOTPマイコンの動作モード(OTPモードがマイ
コンモードか)を決定する信号で、OTPマイコンの動
作モードを入力するための入力端子(不図示)に接続さ
れており、該入力端子にモード設定を行った後マイコン
の電源をオンすると、該入力端子の状態により電源立ち
上げ時から即座にモード設定が行われる。この実施例で
は、信号PRはOTPモードでは“H”レベル、マイコ
ンモードでは“L”レベルとなる。
【0022】次に動作を説明する。
【0023】マイコンモード時には、信号PRに“L”
レベルが入力され、トランジスタ2,3がオン状態とな
り、トランジスタ1がオフ状態となる。このため、トラ
ンジスタ4のソースとウェル(WL)にはデバイス電源
Vccが入力される。すなわち、マイコンモードでは入
力端子11の信号線はトランジスタ4によってプルアッ
プされ、端子11はプルアップ抵抗内蔵入力端子として
使用できる。このとき、トランジスタ2,3,4のオン
抵抗をR2,R3,R4とすると、 R2+R3≦R4 となるように、R2,R3を設定し、R4すなわち、ト
ランジスタ4の電気的特性に影響を与えないようにす
る。
レベルが入力され、トランジスタ2,3がオン状態とな
り、トランジスタ1がオフ状態となる。このため、トラ
ンジスタ4のソースとウェル(WL)にはデバイス電源
Vccが入力される。すなわち、マイコンモードでは入
力端子11の信号線はトランジスタ4によってプルアッ
プされ、端子11はプルアップ抵抗内蔵入力端子として
使用できる。このとき、トランジスタ2,3,4のオン
抵抗をR2,R3,R4とすると、 R2+R3≦R4 となるように、R2,R3を設定し、R4すなわち、ト
ランジスタ4の電気的特性に影響を与えないようにす
る。
【0024】OTPモード時には、トランジスタ2,3
がオフ状態となり、トランジスタ1がオン状態となる。
このため、トランジスタ4のソースと信号WLには入力
端子11の入力レベル(Vpp)が供給される。このと
き、入力端子11の信号線はトランジスタ2,3ののオ
フにより、デバイス電源Vccから切断される。前記レ
ベルシフト回路は、入力端子11の電位がデバイス電源
Vccの電位よりも高くなったとき、すなわち、入力端
子11にVppの電位が供給されたときにトランジスタ
2のゲート信号PRHをVpp電位に上昇させ、トラン
ジスタ2のオフ状態を維持させる。また、OTPモード
時には、トランジスタ4のソース電位である信号WLと
ドレイン電位である入力端子11の電位が同一となるた
め、トランジスタ4のゲート電位が接地電位でオン状態
であるにもかかわらず、トランジスタ4はオフ状態と同
様の扱いとすることができる。したがって、OTPモー
ドでは、入力端子11はプルアップ抵抗を削除した端子
形式と見なすことができ、入力電位がデバイス電源電圧
Vccよりも高電位であってもデバイスに悪影響を与え
ることがない。
がオフ状態となり、トランジスタ1がオン状態となる。
このため、トランジスタ4のソースと信号WLには入力
端子11の入力レベル(Vpp)が供給される。このと
き、入力端子11の信号線はトランジスタ2,3ののオ
フにより、デバイス電源Vccから切断される。前記レ
ベルシフト回路は、入力端子11の電位がデバイス電源
Vccの電位よりも高くなったとき、すなわち、入力端
子11にVppの電位が供給されたときにトランジスタ
2のゲート信号PRHをVpp電位に上昇させ、トラン
ジスタ2のオフ状態を維持させる。また、OTPモード
時には、トランジスタ4のソース電位である信号WLと
ドレイン電位である入力端子11の電位が同一となるた
め、トランジスタ4のゲート電位が接地電位でオン状態
であるにもかかわらず、トランジスタ4はオフ状態と同
様の扱いとすることができる。したがって、OTPモー
ドでは、入力端子11はプルアップ抵抗を削除した端子
形式と見なすことができ、入力電位がデバイス電源電圧
Vccよりも高電位であってもデバイスに悪影響を与え
ることがない。
【0025】以上のように、入力端子11は、OTPモ
ード時にはプログラム書き込み用の電位Vppを入力す
る端子として、マイコンモード時にはプルアップ抵抗内
蔵入力端子として使用することができ、その状態設定
は、電源立ち上げ時に即座に決定できる。
ード時にはプログラム書き込み用の電位Vppを入力す
る端子として、マイコンモード時にはプルアップ抵抗内
蔵入力端子として使用することができ、その状態設定
は、電源立ち上げ時に即座に決定できる。
【0026】図2は請求項2の実施例を示す図であり、
図1との違いは、プルアップ抵抗として高抵抗配線を使
用したことであり、この場合にも図1と同様の機能を実
現できることは容易に理解できる。
図1との違いは、プルアップ抵抗として高抵抗配線を使
用したことであり、この場合にも図1と同様の機能を実
現できることは容易に理解できる。
【0027】
【発明の効果】この発明によれば、OTPマイコン開発
時に、プルアップ抵抗内蔵端子をVpp兼用端子に選択
できる。すなわち、マイコンの端子数が少なく、テスト
端子のようなVpp兼用端子に適した端子設定がないと
きでも、リセット端子等を容易にVpp兼用端子に選択
できる。このとき、その非選択端子の機能や電気的特性
を変更する必要はない。
時に、プルアップ抵抗内蔵端子をVpp兼用端子に選択
できる。すなわち、マイコンの端子数が少なく、テスト
端子のようなVpp兼用端子に適した端子設定がないと
きでも、リセット端子等を容易にVpp兼用端子に選択
できる。このとき、その非選択端子の機能や電気的特性
を変更する必要はない。
【図1】請求項1の実施例を示すOTPマイコンの入力
端子部の回路構成例を示す図である。
端子部の回路構成例を示す図である。
【図2】請求項2の実施例を示すOTPマイコンの入力
端子部の回路構成例を示す図である。
端子部の回路構成例を示す図である。
【図3】従来のOTPマイコンの入力端子部の回路構成
例を示す図である。
例を示す図である。
Claims (2)
- 【請求項1】ロジック回路が接続された入力端子として
兼用されるマイコン内部のPROMへのプログラム書き
込み用電源電圧Vppの端子に、抵抗として使用するM
OSトランジスタのドレインを接続するとともに、 OTPマイコンを通常のマイコンとして使用するマイコ
ンモード、または、前記PROMにプログラムを書き込
むOTPモードのいずれかのモードの設定信号を選択的
に入力するモード入力手段と、 前記モード入力手段の入力に応じて、OTPモード時に
は前記プログラム書き込み用電源電圧Vppを前記MO
Sトランジスタのウェルおよびソース電位として供給
し、マイコンモード時には回路内のデバイス電源電圧V
cc(Vpp>Vcc)を前記MOSトランジスタのウ
ェルおよびソース電位として供給する手段と、 を設けたことを特徴とするOTPマイコン。 - 【請求項2】ロジック回路が接続された入力端子として
兼用されるマイコン内部のPROMへのプログラム書き
込み用電源電圧Vppの端子に、抵抗配線の一端を接続
するとともに、 OTPマイコンを通常のマイコンとして使用するマイコ
ンモード、または、前記PROMにプログラムを書き込
むOTPモードのいずれかのモードの設定信号を選択的
に入力するモード入力手段と、 該モード入力手段の入力に応じて、OTPモード時には
前記プログラム書き込み用電源電圧Vppを前記抵抗配
線の他端に供給し、マイコンモード時には回路内のデバ
イス電源電圧Vcc(Vpp>Vcc)を前記抵抗配線
の他端に供給する手段と、 を設けたことを特徴とするOTPマイコン。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18607393A JP3281127B2 (ja) | 1993-07-28 | 1993-07-28 | Otpマイコン |
US08/246,713 US5398208A (en) | 1993-07-28 | 1994-05-20 | One-time PROM microcomputer |
KR1019940015781A KR0139306B1 (ko) | 1993-07-28 | 1994-07-01 | 원-타임 피롬 마이크로 컴퓨터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18607393A JP3281127B2 (ja) | 1993-07-28 | 1993-07-28 | Otpマイコン |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0744523A JPH0744523A (ja) | 1995-02-14 |
JP3281127B2 true JP3281127B2 (ja) | 2002-05-13 |
Family
ID=16181918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18607393A Expired - Fee Related JP3281127B2 (ja) | 1993-07-28 | 1993-07-28 | Otpマイコン |
Country Status (3)
Country | Link |
---|---|
US (1) | US5398208A (ja) |
JP (1) | JP3281127B2 (ja) |
KR (1) | KR0139306B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10052877B4 (de) | 1999-10-21 | 2008-07-03 | Samsung Electronics Co., Ltd., Suwon | Mikrocontroller |
CN104993574B (zh) * | 2015-07-06 | 2017-06-06 | 上海巨微集成电路有限公司 | 一种适用于otp存储器的电源切换电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0748651B2 (ja) * | 1988-07-29 | 1995-05-24 | シャープ株式会社 | 集積回路の電源電圧切換回路 |
JPH03256182A (ja) * | 1990-03-06 | 1991-11-14 | Mitsubishi Electric Corp | Eprom内蔵マイクロコンピュータ |
JP2785548B2 (ja) * | 1991-10-25 | 1998-08-13 | 日本電気株式会社 | 半導体メモリ |
-
1993
- 1993-07-28 JP JP18607393A patent/JP3281127B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-20 US US08/246,713 patent/US5398208A/en not_active Expired - Lifetime
- 1994-07-01 KR KR1019940015781A patent/KR0139306B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5398208A (en) | 1995-03-14 |
KR0139306B1 (ko) | 1998-06-15 |
JPH0744523A (ja) | 1995-02-14 |
KR950004016A (ko) | 1995-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5467009A (en) | Voltage regulator with multiple fixed plus user-selected outputs | |
US5151613A (en) | Large scale integrated circuit device for switching oscillation circuit | |
US5262705A (en) | IC device for drive control of small hard disk drive unit | |
JP2000138578A (ja) | 耐高電圧および伸展性ドライバ回路 | |
US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
KR100210557B1 (ko) | 모드 설정용 입력 회로 | |
JPH05283997A (ja) | リセット回路 | |
JP3281127B2 (ja) | Otpマイコン | |
JPS6333734B2 (ja) | ||
JPH05267464A (ja) | 半導体装置 | |
US5399924A (en) | Low current optional inverter | |
US6191607B1 (en) | Programmable bus hold circuit and method of using the same | |
US6333643B1 (en) | Hotplug tolerant I/O circuit | |
JP2548183B2 (ja) | メモリ−カ−ド | |
JP2936474B2 (ja) | 半導体集積回路装置 | |
KR970010648B1 (ko) | 고전압 출력 드라이버를 가진 반도체 집적회로 | |
JP2894900B2 (ja) | 半導体装置 | |
JPH1174772A (ja) | 電源電圧切換回路 | |
JP2608368B2 (ja) | 電子装置 | |
JPH09161486A (ja) | 半導体集積回路装置 | |
JP3879881B2 (ja) | 半導体メモリ装置のモード設定回路 | |
JP2659663B2 (ja) | ポート機能を有するlcd駆動回路 | |
US6204702B1 (en) | Arrangement for supplying circuits with direct currents | |
JP3093685B2 (ja) | 集積回路およびその機能試験方法 | |
JPH05297073A (ja) | バイアステスト回路内蔵ic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |