JPS60200325A - 停電検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は停電を検出して２コンピユータ内のデータを正
常な状態で保存する様にした停電検出装置に関するもの
である。

発明の従来技術 一般にコンピューターの動作中に停電が起きると、デー
タが消滅してしまうために，動作電圧の範囲内に必要な
データをバンクアップＲＡＭ等へ格納する装置が用いら
れている。すなわち、大容量のコンデンサーを設けて，
それによるゆるやかな放電時間で，停電が発生してから
作動電圧の限界まで放電する前に、データをバックアッ
プＲＡＭへ移すものであった。しかしこの様な用途に使
われろコンデンサーは大容量を必要とするたメ，スペー
ス的、またコスト的に問題があった。

発明の目的 本発明は以上の現況に対してなされたものであり，コン
パクトになるように新規な回路構成にして停電検出をし
、データの格納を行なうようにした停電検出装置を提供
するものである。

以下本発明を図面を参照しなから一実施例により詳細に
説明する。

本発明の回路図を示す第１図、及びその一部の回路図を
示す第２図を参照すると、外部電源に接続されているア
ダプタ（２）はヒユーズ（４）を介してスイッチＳＷの
一端に接続され、また直列の抵抗Ｒ１と抵抗Ｒ２に接続
され、Ｅ点において入力電源電圧■Ｉｎの分圧がかかる
ようになって（・ろ。

スイッチＳＷの一方の端は２スイツチを通した入力電源
電圧ＶＩｎＳＷをコンピューターの基準電圧ＶＤＤニ調
整する三端子レギュレータ（（３１ＶＣ接続されており
、またスイッチＳＷのＯＦＦ時に放電を行ナウコンデン
サーＣＩ−Ｄ点において電圧■ｌ　ｎｓＷの分圧がかか
るようＫしたための直列抵抗Ｒ６とＲ４が接続されてい
る。

該三端子レギュレータ（６）の出力側はコンピューター
の入力端子へ接続され基準電圧■ＤＤが加えられる。ま
た■ＤＤの分圧がＣ点においてかかるように抵抗Ｒ５と
ツェナーダイオードｖ７１が同じく三端子レギュレータ
（６）の出力側に直列に接続されている。

図中Ｃ点にその電圧が基準となろべ（コンパレータ（８
）、００）のそれぞれの−側が接続され、さらにコンパ
レータ（８）の＋側はＤ点へ接続され、比較された出力
はＣＰ　Ｕ　（１２１の入力端子ＩＮ＋へ接続されて（
・ろ。またコンパレータ（１０）の＋側はＥ点に接続さ
れており、その出力側はＣＰ　Ｕ　（１２＋の端子ＬＮ
２Ｖｃ接続されている。

ＣＰ　Ｕ　ｔ１２１はコンピュータ本体、及びバックア
ップＲＡＭと結合し、また補助７Ｌ源（■６）が該バッ
クアップＲＡＭ　（１（ｉｌ　Ｋ設けられている。

次により具体的にスイッチ３　Ｗ　ｆ、６切り離した場
合のタイムチャート図である第３図、及び停電になった
場合のタイムチャート図である第４図を参照して動作を
説明する。

アダプタ（２）から、電圧■。が入力されている時。

各抵抗の値の設定により、Ｄ点、Ｅ点、Ｃ点の電圧は。

Ｄ）Ｅ＞Ｃ の関係にしてお（。またコンピータ本体へ人力さねる基
準電圧■。、は、三端子レギュレータｆ６１により”　
ｖＩｎ　＋　■１ｎｓＷより低（なっている。

このような各点の電圧状態に対し、スイッチＳＷ？ＯＦ
Ｆ　Ｋ切り離した場合（第６図の２時）　”　■１ｒｂ
Ｅ点の電圧は、スイッチ５ＭＭＩＣ影響を受けないため
一定状態であるが−■Ｉｎ５Ｗ及びその分圧であるＤ点
はＰの時点でコンデンサｃ１の放電により電圧降下が発
生する。ここでＣ点におけろ電圧は電圧を調整する三端
子レギュレータ（６）の出力側にあるためＰ点ではただ
）Ｖｃ亀川用下は起こらず−■ｌ　ｎｓＷの電圧降下に
よりその機能がな（なる０点において電圧降下が起きる
。このため５点後は、Ｄ点がＣ点を下まわることになり
、コンパレータ（８）の出力は〔■（〕レベルから［Ｌ
ｌレベルへと変わる。またＥ点の電圧は前述により一定
であるため常にＣ点より高（なっており、コンパレータ
（１０１の出力はスイッチ５ＷＯＯＦＦ後もＨレベルの
出方となる。

コ、：テＣｐＨ２＋＋２−　コンパレータ（８１、（１
ｏ）がらの入力信号が、　〔ＬＬ　［Ｈ）である場合は
スイッチＳＷのＯＦＦによることを検出する。

次にコンピュータ本体の作動中π停電になった場合、停
電時のＶ時点で−ｖＩｎ、■＋ｎｓｗ、その分圧である
Ｅ点、Ｄ点の電圧は同時に電圧降下を始めろ。Ｗ時点で
Ｅ点電圧が、またＸ時点でＤ点電圧がそれぞれＣ点の′
電圧を下回るため、コンパレータ（８）ノ出力はＸ時点
で［Ｈ）からＣＬ）レベル［、コンパレータ００）の出
力はＷ時点で〔Ｈ〕が〔Ｌ〕レベ／Ｌ、　［７，１６゜
ＣＰ　Ｕ　ｆ１２１　ｈ”’　コ０”：）　コ７パＬ／
　−タ（８＋、　（１０１７７）出力が〔Ｌ〕、〔Ｌ〕
であることを検知すると、停電処理を行ない、コンピュ
ータ一本体のデータを、補助′電源（■６１が設けられ
たバックアップＲＡ　Ｍ　Ｑｌｌｌへの格納処理が実行
される。

本発明の効果 停電検出装置を１本発明により２つのコンパレータを用
いて各点の電圧？比較するようにした構成とすることに
より、比較的コンパクトな装置とすることが出来、また
デジタル処理を行なうため正確な停電検出が可能となる
。

【図面の簡単な説明】

第１図は本発明による停′亀検出装置の回路図。 第２図は、三端子レギュレータの回路図、第３図シまス
イッチＳＷをＯＦＦした場合のタイムチャート図、第４
図は停電になった場合のタイムチャート　図。 （２）・・・アダプタ （４）°ｒ°ヒュース （６）・・・三端子レギュレータ （８）、（１０）・・・コンパレータ （１２１・・・ＣＰＵ ０４１・・・バックアップＲＡＭ （１６（・・・補助電源 特許出願人 凸版印刷株式会社 代表者鈴木和夫 第１１ｙ４ 第３図 ｔ ｖｖｖ’

Claims (1)

1. 【特許請求の範囲】 １）コンピューター等に取り付けられた停電検出装置に
   おいて。 スイッチと、安定電圧を供給するレギュレータとを有し
   。 該レギュレータの入力電圧と出力電圧を比較するコンパ
   レータからなる第１の比較手段と。 該スイッチへの入力電圧と、該レギュレータの電圧を比
   較するコンパレータよりなる第２の比較手段と。 ＣＰ　Ｕ　（ｆｃより該第１．及び第２の比較手段から
   の出力信号にもとづいて、停電か、スイッチのＯＦＦか
   を判断ず判断手段と。 補助電源を有するバックアップメモリーを設けて、停゛
   亀の場合、コンピュータ本体のデータをバックアップメ
   モリへ格納するデータ格納手段と、を設けたことを特徴
   とする停電検出装置。