JPS6253138A - 蓄電池予備電源回路 - Google Patents
蓄電池予備電源回路Info
- Publication number
- JPS6253138A JPS6253138A JP60189310A JP18931085A JPS6253138A JP S6253138 A JPS6253138 A JP S6253138A JP 60189310 A JP60189310 A JP 60189310A JP 18931085 A JP18931085 A JP 18931085A JP S6253138 A JPS6253138 A JP S6253138A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- battery
- main power
- switching signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプロセッサを用いたシステム等におけ
る主ｔＲ装＝の停電対策に関し、特に停電前のマイクロ
プロセッサの処理データやシステムに固有のデータを保
持するためにＣＭ ＯＳメモリを用いたシステムの蓄電
池予備電源回路（以下バッチリーバ・７２７７１回路と
いう）に関する。
る主ｔＲ装＝の停電対策に関し、特に停電前のマイクロ
プロセッサの処理データやシステムに固有のデータを保
持するためにＣＭ ＯＳメモリを用いたシステムの蓄電
池予備電源回路（以下バッチリーバ・７２７７１回路と
いう）に関する。
（従来の技術）
従来マイクロプロセッサを用いたシステムにおい”Ｃ停
電時のデータ保持に消費電流の小さいＣＭＯＳメモリが
使用されている。また停電中ＣＭ ＯＳメモリに電源を
供給する手段として、Ｗ電池電源装置！（以下単にバッ
テリーという）を設け、切替回路等により主電源装置ｆ
（以下単に主を源という）との切替えを行なっている。
電時のデータ保持に消費電流の小さいＣＭＯＳメモリが
使用されている。また停電中ＣＭ ＯＳメモリに電源を
供給する手段として、Ｗ電池電源装置！（以下単にバッ
テリーという）を設け、切替回路等により主電源装置ｆ
（以下単に主を源という）との切替えを行なっている。
第３図は、この方式によるＣＭＯＳメモリのベラテリー
バックアップ回路の構成を示したブロック図で、１０は
主１Ｅａｉ、２０はバッテリー、３０は基準電圧源、４
０は停電監視回路、７０は切替回路、８０はＣＭ ＯＳ
メモｌ 、 ’１０はＣＭＯＳメモリ周辺回路をそれ
ぞれあら、Ｆ）シている。
バックアップ回路の構成を示したブロック図で、１０は
主１Ｅａｉ、２０はバッテリー、３０は基準電圧源、４
０は停電監視回路、７０は切替回路、８０はＣＭ ＯＳ
メモｌ 、 ’１０はＣＭＯＳメモリ周辺回路をそれ
ぞれあら、Ｆ）シている。
停電監視回路４０は主電源１０の電圧と基準電圧源３０
の基準電圧とを比較し、主電源１０の電圧がある一定値
以下に下がったときに切替信号を切替回路７０に対して
発生する。切替回路７０は該切替信号を受けて、ＣＭ
ＯＳメモリ８０に供給する電源と主電源１０からバッテ
リ−２０に切替えるものである。バッテリー２０は、通
常、充電式のニッケル カドミウム電池が使われる。
の基準電圧とを比較し、主電源１０の電圧がある一定値
以下に下がったときに切替信号を切替回路７０に対して
発生する。切替回路７０は該切替信号を受けて、ＣＭ
ＯＳメモリ８０に供給する電源と主電源１０からバッテ
リ−２０に切替えるものである。バッテリー２０は、通
常、充電式のニッケル カドミウム電池が使われる。
しかし実際には２〜３年に一度、メンテナンスのために
電池交換が必要となるためバッテリ一部分だけを容易に
着脱可能なコネクタ式にする場合が多い。
電池交換が必要となるためバッテリ一部分だけを容易に
着脱可能なコネクタ式にする場合が多い。
〈発明が解決しようとする問題点）
上述の方式によるＣ Ｍ ＯＳメモリのバッテリーバッ
クアップ回路で、長時間の停電後バッテリー電圧が極端
に低下してしまった場合や、バッテリーが装着されない
まま主電源が起動された場合、停電監視回路４０により
主電源１０め電圧がある一定値たとえば３，６ｖまで上
昇しないと切替回路７０は切替えを行なわないので、Ｃ
ＭＯＳメモリ８０に供給される電源電圧は下がったまま
となる、この様子を第４図に波形図として示す。
クアップ回路で、長時間の停電後バッテリー電圧が極端
に低下してしまった場合や、バッテリーが装着されない
まま主電源が起動された場合、停電監視回路４０により
主電源１０め電圧がある一定値たとえば３，６ｖまで上
昇しないと切替回路７０は切替えを行なわないので、Ｃ
ＭＯＳメモリ８０に供給される電源電圧は下がったまま
となる、この様子を第４図に波形図として示す。
第４図において、主電源起動後を時間はＣＭＯＳメモリ
には電源が供給されない、しかしながらＣＭＯＳメモリ
の読み出し／書き込みを制御する信号発生回路やマイク
ロプロセッサとのデータをやりとりする回路等を含むＣ
ＭＯＳメモリ周辺回路９０には主電源１０から直接電源
が供給されるため、ＣＭＯＳメモリ８０の各信号線には
何らかの信号が出力されてしまう、その結果ＣＭＯＳメ
モリの入出力端子電圧が電源端子電圧を越えてしまい、
ラッチアップ現象を発生するという欠点があった。
には電源が供給されない、しかしながらＣＭＯＳメモリ
の読み出し／書き込みを制御する信号発生回路やマイク
ロプロセッサとのデータをやりとりする回路等を含むＣ
ＭＯＳメモリ周辺回路９０には主電源１０から直接電源
が供給されるため、ＣＭＯＳメモリ８０の各信号線には
何らかの信号が出力されてしまう、その結果ＣＭＯＳメ
モリの入出力端子電圧が電源端子電圧を越えてしまい、
ラッチアップ現象を発生するという欠点があった。
本発明の目的は上記従来技術の問題点に顧みて、長時間
の停電後バッテリー電圧が極端に低下してしまった場合
や、バッテリーが装着されないままの状態で主電源が起
動された場合には、主電源の電圧が立ち上り始め正常値
に未だ到達していなくとも、ＣＭＯＳメモリ等の負荷回
路への電源供給は主電源から行われるように切り替わっ
ているようにすることによりラッチアップ現象を発生し
ないバッテリーバックアップ回路を提供しようとするこ
とにある。
の停電後バッテリー電圧が極端に低下してしまった場合
や、バッテリーが装着されないままの状態で主電源が起
動された場合には、主電源の電圧が立ち上り始め正常値
に未だ到達していなくとも、ＣＭＯＳメモリ等の負荷回
路への電源供給は主電源から行われるように切り替わっ
ているようにすることによりラッチアップ現象を発生し
ないバッテリーバックアップ回路を提供しようとするこ
とにある。
（問題点を解決するための手段）
本発明は上記の目的を達成するために次の構成を有する
。即ち本発明のバッテリーバックアップ回路は、負荷回
路への電源供給を、主電源装置の出力電圧が予め定めら
れた第１の基準値以上の時は主電源装置から供給させる
ように、また前記基準値より低下した時は蓄電池電源装
置（バッテリー）から供給させるように切り替える第１
の切替信号を出力する停電監視回路と；蓄電池電源装置
（バッテリー）の出力電圧が予め定められた第２の基準
値よりも低下した場合又は蓄電池未装着の場合に負荷回
路への電源供給を主電源装置から供給するように切り替
える第２の切替信号を出力する蓄電池監視回路（バッテ
リ監視回路）と；前記第１の切替信号と前記第２の切替
信号を受けて第２の切替信号を優先出力する優先回路と
；該優先回路からの第１の切替信号又は第２の切替信号
により負荷回路への電源供給を主電源装置からにするか
蓄電池電源装置（バッテリー）からにするかを切り替え
る切替回路と；を有することを特徴とする。
。即ち本発明のバッテリーバックアップ回路は、負荷回
路への電源供給を、主電源装置の出力電圧が予め定めら
れた第１の基準値以上の時は主電源装置から供給させる
ように、また前記基準値より低下した時は蓄電池電源装
置（バッテリー）から供給させるように切り替える第１
の切替信号を出力する停電監視回路と；蓄電池電源装置
（バッテリー）の出力電圧が予め定められた第２の基準
値よりも低下した場合又は蓄電池未装着の場合に負荷回
路への電源供給を主電源装置から供給するように切り替
える第２の切替信号を出力する蓄電池監視回路（バッテ
リ監視回路）と；前記第１の切替信号と前記第２の切替
信号を受けて第２の切替信号を優先出力する優先回路と
；該優先回路からの第１の切替信号又は第２の切替信号
により負荷回路への電源供給を主電源装置からにするか
蓄電池電源装置（バッテリー）からにするかを切り替え
る切替回路と；を有することを特徴とする。
（ｆ′ｆ−用）
本発明のバッテリーバックアップ回路は上記のような構
成を有しているので、バッテリーが装着されていてその
電圧が第２の基準値以上であれば、蓄電池監視回路から
第２の切替信号は出力されないので、停電監視回路から
の第１の切替信号が優先回路経由で切替回路へ加えられ
、ＣＭＯＳメモリ等の負荷回路への電源供給は、主電源
の電圧が第１の基準値以上、即ち正常な値であれば主電
源から行い、主電源の電圧が停電等により第１の基準値
より低下した場合にはバッテリーから行われるように切
り替えられる。
成を有しているので、バッテリーが装着されていてその
電圧が第２の基準値以上であれば、蓄電池監視回路から
第２の切替信号は出力されないので、停電監視回路から
の第１の切替信号が優先回路経由で切替回路へ加えられ
、ＣＭＯＳメモリ等の負荷回路への電源供給は、主電源
の電圧が第１の基準値以上、即ち正常な値であれば主電
源から行い、主電源の電圧が停電等により第１の基準値
より低下した場合にはバッテリーから行われるように切
り替えられる。
これに対して、バッテリーの電圧が長時間停電等により
第２の基準値より極端に下った状態で停電が回復するか
或いはバッテリーが装着されていない状態で主電源が起
動された場合にはバ・ンテリー監視回路が、電源供給を
バッテリーから主電源に切り替える第２の切替信号を出
力する。この第２め切替信号は第１の切替信号と共に優
先回路に加えられているが第２の切替信号が入力されて
来た時にはその第２の切替信号が優先して切替回路に加
えられる。従って負荷回路への電源供給は主電源から行
われるように接続されることになる。
第２の基準値より極端に下った状態で停電が回復するか
或いはバッテリーが装着されていない状態で主電源が起
動された場合にはバ・ンテリー監視回路が、電源供給を
バッテリーから主電源に切り替える第２の切替信号を出
力する。この第２め切替信号は第１の切替信号と共に優
先回路に加えられているが第２の切替信号が入力されて
来た時にはその第２の切替信号が優先して切替回路に加
えられる。従って負荷回路への電源供給は主電源から行
われるように接続されることになる。
本発明のバッテリーバックアップ回路は以上のような作
用を有するので、今、停電等により主電源の電圧が第１
の基準値より下って、電源供給がバッテリーからに切り
替り、停電が長時間続いてバッテリーの電圧が第２の基
準値より極端に下ってしまった後停電が回復した時には
主電源の出力電圧が第１の基準値に達しなくとも第２の
切替信号が出力されるのでＣＭＯＳメモリ等への電源供
給は主電源から行われるように切り替ることになる。こ
のことはバッテリー未装着で主電源が起動された場合も
同様である。
用を有するので、今、停電等により主電源の電圧が第１
の基準値より下って、電源供給がバッテリーからに切り
替り、停電が長時間続いてバッテリーの電圧が第２の基
準値より極端に下ってしまった後停電が回復した時には
主電源の出力電圧が第１の基準値に達しなくとも第２の
切替信号が出力されるのでＣＭＯＳメモリ等への電源供
給は主電源から行われるように切り替ることになる。こ
のことはバッテリー未装着で主電源が起動された場合も
同様である。
従って、長時間の停電でバッテリーが消耗して極端に電
圧が下ってしまっている状態のところへ停電が止んで主
電源が再び起動した時や、バッテリー未装着の状態で未
電源を起動させた時においても、主電源だけから電源が
供給されている負荷（例えばＣＭＯ３周辺回路）と、停
電時には切替えによりバッテリーからも電源が供給され
る負荷（例えばＣＭＯＳメモリ）との間に主電源からの
電源供給の時間差が生ぜずラッチアップ現象は発生しな
い。
圧が下ってしまっている状態のところへ停電が止んで主
電源が再び起動した時や、バッテリー未装着の状態で未
電源を起動させた時においても、主電源だけから電源が
供給されている負荷（例えばＣＭＯ３周辺回路）と、停
電時には切替えによりバッテリーからも電源が供給され
る負荷（例えばＣＭＯＳメモリ）との間に主電源からの
電源供給の時間差が生ぜずラッチアップ現象は発生しな
い。
（実 施 例）
次に本発明の実施例について図面を参照して説明する。
第１図は本発明によるＣＭＯＳメモリのバッテリーバッ
クアップ回路の実施例の構成を示したブロック図である
０本バッテリーバックアップ回路は、主電源１０．バッ
テリー２０．基準電圧源３０．停電監視回路４０．バッ
テリー監視回路５０．ＯＲ回路６０．切替回路７０から
構成され、切替回路７０の出力がＣＭＯＳメモリ８０の
電源に接続される。
クアップ回路の実施例の構成を示したブロック図である
０本バッテリーバックアップ回路は、主電源１０．バッ
テリー２０．基準電圧源３０．停電監視回路４０．バッ
テリー監視回路５０．ＯＲ回路６０．切替回路７０から
構成され、切替回路７０の出力がＣＭＯＳメモリ８０の
電源に接続される。
ここで基準電圧源３ｏは第１の基準電圧と第２の基準電
圧を供給する電源で、本実施例では両方の基準電圧が等
しい場合を示している。なお基準電圧発生回路はそれぞ
れ停電監視回路、バッテリー監視回路の内部に有してい
てもよい、またＯＲ回路６０は優先回路に該る。バッテ
リー監視回路５０は一方の入力をバッテリー２０にもう
一方を基準電圧源３０に接続し、バッテリー電圧がある
一定の値以下であるときは、ハイレベルの信号をＯＲ回
路に出力し、切替回路７０が常時主電源１０側に切替わ
るようにする。この状態で停電監視回路４０からの出力
信号は無視される。
圧を供給する電源で、本実施例では両方の基準電圧が等
しい場合を示している。なお基準電圧発生回路はそれぞ
れ停電監視回路、バッテリー監視回路の内部に有してい
てもよい、またＯＲ回路６０は優先回路に該る。バッテ
リー監視回路５０は一方の入力をバッテリー２０にもう
一方を基準電圧源３０に接続し、バッテリー電圧がある
一定の値以下であるときは、ハイレベルの信号をＯＲ回
路に出力し、切替回路７０が常時主電源１０側に切替わ
るようにする。この状態で停電監視回路４０からの出力
信号は無視される。
第２図は本発明の１実施例の回路図である０次に第２図
を９照して本発明の詳細な説明する。基準電圧源３０は
抵抗３１とツェナーダイオード３２により構成され、停
電監視回路４０とバッテリー監視回路５０に一定の基準
電圧を供給する。
を９照して本発明の詳細な説明する。基準電圧源３０は
抵抗３１とツェナーダイオード３２により構成され、停
電監視回路４０とバッテリー監視回路５０に一定の基準
電圧を供給する。
停電監視回路４０は比較回路４１の反転入力に基準電圧
源３０を、また非反転入力には、分圧抵抗４２および同
４３を介して主電源１０を接続し、主電源電圧がある一
定値以下になると出力を低レベルに保ち主電源からバッ
テリーに切替わるように制御する機能を持つ。
源３０を、また非反転入力には、分圧抵抗４２および同
４３を介して主電源１０を接続し、主電源電圧がある一
定値以下になると出力を低レベルに保ち主電源からバッ
テリーに切替わるように制御する機能を持つ。
一方バッテリー監視回路５０は比較回路５１の非反転入
力に基準電圧源３０を、また反転入力には分圧抵抗５２
および同５３を介してバッテリーを接続し、バッテリー
電圧の極端な低下あるいはバッテリーの未装着状態を検
知し、出力を高レベルに保つ。切替回路７０は主電源の
接断を行なうスイッチングトランジスタ７１とこれをド
ライブするためのドライブ回路として、ドライブ用トラ
ンジスタ７３．ドライブ電流制限抵抗７２．およびベー
ス抵抗７４および同７５があり、またバッテリーの充電
電流制限抵抗７６がスイッチングトランジスタ７１のコ
レクタに接続されている。
力に基準電圧源３０を、また反転入力には分圧抵抗５２
および同５３を介してバッテリーを接続し、バッテリー
電圧の極端な低下あるいはバッテリーの未装着状態を検
知し、出力を高レベルに保つ。切替回路７０は主電源の
接断を行なうスイッチングトランジスタ７１とこれをド
ライブするためのドライブ回路として、ドライブ用トラ
ンジスタ７３．ドライブ電流制限抵抗７２．およびベー
ス抵抗７４および同７５があり、またバッテリーの充電
電流制限抵抗７６がスイッチングトランジスタ７１のコ
レクタに接続されている。
スイッチングトランジスタ７１がオンのときは主電源か
らＣＭＯＳメモリに電源が供給されると共に抵抗７６を
介してバッテリー２０が充電される。バッテリー２０が
装着され端子電圧も正常の場合には、バッテリー監視回
路の出力が低レベルに保たれるためＯＲ回路６０の出力
は停電監視回路４０からの出力信号のみによって決定さ
れる万一バッテリーが装着されないまま主電源が起動さ
れた場合は、バッテリー監視回路の出力が主電源の起動
直後からハイレベルに保たれ、停電監視回路の出力信号
は無視されるため、切替回路のトランジスタ７３および
同７１はオン状態を維持する。その結果ＣＭＯＳメモリ
の電源端子では他の入出力端子よりも早く電圧が上昇す
る。従って、ラッチアップ現象が発生することはない。
らＣＭＯＳメモリに電源が供給されると共に抵抗７６を
介してバッテリー２０が充電される。バッテリー２０が
装着され端子電圧も正常の場合には、バッテリー監視回
路の出力が低レベルに保たれるためＯＲ回路６０の出力
は停電監視回路４０からの出力信号のみによって決定さ
れる万一バッテリーが装着されないまま主電源が起動さ
れた場合は、バッテリー監視回路の出力が主電源の起動
直後からハイレベルに保たれ、停電監視回路の出力信号
は無視されるため、切替回路のトランジスタ７３および
同７１はオン状態を維持する。その結果ＣＭＯＳメモリ
の電源端子では他の入出力端子よりも早く電圧が上昇す
る。従って、ラッチアップ現象が発生することはない。
長時間にわたる停電でバッテリーが放電し、電圧が極端
に低下した場合についても同様である。
に低下した場合についても同様である。
なお本実施例に示したバッテリー監視回路５０の回路構
成は、最も簡単な構成の一例であるがバッテリー電圧の
極端な低下あるいはバッテリーの未装着状態が検知する
ことが可能であれば本実施例以外の回路構成でも良いの
は言うまでもない。
成は、最も簡単な構成の一例であるがバッテリー電圧の
極端な低下あるいはバッテリーの未装着状態が検知する
ことが可能であれば本実施例以外の回路構成でも良いの
は言うまでもない。
また、停電監視回路４０についても同様で主電源１０の
電圧低下を検知することが可能な回路構成であれば本実
施例以外のどんな回路構成でもよい。
電圧低下を検知することが可能な回路構成であれば本実
施例以外のどんな回路構成でもよい。
（発明の効果）
本発明のバッテリーバックアップ回路は以上説明したよ
うな構成と作用を有するので、長時間の停電によりバッ
テリー電圧が極端に低下してしまっている状態のところ
へ停電が止んで主電源が起動し始めた時や、或いはバッ
テリー未装着のまま主電源が起動された場合でも、予備
的にバッテリーからも電源供給を受けられるようになっ
ている負荷回路への電源供給が、主電源のみから電源供
給を受けるようになっている負荷回路への電源供給より
も遅れるということがなく、従来装置におけるようなラ
ッチアップ現象が生じないという利点がある。
うな構成と作用を有するので、長時間の停電によりバッ
テリー電圧が極端に低下してしまっている状態のところ
へ停電が止んで主電源が起動し始めた時や、或いはバッ
テリー未装着のまま主電源が起動された場合でも、予備
的にバッテリーからも電源供給を受けられるようになっ
ている負荷回路への電源供給が、主電源のみから電源供
給を受けるようになっている負荷回路への電源供給より
も遅れるということがなく、従来装置におけるようなラ
ッチアップ現象が生じないという利点がある。
第１図は本発明によるバッテリーバックアップ回路の実
施例の構成を示すブロック図、第２図は本発明の一実施
例の回路図、第３図は従来のＣＭＯＳメモリのバッテリ
ーバックアップ回路の構成例を示すブロック図、第４図
は第３図に示した従来の構成例における動作波形図であ
る。 １０・・・・・・主電源、 ２０・・・・・・バッテリ
ー、３０・・・・・・基準電圧源、 ４０・・・・・・
停電監視回路、５０・・・・・バッテリー監視回路、
６０・・・・・・ＯＲ回路、 ７０・・・・・・切替回
路、 ８０・・・・・・ＣＭＯＳメモリ、 ９０・・・
・・ＣＭＯＳメモリ周辺回路。 代理人 弁理士 八 幡 義 博 亦チ鰹明の輿ノをイ列／ｌ」１蝕 多 ／［ 朱ｊ−６明σ））ζ２４巨、イ列ζフ［＆ＩＩＰ丁第２
図
施例の構成を示すブロック図、第２図は本発明の一実施
例の回路図、第３図は従来のＣＭＯＳメモリのバッテリ
ーバックアップ回路の構成例を示すブロック図、第４図
は第３図に示した従来の構成例における動作波形図であ
る。 １０・・・・・・主電源、 ２０・・・・・・バッテリ
ー、３０・・・・・・基準電圧源、 ４０・・・・・・
停電監視回路、５０・・・・・バッテリー監視回路、
６０・・・・・・ＯＲ回路、 ７０・・・・・・切替回
路、 ８０・・・・・・ＣＭＯＳメモリ、 ９０・・・
・・ＣＭＯＳメモリ周辺回路。 代理人 弁理士 八 幡 義 博 亦チ鰹明の輿ノをイ列／ｌ」１蝕 多 ／［ 朱ｊ−６明σ））ζ２４巨、イ列ζフ［＆ＩＩＰ丁第２
図
Claims (1)
- 負荷回路への電源供給を、主電源装置の出力電圧が予め
定められた第１の基準値以上の時は主電源装置から供給
させるように、また前記基準値より低下した時は蓄電池
電源装置から供給させるように切り替える第１の切替信
号を出力する停電監視回路と；蓄電池電源装置の出力電
圧が予め定められた第２の基準値よりも低下した場合又
は蓄電池未装着の場合に負荷回路への電源供給を主電源
装置から供給するように切り替える第２の切替信号を出
力する蓄電池監視回路と；前記第１の切替信号と前記第
２の切替信号を受けて第２の切替信号を優先出力する優
先回路と；該優先回路からの第１の切替信号又は第２の
切替信号により負荷回路への電源供給を主電源装置から
にするか蓄電池電源装置からにするかを切り替える切替
回路と；を有することを特徴とする蓄電池予備電源回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60189310A JPS6253138A (ja) | 1985-08-28 | 1985-08-28 | 蓄電池予備電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60189310A JPS6253138A (ja) | 1985-08-28 | 1985-08-28 | 蓄電池予備電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6253138A true JPS6253138A (ja) | 1987-03-07 |
Family
ID=16239205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60189310A Pending JPS6253138A (ja) | 1985-08-28 | 1985-08-28 | 蓄電池予備電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6253138A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513506B2 (ja) * | 1988-08-17 | 1996-07-03 | ユニリーバー・ナームローゼ・ベンノートシャープ | スプレッド用水基剤組成物及びその調製方法 |
| US8025945B2 (en) | 2000-07-05 | 2011-09-27 | Yupo Corporation | Easily peelable laminated film |
-
1985
- 1985-08-28 JP JP60189310A patent/JPS6253138A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513506B2 (ja) * | 1988-08-17 | 1996-07-03 | ユニリーバー・ナームローゼ・ベンノートシャープ | スプレッド用水基剤組成物及びその調製方法 |
| US8025945B2 (en) | 2000-07-05 | 2011-09-27 | Yupo Corporation | Easily peelable laminated film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5589719A (en) | Card out of socket detector for IC cards | |
| US5414861A (en) | Data protection system using different levels of reserve power to maintain data in volatile memories for any period of time | |
| EP0187369A2 (en) | Power supply system for an electronic apparatus having memory | |
| US20040039960A1 (en) | Method and apparatus for automatic hibernation after a power failure | |
| US5734204A (en) | Backup apparatus | |
| JPS6253138A (ja) | 蓄電池予備電源回路 | |
| GB2149984A (en) | Backup power source circuit for control circuit | |
| JP3266982B2 (ja) | 電源切換え装置 | |
| JP3212800B2 (ja) | 車載用充電装置 | |
| JP2001333545A (ja) | 電源装置、電子機器及びその停止復旧方法並びに記録媒体 | |
| JP2004260910A (ja) | 充電装置 | |
| JPH02114827A (ja) | バックアップ電源装置 | |
| JPH0338711A (ja) | メモリバックアップ方式 | |
| KR930003568B1 (ko) | 충전개시 제어방법 | |
| JPH0654451A (ja) | バッテリーの充放電管理装置 | |
| JPS6244034A (ja) | 電池バツクアツプ方式 | |
| JPH059812B2 (ja) | ||
| JPH09107641A (ja) | 直流−直流コンバータを用いた電源バックアップ装置 | |
| JP2005312185A (ja) | ２次電池充電装置 | |
| JPH01287722A (ja) | 無停電電源装置 | |
| JPS595325A (ja) | メモリ保持電圧検出回路 | |
| JPS63198547A (ja) | 電子機器 | |
| JPH05224786A (ja) | ニッケル・カドミウム蓄電池電圧の保持回路 | |
| JPH03126119A (ja) | 無停電電源装置 | |
| JPH0251717A (ja) | メモリの電源バックアップ回路 |