JP2001042960A - モニタ手段およびスタートアップ手段を有する基準電圧発生器 - Google Patents

モニタ手段およびスタートアップ手段を有する基準電圧発生器

Info

Publication number
JP2001042960A
JP2001042960A JP2000171613A JP2000171613A JP2001042960A JP 2001042960 A JP2001042960 A JP 2001042960A JP 2000171613 A JP2000171613 A JP 2000171613A JP 2000171613 A JP2000171613 A JP 2000171613A JP 2001042960 A JP2001042960 A JP 2001042960A
Authority
JP
Japan
Prior art keywords
terminal
output terminal
coupled
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000171613A
Other languages
English (en)
Inventor
Patrick August Maria Wouters
パトリツク・オウグスト・マリア・ウオウテルス
Denis Dupeyron
デニス・デユペイロン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Publication of JP2001042960A publication Critical patent/JP2001042960A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)
  • Control Of Charge By Means Of Generators (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Control Of Eletrric Generators (AREA)
  • Power Steering Mechanism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】 【課題】 全体構成ができるだけ簡単な基準電圧発生器
を提供する。 【解決手段】 安定した電圧基準ＶＢＧを提供するため
のフィードバック回路８に関連する演算増幅器手段７を
備える基準電圧発生器は、さらに前記電圧基準によって
駆動されるモニタ手段９によって制御されるスタートア
ップ手段１０を含み、前記モニタ手段は、前記基準電圧
発生器が適切に動作していることを示す電圧基準妥当性
確認フラグを提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、請求項１のプリア
ンブルに記載されている基準電圧発生器に関する。
【０００２】
【従来の技術】このような基準電圧発生器は、例えばＰ
ａｕｌ Ｒ．Ｇｒａｙ、ＲｏｂｅｒｔＧ．Ｍｅｙｅｒの
チュートリアルハンドブック「Ａｎａｌｙｓｉｓ ａｎ
ｄｄｅｓｉｇｎ ｏｆ ａｎａｌｏｇｕｅ ｉｎｔｅｇ
ｒａｔｅｄ ｃｉｒｃｕｉｔｓ」Ｊｏｈｎ Ｗｉｌｅｙ
ａｎｄ Ｓｏｎｓ，Ｎｅｗ−Ｙｏｒｋ（１９９３年）
により、既に当技術分野では知られている。同書の３４
４ページの図４．４９ｃに、本明細書の請求項１のプリ
アンブルに記載されている演算増幅器手段に関係する演
算増幅器を含み、本明細書の請求項１のプリアンブルに
記載されているフィードバック回路に対応するトランジ
スタＱ１、Ｑ２および抵抗Ｒ１、Ｒ２、Ｒ３から成る回
路にフィードバックループ内で関連付けられた、バンド
ギャップ基準回路が示されている。
【０００３】このような構成は、この従来技術文献で同
じページに示されているように、その出力端子に基準電
圧を発生するが、安定した動作点を確保するために、適
当なスタートアップ回路が必要である。後者の条件は、
もちろん出力電圧が正しい電圧であることを保証するた
めに必要である。しかし、このようなスタートアップ回
路が存在しても、出力電圧に何らかの過渡現象が生じ、
出力電圧が誤った値になることがあり得る。そのため、
電圧基準出力電圧による追加回路が、重大な誤動作を生
じ、誤ったあるいは危険な状況さえ生じることがある。
低電源レベル条件の正確なアナログパワーオンリセット
機能用回路、極めて精密な電圧制限を必要とする高感度
リチウムイオン電池用充電回路、低ドロップアウトレギ
ュレータを使用した精密電源電圧レベル発生回路などが
その例である。
【０００４】同時に、この電圧調整器が集積回路の一部
になっている応用例では、費用および電力消費の問題の
ため、全体構成はできるだけ簡単でなければならない。
例えば前記の応用例がＧＳＭチップに使用される場合が
その例である。
【０００５】
【発明が解決しようとする課題】したがって、本発明の
目的は、上述の問題を解決する上記の知られている種類
の基準電圧発生器を提供することである。
【０００６】
【課題を解決するための手段】本発明によれば、この目
的は、基準電圧発生器がさらに、請求項１の特徴部分に
記載されている構成において、モニタ手段ならびにスタ
ートアップ手段を含むことによって達成される。
【０００７】構成全体が、基準出力電圧信号の追加フィ
ードバックを演算増幅器手段自体の入力に供給するよう
に、モニタ手段が発生する出力信号によってスタートア
ップ手段自体が制御されることによって、安定した自立
システムが得られる。同時に、モニタ手段の第２の出力
端子が、基準電圧発生器が正常かつ確実に動作している
ことを示す妥当性確認フラグを出力し、したがって他の
回路がこれを解釈することができる。本明細書の他のパ
ラグラフで説明するように、それぞれ極めて簡単にする
ことができる２つの追加ブロックが追加されるだけなの
で、基準電圧発生器全体は極めて単純なままである。
【０００８】本発明の他の特徴は、請求項２に記載され
ている。
【０００９】このようにして、演算増幅器手段の２つの
パラメータを同時にモニタすることにより、唯一のパラ
メータのみがモニタされる場合と比べて、より良い、よ
り正確で完全に実証済みの、動作の正しさの指示を与え
ることができる。
【００１０】本発明のさらに他の特徴は、請求項３に記
載されている。
【００１１】したがって第２のパラメータは、演算増幅
器手段の出力段を流れる電流からなる。この値を所定の
しきい値電流レベルと比較すると、前記モニタ手段の内
部信号である第１の許可フラグが生成される。これによ
り、回路が正常に動作していることを示す第１の指示が
得られる。
【００１２】本発明のさらに他の特徴は、請求項４に記
載されている。
【００１３】同様に、基準出力電圧は、電圧モニタ手段
内で所定のしきい値電圧レベルと比較される。その結
果、回路が正常に動作していることを示す第２の指示が
得られる。
【００１４】さらに請求項５を参照すると、ＡＮＤ型手
段が、明瞭な妥当性確認フラグを基準電圧発生器の第２
の出力端子に出力するように、２つの許可フラグが同時
にある値に従わなければならないことを保証するための
簡単な手段になっている。
【００１５】本発明の他の特徴は、請求項６に記載され
ている。
【００１６】これにより、前述の電圧モニタ手段の簡単
な実施形態が記述されている。結果として生じる出力電
圧が高いとき、十分に高い値の基準出力電圧が存在して
いることに留意すべきである。この場合、演算増幅器手
段とフィードバック回路から成る内部電圧基準回路が、
唯一の正常な安定動作点に向かって自律的に発展するこ
とが保証され、スタートアップ手段によるさらなる調整
は抑制される。また、結果として生じる出力電圧が低い
他のときは、内部電圧基準回路をその安定動作点に向か
わせるために、スタートアップ手段は活性化状態のまま
となる。
【００１７】この点に関して、基準出力電圧の比較の対
象となる所定のしきい値電圧レベルの値は、請求項７で
記載されているように、安定動作点に関係する設計パラ
メータである。このことについても本明細書の説明部分
でさらに説明する。
【００１８】本発明のさらに他の特徴は、請求項８に記
載されている。
【００１９】これは、このようなスタートアップ手段の
極めて簡単な実施形態を示すもので、基準電圧発生器全
体のコストを低減している。
【００２０】本発明の他の特徴は、請求項９、１０およ
び１１に記載されている。
【００２１】演算増幅器手段の出力段と電流モニタ手段
は、構造が類似しており、能動素子、例えばトランジス
タと直列に結合された電流源から成っている。どちらの
トランジスタも接地されており、演算増幅器手段の第２
の出力端子に供給される同一の信号で制御される。出力
段および電流モニタのトランジスタを、それらの電流比
が、第１の電流源から供給される電流に関係する第１の
電流と、第２の電流源から供給される電流である第２の
電流との比と等しくなるように構成することによって、
電流モニタ手段の電流比較機能が得られる。実際、電流
モニタ手段は、出力段を流れる電流が、所定のしきい値
電流レベルを超えるかどうか、チェックしなければなら
ない。この出力段を流れる電流は、第１のトランジスタ
がオンのときに流れる電流である。そのため、第１の電
流は、第１の電流源から供給される電流から、安定動作
領域でフィードバック回路に供給される電流を差し引
き、さらに負荷に流れる所定の電流を差し引いた電流に
等しい。したがって第１のトランジスタがオンのとき、
第１の電流が流れる。第１および第２のトランジスタは
共に同じ駆動信号を受け取り、またそれらの電流比が第
１と第２の電流比と整合するので、電流モニタの出力
は、第１の電流が第１のトランジスタによってシンクさ
れたかどうかを示し、したがってこれによって想定した
電流比較機能が提供される。
【００２２】本発明のこれらの目的、その他の目的、利
点および特徴は、本発明の特定の実施形態を示す添付の
図面に関して行った以下の説明から明らかになるであろ
う。
【００２３】本発明の基準電圧発生器ＶＲＧのようなバ
ンドギャップ基準電圧発生器は、電子工学において、完
全に集積化された精密で安定した電圧基準を必要とする
あらゆる場合に広く使用されている。アナログ／デジタ
ル変換器またはデジタル／アナログ変換器、電源調整
器、レベル検出器、パワーオンリセット機能、アナログ
タイマ、充電器回路などのアナログ集積回路において
は、これは極めて一般的なニーズである。
【００２４】バンドギャップ基準電圧発生器はかなり以
前から知られており、既に参照した従来技術文献などの
専門文献に広く記載されている。そこには、その図４．
４９ｃに示されているような、演算増幅器手段およびフ
ィードバック手段から成るバンドギャップ電圧基準回路
が、複数の動作点をもつ可能性があることが、既に言及
されている。これは極めて望ましくないことであり、こ
れら複数の動作点のうちのただ１点で動作することを保
証するために、対策を施さなければならない。その上、
バンドギャップ出力信号の妥当性確認性について、指示
を予測しなければならない。実際に、回路がまだ所望の
安定動作点にない場合、出力される出力電圧基準信号の
値が誤っていることがある。さらに、特に例えば、それ
ぞれのμｍ２が重要な、ＧＳＭ集積回路に組み込むため
には、回路全体が小さくなければならない。
【００２５】
【発明の実施の形態】本発明のバンドギャップ電圧基準
回路は、上述の要件を満足する。図１は基本スキームを
示し、基準電圧発生器ＶＲＧが示されている。ＶＲＧ
は、ＶＤＤで示される、例えば３．３Ｖの値を有する電
源に結合される電源電圧端子と、ＶＳＳで示される基準
電位、例えば接地基準などの基準電位に結合される基準
端子を含んでいる。この基準電圧発生器はさらに、７で
示される演算増幅器手段を含み、その第１の入力端子Ｎ
Ａおよび第２の入力端子ＮＢが、８で示されるフィード
バック回路の２つの出力端子にそれぞれ結合されてい
る。フィードバック回路の入力端子は、ＶＯＡＯＵＴで
示される、演算増幅器手段７の第１の増幅器出力端子に
結合されている。この第１の増幅器出力端子ＶＯＡＯＵ
Ｔは、基準電圧発生器の第１の出力端子ＶＢＧＯＵＴに
も結合されており、以後ＶＢＧで示される基準出力電圧
を出力する。
【００２６】単一安定動作点の要件を満たし、かつ同時
に電圧基準出力信号の存在と有効性の指示を与えるため
に、基準電圧発生器はさらに、９で示されるモニタ手段
が出力する第１の出力信号によってその動作が制御され
るスタートアップ手段１０を含んでいる。この第１の出
力信号は、このモニタ手段の第１の出力端子ＶＯＵＴ１
に出力され、スタートアップ手段１０の制御端子はＶＣ
で示されている。ＶＯで示される、スタートアップ手段
の出力端子は、演算増幅器手段７の第２の入力端子に結
合されており、それによってその動作を制御する。スタ
ートアップ手段の第３の端子は、基準端子ＶＳＳに結合
されている。
【００２７】モニタ手段９は、さらに電源端子ＶＤＤと
基準端子ＶＳＳの間に結合されており、演算増幅器手段
７の第１の出力端子ＶＯＡＯＵＴに結合された第１の端
子と、ＩＳＯＵＴで示される、演算増幅器手段７の第２
の出力端子に結合された第２の端子の２つの入力端子を
含んでいる。スタートアップ手段に結合された第１の出
力端子ＶＯＵＴ１の他に、このモニタ手段は、その値
が、基準出力電圧ＶＢＧが正常値であることを示す妥当
性確認フラグを出力する、ＶＯＵＴ２で示される第２の
出力端子を含んでいる。この第２の出力端子ＶＯＵＴ２
は、基準電圧発生器自体の、ＶＦＬＡＧで示される第２
の出力端子に結合されている。したがって、この出力端
子において、妥当性確認フラグにより、構造全体が正常
に動作しているとの指示が出される。
【００２８】図１からさらに分かるように、モニタ手段
はさらに、９Ａで示される電流モニタ手段と、９Ｂで示
される電圧モニタ手段と、９Ｃで示されるＡＮＤ型手段
の３つの主要なビルディングブロックを含んでいる。
【００２９】電流モニタ手段９Ａは、モニタ手段の第２
の入力端子に、したがって演算増幅器手段７の第２の出
力端子ＩＳＯＵＴに結合された入力端子を含んでいる。
電流モニタ手段は、演算増幅器手段の出力段内を流れ
る、すなわち電源から基準端子へ流れる第１の電流を、
所定のしきい値電流レベルと比較するようになされてい
る。それによってＣＭＯで示される出力端子に出力信号
が出力され、この出力信号は、この第１の電流がこの所
定のしきい値電流レベルを超えた場合の第１の許可フラ
グに対応している。これがどのように実行されるかにつ
いては、本明細書の後段で説明する。
【００３０】電圧モニタ手段は、モニタ手段の第１の入
力端子に、したがって演算増幅器手段の第１の増幅器出
力端子ＶＯＡＯＵＴに結合された入力端子を含んでい
る。電圧モニタ手段はさらに、モニタ手段の第１の出力
端子ＶＯＵＴ１に結合された出力端子を含んでいる。電
圧モニタ手段は、基準出力電圧ＶＢＧであるＶＯＡＯＵ
Ｔに出力される信号を、所定のしきい値電圧レベルと比
較するようになされており、比較の結果が、ＶＯＵＴ１
端子に出力される信号になる。後者の信号は、ＶＢＧが
所定のしきい値電圧レベルを超えた場合に、スタートア
ップ手段が活性化されず、信号自体のレベルが第２の許
可フラグを提供するようになっている。ＶＢＧが所定の
しきい値電圧レベル以下の場合は、出力信号は、スター
トアップ手段が活性化し、同時に第２の許可フラグが出
力されない論理レベルをとるようになっている。
【００３１】第１および第２の許可フラグの両方の存在
は、ＡＮＤ手段９Ｃでチェックされる。ＡＮＤ型手段
は、妥当性確認出力信号を得るためには、両方の許可フ
ラグが同時に存在しなければならないようになってい
る。ＡＮＤ型手段の出力端子は、モニタ手段の第２の出
力端子ＶＯＵＴ２に結合されており、したがってそこに
出力される信号は、検出された電流および電圧が共に、
それぞれ所定のしきい値電流および電圧より大きくなけ
ればならない、という基準を同時に満たしていることを
示している。この信号は、ＶＦＬＡＧ端子に出力される
妥当性確認フラグにも対応するので、したがって演算増
幅器手段の２つのパラメータが、正常に動作していると
の指示をもたらすかどうかモニタされている。
【００３２】次に基準電圧発生器の動作を、図２に示す
実施形態に照らして説明する。これだけが唯一可能な実
施形態ではないこと、および当分野の技術者なら、上記
に示した機能説明および図１のスキームに基づいて他の
可能な実施形態を生み出すことが可能であることに留意
すべきである。また、あるパラメータを改善するため
に、本発明にとって重要ではない余分の機能ブロック
を、これまで記述してきた異なるブロックの間に挿入す
ることも可能である。
【００３３】図２の実施形態において、図示されている
ように、基準端子ＶＳＳは接地端子に対応している。
【００３４】図２の演算増幅器手段７は入力段増幅器１
２から成っており、これはそれぞれ−および＋で示さ
れ、それぞれ演算増幅器手段の第１のＮＡ入力端子およ
び第２のＮＢ入力端子に結合された、第１の入力端子お
よび第２の入力端子を有している。入力段増幅器はさら
に、第２の増幅器出力端子ＩＳＯＵＴに結合された出力
端子を含んでいる。図面を簡潔にするために図２には図
示されていないが、この入力段増幅器は、さらにＶＤＤ
端子と接地端子の間に結合されている。増幅器手段の第
２の出力端子ＩＳＯＵＴは、同じく演算増幅器手段７内
に含まれる、３０で示される出力段の制御入力端子に結
合されている。この出力段３０は、第１のトランジスタ
２２と直列の第１の電流源１３から成り、電源端子ＶＤ
Ｄと接地基準端子の間に結合されている。第１のトラン
ジスタ２２の制御端子は、入力段増幅器の出力端子に結
合されており、第１の電流源１３と第１のトランジスタ
の導電経路との間の交点が、第１の増幅器出力端子ＶＯ
ＡＯＵＴを構成し、これはまた図２に図示されている基
準電圧発生器の実施形態の第１の出力端子ＶＢＧＯＵＴ
を構成している。
【００３５】図２のフィードバック回路８は、従来技術
の文献で言及されているフィードバック回路に対応して
いる。フィードバック回路８は、第１の増幅器出力端子
ＶＯＡＯＵＴと演算増幅器手段の入力端子ＮＡおよびＮ
Ｂの両方との間に、フィードバック構成で結合されてい
る。フィードバック回路８は、ＶＯＡＯＵＴとＮＡの間
に結合された抵抗２４を含み、そのＮＡへの接合点はさ
らに、ダイオード２５を介して接地端子へも結合されて
いる。フィードバック回路８はまた、２個の別の抵抗２
０と２１を含み、それらの交点がＮＢに結合され、抵抗
２０の他方の端子はＶＯＡＯＵＴに結合され、抵抗２１
の他方の端子はもう１つのダイオード２３を介して接地
端子にも結合されている。図２の実施形態に図示されて
いるような増幅器手段とフィードバック回路の組合せの
動作は、バンドギャップ電圧発生器に関する従来技術で
一般に知られており、したがって本明細書では論じな
い。
【００３６】電流モニタ手段９Ａの構造は、演算増幅器
手段７の出力段３０と類似している。電流モニタ手段９
Ａは、電源電圧端子ＶＤＤと接地基準端子の間に、第２
のトランジスタ２６と直列に結合された第２の電流源２
７を含んでいる。第２のトランジスタ２６の制御端子
は、増幅器手段の第２の出力端子ＩＳＯＵＴにも結合さ
れている。このことは、第１および第２のトランジスタ
が、共に同じ電圧で駆動されることを意味している。ト
ランジスタ２２の動作により、この電圧の値は、ＶＤＤ
と接地端子の間で出力段３０を流れる電流に関係してい
る。実際、ＩＳＯＵＴ端子の電圧がトランジスタ２２の
しきい値電圧より低い場合は、電流源１３から供給され
る電流は全てフィードバック回路８に、また場合によっ
ては出力端子ＶＢＧＯＵＴに結合された負荷（この負荷
は図２には図示せず）に流れ、この出力段のトランジス
タ２２にはほとんど電流が流れない。トランジスタ２２
のゲートの電圧が、そのしきい値電圧を超えると、接地
への別の導電経路が形成され、その結果、電流がＶＤＤ
から出力段３０を通って接地へ流れる。トランジスタ２
６と２２は、所定の比率で電流が流れるように構成され
ている。図２に示されているようなＭＯＳトランジスタ
の場合、このことは、これらのトランジスタの幅と長さ
の比を、この所定の比率に適合するように選択すること
によって実現される。バイポーラトランジスタの場合
は、例えばトランジスタのエミッタ面積の寸法設定によ
って実現される。
【００３７】したがってこの所定の比率は、第１の電流
源から供給される電流に関係する第１の電流と、第２の
電流源から供給される第２の電流の比と同じである。し
たがって第１の電流は、第１の電流源から供給される電
流から、基準電圧発生器の安定動作点におけるフィード
バック回路への流入電流を差し引き、さらに第１の出力
端子ＶＢＧＯＵＴに結合される負荷（この負荷は図２に
は図示せず）に流れる電流を差し引いたものに等しい。
【００３８】図２の実施形態において、スタートアップ
手段１０は、能動デバイス、例えばトランジスタ１１の
ような、図２の実施形態においてスタートアップ手段の
制御端子ＶＣを構成している制御端子を有するトランジ
スタから成る。トランジスタ１１の導電経路は、スター
トアップ手段の出力端子ＶＯと接地基準端子の間に結合
されている。図２の実施形態では、トランジスタ１１は
ｎＭＯＳトランジスタから成っており、スタートアップ
手段の出力端子ＶＯは、演算増幅器手段の入力端子ＭＢ
にさらに結合され、このトランジスタのドレン端子に対
応している。
【００３９】ＡＮＤ手段９ＣはＮＡＮＤゲート１９に対
応している。これは、ＮＡＮＤゲートの出力信号は、そ
の入力が共に論理「ロー」すなわち「０」値の場合の
み、論理「ハイ」値になることを意味している。
【００４０】電圧モニタ手段９Ｂは、主として比較器か
ら成っており、図２に図示されている実施形態では、こ
の比較器はもう１つの演算増幅器１５から成っている。
この比較器は、演算増幅器手段７の第１の出力端子ＶＯ
ＡＯＵＴに出力される電圧を、その負の入力端子で受け
取り、電源電圧端子ＶＤＤと接地端子の間に結合され
た、第３の電流源１８と抵抗１７とダイオード１６の直
列接続によって生じる所定のしきい値電圧を、その正の
入力端子で受け取る。したがって、この直列接続がしき
い値電圧発生手段を構成している。このしきい値電圧発
生手段によって供給される所定のしきい値電圧の値は、
構成部品のあらゆる可能な温度によるバラツキおよび加
工のバラツキを考慮して、所望の安定動作点と、それに
最も近い基準電圧発生器の低い側の準安定動作点との間
になるように選択される。例えば、１．２Ｖの電圧基準
出力電圧が想定され、かつ例えばこの回路のコンピュー
タシミュレーションから、直前の準安定動作点が、公称
０．６Ｖの出力電圧をもたらすことが分かっている場
合、両者の間にくる値として０．９Ｖのしきい値電圧が
選択され、温度、加工などの変動が考慮される。次に、
ダイオード１６の組込み順方向接合電圧が０．６Ｖであ
るとの前提で、１８を流れる電流と抵抗１７の値を、そ
の積が０．３Ｖになるように選択すると、この０．９Ｖ
の値が得られる。
【００４１】増幅器１５は増幅定数が高い差動増幅器で
あるため、ＶＢＧとこの所定のしきい値電圧の差に対応
する、その入力における電圧差が増幅されて、ＶＯＵＴ
１に出力信号がもたらされる。
【００４２】次に回路全体の動作を説明する。
【００４３】電流モニタ回路９Ａが電流比較器の機能を
実現し、ＣＭＯにデジタル出力信号を生成する。トラン
ジスタ２６によって発生する電流が、基準２７から供給
される第２の電流より小さいとき、電流比較器のＣＭＯ
出力は、ＶＤＤにプルアップされる（ハイデジタルレベ
ル）。トランジスタ２６と２２の間の幅／長さの比、し
たがってそれらが流す飽和電流は、第２の電流と第１の
電流の比に対応するため、ハイにプルアップされている
ＣＭＯは、さらに、１３によって供給され、増幅器７の
出力段に流れ込む電流のほとんどが、なおフィードバッ
ク回路網に、また場合によっては負荷（図２には図示せ
ず）に流れ、それによって出力端子ＶＢＧＯＵＴのＶＢ
Ｇ出力電圧を増加させようとすることを示す。これは、
ＶＢＧＯＵＴ出力電圧が余り高くならない限り、すなわ
ち１６、１７および１８によって生成される所定のしき
い値電圧レベルより低い限り、増幅器７のＮＢ入力（こ
れは増幅器１２のプラス入力に結合されている）を接地
するので、スタートアップトランジスタ１１にとって厳
しい、強制された条件である。増幅器１２のプラス入力
が接地されているため、そのマイナス入力だけが高くな
ることができ、増幅器１２の出力はＶＳＳにクリップさ
れることになる。これによってトランジスタ２２は完全
にオフされ、それによって出力段を流れる全ての利用可
能な電流が、確実に抵抗フィードバック回路に流れるよ
うになる。この状態は、ＶＢＧＯＵＴのＶＢＧが電圧し
きい値を超えない限り強制される。ＶＢＧＯＵＴが一度
電圧しきい値を超えると、比較器１５は、今度はその出
力がそれまでのＶＤＤではなくＶＳＳにクリップするこ
とになるので、トランジスタ１１をオフさせる。この状
態になると、ＶＢＧ電圧は、望ましくない（準）安定動
作点を全て通過したことがもはや保証され、例えば１．
２Ｖの目標ＶＢＧレベルへ発展することしかできないの
で、スタートアップ手段は、増幅器手段７およびフィー
ドバック回路８から成る内部電圧基準回路を開放する。
増幅器１２のプラス入力を開放することにより、基準電
圧発生器の実際の中心部（７と８）が「安定する」こと
ができる。その間に、出力段のトランジスタ２２が徐々
にオンされることになる。これから電流モニタが関係を
もつようになり、フィードバックループを確実に完全な
調整状態に置くために十分大きい、トランジスタ２２を
流れる一定量の電流を検出することになり、したがって
出力基準電圧ＶＢＧＯＵＴが、目標精度の所定の割合、
例えば±０．５％の精度内に入る。
【００４４】ＮＡＮＤゲート１９から成るＡＮＤ手段
は、一つは電流モニタ手段によって渡され、第１の許可
フラグから成り、他方は電圧モニタ手段によって渡さ
れ、第２の許可フラグから成る２つの論理ロー値の存在
をチェックする。２つのフラグが共に存在すると、ＮＡ
ＮＤゲートの出力は論理ハイの値になり、基準電圧発生
器が正常に動作していることを示す最終妥当性確認フラ
グを提供する。
【００４５】図２では、トランジスタは全てＭＯＳトラ
ンジスタで表示されているが、バイポーラトランジスタ
で置き換えた実施形態も可能であることに留意すべきで
ある。当分野の技術者には、バイポーラトランジスタを
用いた場合に回路をどう適合させるべきかが分かるであ
ろう。
【００４６】この回路によって、故障状態、例えば負荷
が短絡状態を示す場合も検出できることにも言及してお
くべきである。実際、負荷が短絡した瞬間、電流源１３
から供給される電流は負荷中を完全に流れ、したがって
妥当性確認フラグも絶対に得られないことになる。
【００４７】電流モニタ手段、電圧モニタ手段およびス
タートアップ手段を実現するための他の実施形態ももち
ろん可能である。
【００４８】本発明の原理を、特定の装置に関連して説
明してきたが、この説明は例として行ったものにすぎ
ず、添付の特許請求の範囲で規定される、本発明の範囲
を限定するものではないことをはっきり理解されたい。
【図面の簡単な説明】
【図１】本発明による基準電圧発生器ＶＲＧのブロック
図である。
【図２】図１の基準電圧発生器の実施形態を示す図であ
る。
【符号の説明】
ＣＭＯ 電流モニタ出力端子 ＮＡ 演算増幅器手段の第１の入力端子 ＮＢ 演算増幅器手段の第２の入力端子 ＩＳＯＵＴ 演算増幅器手段の第２の出力端子 ＶＢＧＯＵＴ 第１の出力端子 ＶＢＧ 基準出力電圧 ＶＣ スタートアップ手段の制御端子 ＶＤＤ 電源電圧端子 ＶＦＬＡＧ 基準電圧発生器の第２の出力端子 ＶＯ スタートアップ手段の出力端子 ＶＯＡＯＵＴ 第１の増幅器出力端子 ＶＯＵＴ１ モニタ手段の第１の出力端子 ＶＯＵＴ２ モニタ手段の第２の出力端子 ＶＲＧ 基準電圧発生器 ＶＳＳ 基準端子 ７ 演算増幅器手段 ８ フィードバック回路 ９ モニタ手段 ９Ａ 電流モニタ手段 ９Ｂ 電圧モニタ手段 ９Ｃ ＡＮＤ型手段 １０ スタートアップ手段 １１ スタートアップ手段の能動デバイス １２ 演算増幅器手段の入力段増幅器 １３ 第１の電流源 １５ 比較器（電圧モニタ手段の演算増幅器） １６ 電圧モニタ手段のダイオード １７ 電圧モニタ手段の抵抗 １８ 第３の電流源 １９ ＮＡＮＤ型ゲート ２０、２１、２４ フィードバック回路の抵抗 ２２ 演算増幅器手段の出力段の第１のトランジスタ ２３、２５ フィードバック回路のダイオード ２６ 電流モニタ手段の第２のトランジスタ ２７ 第２の電流源 ３０ 演算増幅器手段の出力段

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 電源に結合するための電源電圧端子（Ｖ
    ＤＤ）と、基準電位に結合するための基準端子（ＶＳ
    Ｓ）と、第１の入力端子（ＮＡ）、第２の入力端子（Ｎ
    Ｂ）、および基準電圧発生器のフィードバック回路
    （８）の入力端子に結合された第１の増幅器出力端子
    （ＶＯＡＯＵＴ）を有する演算増幅器手段（７）とを含
    む基準電圧発生器（ＶＲＧ）であって、該基準電圧発生
    器（ＶＲＧ）は、前記第１の増幅器出力端子（ＶＯＡＯ
    ＵＴ）に結合された基準出力電圧を提供するための第１
    の出力端子（ＶＢＧＯＵＴ）を含み、 前記基準電圧発生器はさらに、前記基準出力電圧をモニ
    タするようになされたモニタ手段（９）を含み、前記モ
    ニタ手段の第１の入力端子は前記第１の増幅器出力端子
    （ＶＯＡＯＵＴ）に結合されており、 前記モニタ手段（９）は、前記基準電圧発生器（ＶＲ
    Ｇ）内にさらに含まれる、スタートアップ手段（１０）
    の制御端子（ＶＣ）に結合された第１の出力端子（ＶＯ
    ＵＴ１）を含み、 前記スタートアップ手段（１０）は、前記演算増幅器手
    段（７）の前記第２の入力端子（ＮＢ）に結合された出
    力端子（ＶＯ）を含み、 前記モニタ手段（９）は、前記基準電圧発生器（ＶＲ
    Ｇ）の第２の出力端子（ＶＦＬＡＧ）に結合された、前
    記基準電圧発生器が正常に動作していることを示す妥当
    性確認フラグを提供するための第２の出力端子（ＶＯＵ
    Ｔ２）を含むことを特徴とする基準電圧発生器（ＶＲ
    Ｇ）。
  2. 【請求項２】 前記モニタ手段（９）はさらに、前記基
    準出力電圧と前記演算増幅器手段（７）の第２のパラメ
    ータを同時にモニタするようになされており、前記第２
    のパラメータに関係する値が、前記モニタ手段（９）の
    第２の入力端子にさらに結合された、前記演算増幅器手
    段（７）の第２の出力端子（ＩＳＯＵＴ）に提供される
    ことを特徴とする請求項１に記載の基準電圧発生器（Ｖ
    ＲＧ）。
  3. 【請求項３】 前記モニタ手段（９）はさらに、その入
    力端子が前記モニタ手段（９）の前記第２の入力端子に
    結合されている電流モニタ手段（９Ａ）を含み、前記電
    流モニタ手段（９Ａ）は、前記第２のパラメータを構成
    する前記演算増幅器手段（７）の出力段（３０）を流れ
    る電流が、所定のしきい値電流レベルを超えると、直ち
    に第１の許可フラグを電流モニタ出力端子（ＣＭＯ）上
    に提供するようになされていることを特徴とする請求項
    ２に記載の基準電圧発生器（ＶＲＧ）。
  4. 【請求項４】 前記モニタ手段（９）はさらに、その入
    力端子が前記モニタ手段（９）の第１の入力端子に結合
    されている電圧モニタ手段（９Ｂ）を含み、前記電圧モ
    ニタ手段（９Ｂ）は、前記基準出力電圧が所定のしきい
    値電圧レベルを超えると、第２の許可フラグを、前記モ
    ニタ手段（９）の前記第１の出力端子（ＶＯＵＴ１）に
    結合された出力端子上に提供し、また、前記基準出力電
    圧が前記所定のしきい値電圧レベル以下のときは、前記
    モニタ手段（９）の前記第１の出力端子上に信号を提供
    して前記スタートアップ手段を活性化させるようになさ
    れていることを特徴とする請求項１に記載の基準電圧発
    生器（ＶＲＧ）。
  5. 【請求項５】 前記モニタ手段（９）はさらに、第１の
    入力端子が前記電圧モニタ手段（９Ｂ）の前記出力端子
    に結合され、第２の入力端子が前記電流モニタ出力端子
    （ＣＭＯ）に結合されているＡＮＤ型手段（９Ｃ）を含
    み、前記ＡＮＤ型手段は、前記第１および前記第２の許
    可フラグを同時に受け取ると、前記モニタ手段（９）の
    前記第２の出力端子（ＶＯＵＴ２）に結合された出力端
    子に、前記妥当性確認フラグを提供するようになされて
    いることを特徴とする請求項３および４に記載の基準電
    圧発生器（ＶＲＧ）。
  6. 【請求項６】 前記電圧モニタ手段（９Ｂ）はさらに、
    その第１の比較器入力端子が前記第１の増幅器出力端子
    （ＶＯＡＯＵＴ）に結合され、第２の比較器入力端子
    が、前記所定のしきい値電圧レベルを提供するようにな
    されたしきい値電圧出力手段（１６、１７、１８）に結
    合され、その比較器出力端子が前記モニタ手段（９）の
    前記第１の出力端子（ＶＯＵＴ１）に結合された比較器
    （１５）を含み、前記比較器は、前記基準出力電圧が前
    記所定のしきい値電圧レベルを超えると、前記比較器出
    力端子に前記電圧許可フラグを提供し、前記基準出力電
    圧がこの所定のしきい値電圧を下回っている間は、前記
    スタートアップ手段（１０）を活性化させるために信号
    を前記比較器出力端子に提供するようになされているこ
    とを特徴とする請求項４に記載の基準電圧発生器（ＶＲ
    Ｇ）。
  7. 【請求項７】 前記所定のしきい値電圧レベルが、前記
    基準電圧発生器の安定動作点を一意に決定することを特
    徴とする請求項６に記載の基準電圧発生器（ＶＲＧ）。
  8. 【請求項８】 前記スタートアップ手段（１０）は、そ
    の制御端子が前記スタートアップ手段（１０）の前記制
    御端子（ＶＣ）に結合され、その導電経路が前記スター
    トアップ手段（１０）の前記出力端子（ＶＯ）と前記基
    準端子（ＶＳＳ）との間に結合された、能動デバイス
    （１１）を含むことを特徴とする請求項１に記載の基準
    電圧発生器（ＶＲＧ）。
  9. 【請求項９】 前記演算増幅器手段（７）はさらに、そ
    の第１および第２の入力端子がそれぞれ前記演算増幅器
    手段の前記第１（ＮＡ）および前記第２（ＮＢ）の入力
    端子に結合され、その出力端子が前記演算増幅器手段
    （７）の第２の出力端子（ＩＳＯＵＴ）を構成する、入
    力段増幅器を含むことを特徴とする請求項２に記載の基
    準電圧発生器（ＶＲＧ）。
  10. 【請求項１０】 前記演算増幅器ユニット（７）の前記
    出力段（３０）は、その制御端子が前記演算増幅器手段
    （７）の前記第２の出力端子（ＩＳＯＵＴ）に結合さ
    れ、その導電制御経路が、前記第１の増幅器出力端子
    （ＶＯＡＯＵＴ）と前記基準端子（ＶＳＳ）の間に結合
    された第１のトランジスタ（２２）と直列な、第１の電
    流源（１３）を含むことを特徴とする請求項３に記載の
    基準電圧発生器（ＶＲＧ）。
  11. 【請求項１１】 前記電流モニタ手段（９Ａ）はさら
    に、前記電源電圧端子（ＶＤＤ）と前記電流モニタ手段
    （９Ａ）の前記出力端子（ＣＭＯ）の間に結合された第
    ２の電流源を含み、前記電流モニタ手段（９Ａ）はさら
    に、その制御端子が前記演算増幅器手段（７）の前記第
    ２の出力端子（ＩＳＯＵＴ）に結合され、その導電制御
    経路が前記電流モニタ手段（９Ａ）の前記出力端子（Ｃ
    ＭＯ）と前記基準端子（ＶＳＳ）との間に結合された、
    第２のトランジスタ（２６）を含むことを特徴とする請
    求項１０に記載の基準電圧発生器（ＶＲＧ）。
JP2000171613A 1999-06-22 2000-06-08 モニタ手段およびスタートアップ手段を有する基準電圧発生器 Withdrawn JP2001042960A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99401555A EP1063578B1 (en) 1999-06-22 1999-06-22 Reference voltage generator with monitoring and start up means
EP99401555.0 1999-06-22

Publications (1)

Publication Number Publication Date
JP2001042960A true JP2001042960A (ja) 2001-02-16

Family

ID=8242019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000171613A Withdrawn JP2001042960A (ja) 1999-06-22 2000-06-08 モニタ手段およびスタートアップ手段を有する基準電圧発生器

Country Status (12)

Country Link
US (1) US6204653B1 (ja)
EP (1) EP1063578B1 (ja)
JP (1) JP2001042960A (ja)
KR (1) KR20010007480A (ja)
AT (1) ATE224073T1 (ja)
AU (1) AU3402800A (ja)
CA (1) CA2311069A1 (ja)
DE (1) DE69902891T2 (ja)
ES (1) ES2180257T3 (ja)
IL (1) IL136140A0 (ja)
SG (1) SG84607A1 (ja)
TW (1) TW459170B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006099507A (ja) * 2004-09-30 2006-04-13 Citizen Watch Co Ltd 定電圧発生回路
JP2008021148A (ja) * 2006-07-13 2008-01-31 Yamaha Corp 基準電圧発生回路
JP2008021088A (ja) * 2006-07-12 2008-01-31 Yamaha Corp 基準電圧発生回路
JP2010506282A (ja) * 2006-10-04 2010-02-25 アイティーアイ スコットランド リミテッド バンドギャップ回路用スタートアップ回路

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407622B1 (en) * 2001-03-13 2002-06-18 Ion E. Opris Low-voltage bandgap reference circuit
JP3998487B2 (ja) * 2002-02-14 2007-10-24 ローム株式会社 定電圧発生回路
DE10237122B4 (de) * 2002-08-13 2011-06-22 Infineon Technologies AG, 81669 Schaltung und Verfahren zur Einstellung des Arbeitspunkts einer BGR-Schaltung
US6844711B1 (en) 2003-04-15 2005-01-18 Marvell International Ltd. Low power and high accuracy band gap voltage circuit
US6891357B2 (en) * 2003-04-17 2005-05-10 International Business Machines Corporation Reference current generation system and method
JP4268890B2 (ja) * 2004-02-27 2009-05-27 富士通マイクロエレクトロニクス株式会社 基準電圧発生回路
JP4603378B2 (ja) * 2005-02-08 2010-12-22 株式会社豊田中央研究所 基準電圧回路
DE102006061512A1 (de) * 2006-12-18 2008-06-19 Atmel Germany Gmbh Schaltungsanordnung zum Erzeugen eines temperaturkompensierten Spannungs- oder Stromreferenzwerts
JP5407510B2 (ja) * 2008-08-29 2014-02-05 株式会社リコー 定電圧回路装置
US8598861B2 (en) * 2011-12-19 2013-12-03 O2Micro Inc. Circuit and method for providing a reference signal
CN103267548B (zh) * 2013-04-03 2016-02-24 上海晨思电子科技有限公司 一种电压装置
GB2557276A (en) * 2016-12-02 2018-06-20 Nordic Semiconductor Asa Voltage regulators
DE102018200785A1 (de) * 2018-01-18 2019-07-18 Robert Bosch Gmbh Spannungsreferenz-Schaltkreis mit kombiniertem Power-on-Reset
KR20210118294A (ko) 2020-03-19 2021-09-30 삼성전자주식회사 내부 에러를 검출하기 위한 전원 관리 회로 및 전자 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4609833A (en) * 1983-08-12 1986-09-02 Thomson Components-Mostek Corporation Simple NMOS voltage reference circuit
DE4439707A1 (de) * 1994-11-05 1996-05-09 Bosch Gmbh Robert Spannungsreferenz mit Prüfung und Eigenkalibrierung
US5646518A (en) * 1994-11-18 1997-07-08 Lucent Technologies Inc. PTAT current source
KR100400383B1 (ko) * 1996-03-07 2003-12-31 마츠시타 덴끼 산교 가부시키가이샤 기준 전압원 회로 및 전압 피드백 회로
JPH09330137A (ja) * 1996-04-10 1997-12-22 Toshiba Corp 基準電圧発生回路及び基準電圧発生方法
DE69621020T2 (de) * 1996-11-04 2002-10-24 St Microelectronics Srl Banddistanzreferenzspannungsgenerator
JPH10210651A (ja) * 1997-01-24 1998-08-07 Nissan Motor Co Ltd 定電圧電源回路
US5867013A (en) * 1997-11-20 1999-02-02 Cypress Semiconductor Corporation Startup circuit for band-gap reference circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006099507A (ja) * 2004-09-30 2006-04-13 Citizen Watch Co Ltd 定電圧発生回路
JP4627651B2 (ja) * 2004-09-30 2011-02-09 シチズンホールディングス株式会社 定電圧発生回路
JP2008021088A (ja) * 2006-07-12 2008-01-31 Yamaha Corp 基準電圧発生回路
JP2008021148A (ja) * 2006-07-13 2008-01-31 Yamaha Corp 基準電圧発生回路
JP2010506282A (ja) * 2006-10-04 2010-02-25 アイティーアイ スコットランド リミテッド バンドギャップ回路用スタートアップ回路

Also Published As

Publication number Publication date
TW459170B (en) 2001-10-11
EP1063578B1 (en) 2002-09-11
DE69902891T2 (de) 2003-01-23
ATE224073T1 (de) 2002-09-15
IL136140A0 (en) 2001-05-20
ES2180257T3 (es) 2003-02-01
EP1063578A1 (en) 2000-12-27
KR20010007480A (ko) 2001-01-26
CA2311069A1 (en) 2000-12-22
US6204653B1 (en) 2001-03-20
AU3402800A (en) 2001-01-04
SG84607A1 (en) 2001-11-20
DE69902891D1 (de) 2002-10-17

Similar Documents

Publication Publication Date Title
JP2001042960A (ja) モニタ手段およびスタートアップ手段を有する基準電圧発生器
US7524108B2 (en) Thermal sensing circuits using bandgap voltage reference generators without trimming circuitry
US6794856B2 (en) Processor based integrated circuit with a supply voltage monitor using bandgap device without feedback
EP2977849A1 (en) High-voltage to low-voltage low dropout regulator with self contained voltage reference
US7414440B2 (en) Low voltage detection circuit
US20080157746A1 (en) Bandgap Reference Circuits
US20070194768A1 (en) Voltage regulator with over-current protection
CN111610812B (zh) 一种带隙基准电源产生电路及集成电路
US7276887B2 (en) Power supply circuit
US20030193320A1 (en) Voltage regulator circuit and integrated circuit device including the same
US20100207591A1 (en) Voltage regulator
TWI651609B (zh) 低電壓鎖定電路及其整合參考電壓產生電路之裝置
US6400212B1 (en) Apparatus and method for reference voltage generator with self-monitoring
CN114977468A (zh) 一种双电源切换电路及电源架构
US10560089B2 (en) Electronic circuit with device for monitoring a power supply
JP2000194431A (ja) 安定化電源回路
JP2008015779A (ja) 定電流源回路および電源回路
CN110908422B (zh) 一种低压差线性稳压器和控制系统
US4851759A (en) Unity-gain current-limiting circuit
US7282901B2 (en) Temperature independent low reference voltage source
US11061426B2 (en) Voltage reference circuit with combined power-on reset
CN108776501B (zh) Ldo和por的复用电路
TW201821927A (zh) 穩壓器
JP3602425B2 (ja) シャントレギュレータ回路
JPS60110021A (ja) 低電圧検出回路つき電圧安定化回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070904