JPS60110021A - 低電圧検出回路つき電圧安定化回路 - Google Patents
低電圧検出回路つき電圧安定化回路Info
- Publication number
- JPS60110021A JPS60110021A JP21731783A JP21731783A JPS60110021A JP S60110021 A JPS60110021 A JP S60110021A JP 21731783 A JP21731783 A JP 21731783A JP 21731783 A JP21731783 A JP 21731783A JP S60110021 A JPS60110021 A JP S60110021A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- current
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は電源電圧の低下全検出する低電圧検出回路を有
する電源電圧安定化回路に関する。
する電源電圧安定化回路に関する。
従来、電池で動作する電源装置は、電池電圧の変動が大
きいために、その電源に安定化回路を設けて装置に供給
する電源電圧全安定化することにより装置の動作の安定
化が図らｎている場合が多い。この場合、電池セル数を
少なくして電池容積を小さくシ、シかも電源安定化回路
の安定化さルうる入力電源電圧の最低電圧との電圧差を
小さくするために、′電源安定化回路の出カド２／ジス
タにはＰＮＰ ）ランジスタ金用いることが多い。また
、この電池容量は有限であるので、電池容量が圓下し装
置の正常動作が困難となる前に、その電源電圧低下τ検
出し、利用者に知らしめて電池容量のある電池に交換し
てもらうか、あるいは電池を充電してもらう刀）して電
池容量を装置の動作に必要となる電池容量に常に保つ必
要がある。また、装置の正常動作を維持できないような
電源電圧にまで電圧が低下した場合には、そｎを検出し
て装置自体の動作を停止しなけ詐ばならない。通常、こ
の電池電圧の低下ケ検出することによｐ電池容量の低下
を知ることが出来る。
きいために、その電源に安定化回路を設けて装置に供給
する電源電圧全安定化することにより装置の動作の安定
化が図らｎている場合が多い。この場合、電池セル数を
少なくして電池容積を小さくシ、シかも電源安定化回路
の安定化さルうる入力電源電圧の最低電圧との電圧差を
小さくするために、′電源安定化回路の出カド２／ジス
タにはＰＮＰ ）ランジスタ金用いることが多い。また
、この電池容量は有限であるので、電池容量が圓下し装
置の正常動作が困難となる前に、その電源電圧低下τ検
出し、利用者に知らしめて電池容量のある電池に交換し
てもらうか、あるいは電池を充電してもらう刀）して電
池容量を装置の動作に必要となる電池容量に常に保つ必
要がある。また、装置の正常動作を維持できないような
電源電圧にまで電圧が低下した場合には、そｎを検出し
て装置自体の動作を停止しなけ詐ばならない。通常、こ
の電池電圧の低下ケ検出することによｐ電池容量の低下
を知ることが出来る。
このように電池で動作する装置には、電源安定化回路と
、低電圧検出回路と、低電圧警報回路あるいは低電圧強
制ｇＪ換何回路持つ場合が多い。こｎらの回路は各々の
回路を個別に持ってい゛るので、電源電圧安定化回路の
出力電圧の設定と、低電圧検出回路の検出電圧の設定と
を別々に行っている。
、低電圧検出回路と、低電圧警報回路あるいは低電圧強
制ｇＪ換何回路持つ場合が多い。こｎらの回路は各々の
回路を個別に持ってい゛るので、電源電圧安定化回路の
出力電圧の設定と、低電圧検出回路の検出電圧の設定と
を別々に行っている。
この電源電圧安定化回路の出力電圧の設定電圧と、低電
圧検出回路の検出電圧の設定電圧とは、設定精度を要求
さ扛る場合が多いが、このようなときには両者ともに調
整する必要があｐ１ボリウム等の可変抵抗素子やあるい
は調整工数がかかるという欠点があった。
圧検出回路の検出電圧の設定電圧とは、設定精度を要求
さ扛る場合が多いが、このようなときには両者ともに調
整する必要があｐ１ボリウム等の可変抵抗素子やあるい
は調整工数がかかるという欠点があった。
本発明の目的は、このような欠点を除き、検出用電圧の
調整が容易で簡単な回路を付加するだけで電圧低下を検
出できる電圧安定化回路を提供することにある。
調整が容易で簡単な回路を付加するだけで電圧低下を検
出できる電圧安定化回路を提供することにある。
本発明の低電圧検出回路つき電圧安定化回路の構成は、
ベース電流を制御さ几ることにより入力電圧を安定化し
た出力電圧を得る第１のトランジスタと、前記入力電圧
から基準電圧を得る基準電圧回路と、前記基準電圧と前
記出力電圧の分圧電圧との差を増幅する誤差増幅回路と
、この誤差増幅回路の出力により前記ｍｌのトランジス
タのベース電流を制御する第２のトランジスタと、この
第２のトランジスタとベースが共通接続さｎて第１のカ
レントイ２−回路を形成する第３のトランジスタと、こ
の第３のトランジスタのコレクタと接続σｎこの第３の
トランジス夛と逆の導電型の一対のトランジスタからな
る第２のカレントミラー回路と、この第２のカレントミ
ラー回路と接続さｆ前記ｍｌのカレントミラー回路と同
じ導電型の一対のトランジスタからなる第３のカレント
ミラー回路と、こｎら第２′ｓ？よび第３のカレントミ
ラー回路の接続点に接続さｎ前記入力電圧のレベル低下
金示す検出出力全出力する出力回路と、この出力回路の
接続点とならない側の前記第３のカレントミラー回路の
トランジスタのコレクタに負荷電圧金介して接続さｎる
負荷手段とを備え、前記負荷手段の抵抗値あるいは前記
負荷電圧を変えることにより検出すべき前記電圧レベル
を設定することを特徴とする。
ベース電流を制御さ几ることにより入力電圧を安定化し
た出力電圧を得る第１のトランジスタと、前記入力電圧
から基準電圧を得る基準電圧回路と、前記基準電圧と前
記出力電圧の分圧電圧との差を増幅する誤差増幅回路と
、この誤差増幅回路の出力により前記ｍｌのトランジス
タのベース電流を制御する第２のトランジスタと、この
第２のトランジスタとベースが共通接続さｎて第１のカ
レントイ２−回路を形成する第３のトランジスタと、こ
の第３のトランジスタのコレクタと接続σｎこの第３の
トランジス夛と逆の導電型の一対のトランジスタからな
る第２のカレントミラー回路と、この第２のカレントミ
ラー回路と接続さｆ前記ｍｌのカレントミラー回路と同
じ導電型の一対のトランジスタからなる第３のカレント
ミラー回路と、こｎら第２′ｓ？よび第３のカレントミ
ラー回路の接続点に接続さｎ前記入力電圧のレベル低下
金示す検出出力全出力する出力回路と、この出力回路の
接続点とならない側の前記第３のカレントミラー回路の
トランジスタのコレクタに負荷電圧金介して接続さｎる
負荷手段とを備え、前記負荷手段の抵抗値あるいは前記
負荷電圧を変えることにより検出すべき前記電圧レベル
を設定することを特徴とする。
本発明に２いては、電圧安定化回路を構成する制？ｌｌ
］（電力）トランジスタのベースｔ 流ｋ ｉＪＸ １
のカレントミラー回路で検出し、この検出電流と第３の
カレントミラー回路で設定さｎた電流とを第２のカレン
トミラー回路ＩＣオいて比較して出力することにより、
入力電圧の低下を検出できる低電圧検出回路を簡単に付
加することが出来る。
］（電力）トランジスタのベースｔ 流ｋ ｉＪＸ １
のカレントミラー回路で検出し、この検出電流と第３の
カレントミラー回路で設定さｎた電流とを第２のカレン
トミラー回路ＩＣオいて比較して出力することにより、
入力電圧の低下を検出できる低電圧検出回路を簡単に付
加することが出来る。
以下、不発明を図面により詳細に説明する。
第１図は従来の出力にｉ’ＮＰ）ランジスタを用いた低
電圧検出［ｇｌ路と電源電圧安定化回路の回路図である
。図中、ｌは誤差電圧増幅器、２は入力電圧ＶＢから所
定電圧を供給するスタートアップ回路％ ３．４は基準
電圧発生器、５はコンパレータ、６は電源電圧ＶＢを供
給する電池、７は負荷、８は電圧検出の出力端子である
。電池６からの入力電源電圧ＶＢは、出力のＰＮＰＩ−
ランジスタＱｌの工ばツタに印加さｎると共に、スター
トアップ回路２を立ち上げ電源電圧安定化回路を動作さ
せている。すなわち、誤差電圧増幅器ｌは、ＰＮＰトラ
ンジスタＱｌのコレクタ電圧Ｖ ｏｕｔ ｋ抵抗比３−
皮土一 と抵抗Ｒ４で分圧した電圧Ｒ３＋Ｒ４・７００丁 と基
準電圧発生器３の出力電圧ＶＲｍＦ とを比較して。
電圧検出［ｇｌ路と電源電圧安定化回路の回路図である
。図中、ｌは誤差電圧増幅器、２は入力電圧ＶＢから所
定電圧を供給するスタートアップ回路％ ３．４は基準
電圧発生器、５はコンパレータ、６は電源電圧ＶＢを供
給する電池、７は負荷、８は電圧検出の出力端子である
。電池６からの入力電源電圧ＶＢは、出力のＰＮＰＩ−
ランジスタＱｌの工ばツタに印加さｎると共に、スター
トアップ回路２を立ち上げ電源電圧安定化回路を動作さ
せている。すなわち、誤差電圧増幅器ｌは、ＰＮＰトラ
ンジスタＱｌのコレクタ電圧Ｖ ｏｕｔ ｋ抵抗比３−
皮土一 と抵抗Ｒ４で分圧した電圧Ｒ３＋Ｒ４・７００丁 と基
準電圧発生器３の出力電圧ＶＲｍＦ とを比較して。
両者が一致する様１にトランジスタＱ２を介してＰＮＰ
ｌ−ランジスタＱｔのベース電流ＩＢ ｆ制御し、Ｐ
ＮＰＩ−ランジスタＱ１ のエミッタ・コレク夕闇電圧
Ｖｏｉ＋ （＝ＶＢ−ＶＯＵＴ）を変化させている。
ｌ−ランジスタＱｔのベース電流ＩＢ ｆ制御し、Ｐ
ＮＰＩ−ランジスタＱ１ のエミッタ・コレク夕闇電圧
Ｖｏｉ＋ （＝ＶＢ−ＶＯＵＴ）を変化させている。
しかし、ＰＮＰトランジスタＱ１のエミッタに印加さｎ
る電圧■Ｂが低下してＰＮＰ）ランジスタＱ１のコレク
タ電圧Ｖ ＯＵＴ に近づいてＰＮＰ トランジスタＱ
ｌのエミッタ・コレクタ間電圧ＶＯＩの埴がＰＮＰ ト
ランジスタＱｌのエミッタ・コレクタ間飽和電圧 Ｖａ
ｎ（ｓＡ・Ｔ）ｖｃなってしまうと、ＰＮＰトランジス
タＱ１のペース電流ＩＢが急激に増加するが、エミッタ
・コレクタ間飽和電圧Ｖｏｇ（ｓＡ丁）はほぼ一定値と
なり、電源電圧Ｖｍがそル以下に低下すると、電源電圧
安定化回路の出力電圧ＶＯＵＴは一定値に保たｎなくな
ジ、電源電圧ＶＢの低下に伴い出力電圧■ｏＵＴ も低
下していく。また、次式の電源電圧Ｖｌに２いてＰＮＰ
トランジスタＱ１ノヘース電流が急激に増加する。
る電圧■Ｂが低下してＰＮＰ）ランジスタＱ１のコレク
タ電圧Ｖ ＯＵＴ に近づいてＰＮＰ トランジスタＱ
ｌのエミッタ・コレクタ間電圧ＶＯＩの埴がＰＮＰ ト
ランジスタＱｌのエミッタ・コレクタ間飽和電圧 Ｖａ
ｎ（ｓＡ・Ｔ）ｖｃなってしまうと、ＰＮＰトランジス
タＱ１のペース電流ＩＢが急激に増加するが、エミッタ
・コレクタ間飽和電圧Ｖｏｇ（ｓＡ丁）はほぼ一定値と
なり、電源電圧Ｖｍがそル以下に低下すると、電源電圧
安定化回路の出力電圧ＶＯＵＴは一定値に保たｎなくな
ジ、電源電圧ＶＢの低下に伴い出力電圧■ｏＵＴ も低
下していく。また、次式の電源電圧Ｖｌに２いてＰＮＰ
トランジスタＱ１ノヘース電流が急激に増加する。
Ｖ １＝ （１＋ｅ） ＶＲｇｙ＋Ｖｏｍ（ｓＡｔ）
＋＋−＋＋＋（１）こｎはＰＩＮｉ’トランジスタＱｔ
が飽和してしまい、ＰＮＰトランジスタＱｌの直流電流
増幅度ｈＦＩｌは思＠、 ｖｃ減少するが、ＰＮＰ）ラ
ンジスタＱｌのコレクタ電流ｌｏが定負荷（７）ではほ
とんど変化しないので、ＰＮＰ）ランジスタＱｌのベー
ス電流ＩＢが急激に増加するからである。この様子は。
＋＋−＋＋＋（１）こｎはＰＩＮｉ’トランジスタＱｔ
が飽和してしまい、ＰＮＰトランジスタＱｌの直流電流
増幅度ｈＦＩｌは思＠、 ｖｃ減少するが、ＰＮＰ）ラ
ンジスタＱｌのコレクタ電流ｌｏが定負荷（７）ではほ
とんど変化しないので、ＰＮＰ）ランジスタＱｌのベー
ス電流ＩＢが急激に増加するからである。この様子は。
第２図の特性図に示すと′ｓ？シである。
また、第１図に示さ扛る低電圧検出回路は、入力電源電
圧ＶＢを抵抗Ｒ５と抵抗ｕｂ で分圧した電圧ＶＲＢ、
／とをコンパレータ５で比較して、低電圧検出回路の出
力端子８に出力している。
圧ＶＢを抵抗Ｒ５と抵抗ｕｂ で分圧した電圧ＶＲＢ、
／とをコンパレータ５で比較して、低電圧検出回路の出
力端子８に出力している。
また、電源電圧安定化回路の出力電圧ｖｏＵ丁は次式で
示さｆる。
示さｆる。
この回路は、基準電圧発生器３の出方電圧ＶＢＩＦのバ
ラツキと抵抗Ｒ３，抵抗几４のバラツキがあシ、出力電
圧ＶＯ［ＩＴ を−足側差内に入ｎるためには抵抗Ｒ３
と抵抗Ｒ４の比を調整設定する場脅が多くある。また、
低電圧検出回路の検出電圧■２は次式で示さｎる。
ラツキと抵抗Ｒ３，抵抗几４のバラツキがあシ、出力電
圧ＶＯ［ＩＴ を−足側差内に入ｎるためには抵抗Ｒ３
と抵抗Ｒ４の比を調整設定する場脅が多くある。また、
低電圧検出回路の検出電圧■２は次式で示さｎる。
この式においては、基３１！電圧発生器４の出方電圧■
Ｂ１１ｙ／のバラツキと抵抗Ｒ５と抵抗Ｒ６のバラツキ
かめ、０、低電圧検出回路の検出電圧■２を一定偏差内
に入社るためには抵抗１−Ｌ５と抵抗ル６の比を調整設
定することが必要となり、調歪工数がかかる欠点がめっ
た。
Ｂ１１ｙ／のバラツキと抵抗Ｒ５と抵抗Ｒ６のバラツキ
かめ、０、低電圧検出回路の検出電圧■２を一定偏差内
に入社るためには抵抗１−Ｌ５と抵抗ル６の比を調整設
定することが必要となり、調歪工数がかかる欠点がめっ
た。
第３図は本発明の一実施例の回路図である。この実施例
は、第１図の電源電圧安定化回路にトランジスタＱ３．
Ｑ８と、抵抗Ｒ１，ｋＬ＋２と、トランジスタＱ４．
Ｑｓからなる第２のカレントミラー回路と、トランジ
スタＱｓ、Ｑ７からなる第３のカレントミラー回路とを
追加したものである。トランジスタＱｓのベースはトラ
ンジスタＱ２のベースに接続され、こｎらトランジスタ
Ｑ２． Ｑ３は第１のカレントミラー回路全構成してい
る。このトランジスタＱ３のコレクタは、第２のカレン
トミラー回路のトランジスタＱ４のベース、コレクタお
よヒトランジスタＱｓのベースに接続さｔｌ トランジ
スタＱ５のコレクタは、第３のカレントミラー回路のト
ランジスタＱ６のコレクタに接続さ几、同時にトランジ
スタＱａ、Ｑ７の各ベースと接続さｎ１抵抗几ｘｋ介し
て電圧が供給さｎている。トランジスタＱｓ のベース
は第２のカレントソースを構成するトランジスタＱ５の
コレクタにＷｉｄｅｎ、。
は、第１図の電源電圧安定化回路にトランジスタＱ３．
Ｑ８と、抵抗Ｒ１，ｋＬ＋２と、トランジスタＱ４．
Ｑｓからなる第２のカレントミラー回路と、トランジ
スタＱｓ、Ｑ７からなる第３のカレントミラー回路とを
追加したものである。トランジスタＱｓのベースはトラ
ンジスタＱ２のベースに接続され、こｎらトランジスタ
Ｑ２． Ｑ３は第１のカレントミラー回路全構成してい
る。このトランジスタＱ３のコレクタは、第２のカレン
トミラー回路のトランジスタＱ４のベース、コレクタお
よヒトランジスタＱｓのベースに接続さｔｌ トランジ
スタＱ５のコレクタは、第３のカレントミラー回路のト
ランジスタＱ６のコレクタに接続さ几、同時にトランジ
スタＱａ、Ｑ７の各ベースと接続さｎ１抵抗几ｘｋ介し
て電圧が供給さｎている。トランジスタＱｓ のベース
は第２のカレントソースを構成するトランジスタＱ５の
コレクタにＷｉｄｅｎ、。
トランジスタＱ８のコレクタは抵抗Ｒ２′に介して電圧
が供給さｎ、このコレクタが低電圧検出回路の出力端子
８となっている。
が供給さｎ、このコレクタが低電圧検出回路の出力端子
８となっている。
今、第１のカレントミラー回路のトランジスタＱｚ、Ｑ
３のエミツタ面積比ｉｍ：ｌとし、第２のカレントミラ
ー回路のＦランジスタＱ４．Ｑ５ のエミツタ面積比ｉ
ｎ：ｌとし、第３のカレントミラー回路のトランジスタ
Ｑｓ、 Ｑ７のエミツタ面積比ｅｔ： １とすると、ト
ランジスタＱ７ （Ｄコレクタ電流Ｉ工とＰＮＰ トラ
ンジスタＱ１のベース電流ＩＢ との大小間係によシ、
トランジスタＱ８がオンあるいはオフし、トランジスタ
Ｑ８のコレクタ電圧■３により低電圧検出ができる。す
なわち■Ｂくｍｌ１ｎ０ｔ″１１のときＶ３＝ＶＯＩＪ
Ｔ１Ｂ≧ｍｌＩｎｌ１ｔ・■１のときＶ ａ ｗ Ｏと
な５．ＰＮＰＩ−ラ／ジスタＱ１のベース電流ＩＢがｍ
ｓｎ＊ｔｅ１１よシ大きくなった時を検出できる。また
、抵抗Ｒｘ’を変えると、トランジスタＱ７のコレクタ
電流１１ が変わるから、ＰＮＰトランジスタＱ１のベ
ース電流ＩＢの検出電流値も俊えらしる。
３のエミツタ面積比ｉｍ：ｌとし、第２のカレントミラ
ー回路のＦランジスタＱ４．Ｑ５ のエミツタ面積比ｉ
ｎ：ｌとし、第３のカレントミラー回路のトランジスタ
Ｑｓ、 Ｑ７のエミツタ面積比ｅｔ： １とすると、ト
ランジスタＱ７ （Ｄコレクタ電流Ｉ工とＰＮＰ トラ
ンジスタＱ１のベース電流ＩＢ との大小間係によシ、
トランジスタＱ８がオンあるいはオフし、トランジスタ
Ｑ８のコレクタ電圧■３により低電圧検出ができる。す
なわち■Ｂくｍｌ１ｎ０ｔ″１１のときＶ３＝ＶＯＩＪ
Ｔ１Ｂ≧ｍｌＩｎｌ１ｔ・■１のときＶ ａ ｗ Ｏと
な５．ＰＮＰＩ−ラ／ジスタＱ１のベース電流ＩＢがｍ
ｓｎ＊ｔｅ１１よシ大きくなった時を検出できる。また
、抵抗Ｒｘ’を変えると、トランジスタＱ７のコレクタ
電流１１ が変わるから、ＰＮＰトランジスタＱ１のベ
ース電流ＩＢの検出電流値も俊えらしる。
このと！ＰＮＰ ）ランジスタＱｚのベース電流■Ｂと
ＰＮＰ トランジスタＱ１のエミッタに供給さルる電源
電圧Ｖβとの関係が、第４図の特性図に示さ扛る。第４
図に３いて、負荷電流ＩＬの大小によってベース電流が
曲線Ａ、 Ｂのように変化する。こｎら曲線Ａ、Ｂと抵
抗比１によシ設定さｎたＮ 流ＩｔのレベルＣ（ｍ−ｎ
−ｔ−Ｉｌ）とを比較すると、負荷電源の大きい時（Ａ
） にはベース電圧ｖ２′で出力電圧ｖ３が電圧■ｏＵ
Ｔを出力し、（−曲線Ｆ）１負荷電流の少い時（Ｂ）に
はベース電圧ｖ２で出力電圧ｖ３が電圧Ｖｏｕｒ’Ｔｈ
出力し、（曲線Ｈ）こ扛らは曲線Ｆ、Ｈにより示さ１し
る。また。
ＰＮＰ トランジスタＱ１のエミッタに供給さルる電源
電圧Ｖβとの関係が、第４図の特性図に示さ扛る。第４
図に３いて、負荷電流ＩＬの大小によってベース電流が
曲線Ａ、 Ｂのように変化する。こｎら曲線Ａ、Ｂと抵
抗比１によシ設定さｎたＮ 流ＩｔのレベルＣ（ｍ−ｎ
−ｔ−Ｉｌ）とを比較すると、負荷電源の大きい時（Ａ
） にはベース電圧ｖ２′で出力電圧ｖ３が電圧■ｏＵ
Ｔを出力し、（−曲線Ｆ）１負荷電流の少い時（Ｂ）に
はベース電圧ｖ２で出力電圧ｖ３が電圧Ｖｏｕｒ’Ｔｈ
出力し、（曲線Ｈ）こ扛らは曲線Ｆ、Ｈにより示さ１し
る。また。
抵抗１（１の抵抗値を大きくして設定電流ｌｘ”ｆｉｒ
少くして（レベルｍ−ｎａｔ・Ｉ １／ ）比較すると
、負荷電流の大きい時（Ａ）にはベース電圧■２″′で
出力電圧ＶＯＬＩＴ ｋ出力しく曲線Ｅ）、負荷電流の
小さい時（Ｂ）にはベース電圧ｖ２″で出力電圧ｖｏＵ
丁を出力する（曲線Ｇ）。
少くして（レベルｍ−ｎａｔ・Ｉ １／ ）比較すると
、負荷電流の大きい時（Ａ）にはベース電圧■２″′で
出力電圧ＶＯＬＩＴ ｋ出力しく曲線Ｅ）、負荷電流の
小さい時（Ｂ）にはベース電圧ｖ２″で出力電圧ｖｏＵ
丁を出力する（曲線Ｇ）。
なお、曲線Ｊ、 Ｋは負荷電流の大きい、ひよび小さい
時の出力電圧Ｖ ＯＵＴ を示している。
時の出力電圧Ｖ ＯＵＴ を示している。
このように抵抗Ｒ１の値を調整してトランジスタＱ７の
コレクタ電流１１ が設定さｎ、この設定電流レベルを
変えることにより低電圧検出回路の検出レベルを調整す
ることが出来る。
コレクタ電流１１ が設定さｎ、この設定電流レベルを
変えることにより低電圧検出回路の検出レベルを調整す
ることが出来る。
本発明によｎば、電圧安定化回路に、３個のカレントミ
ラー回路と、出力回路となる１個のトランジスタおよび
１個の抵抗とを追加するだけで低電圧検出回路が得らｎ
る。
ラー回路と、出力回路となる１個のトランジスタおよび
１個の抵抗とを追加するだけで低電圧検出回路が得らｎ
る。
第５図は本発明の第２の実施例の部分回路図でめる。こ
の回路は第３図ＩＣ′ｉ？ける第３のカレントミラー回
路の抵抗比ＩＶｃ供給さｎる電圧を二段階に切換えらｎ
るようにして、１氏電圧の検出電圧を二段階にしたもの
である。このために、第２図の入力電圧ｖｎと抵抗ｋＬ
ｌとの間に、順方向に接続したダイオードＤＩとこのダ
イオードＤ１の両端全短絡できるトランジスタＱ９との
並列接続回路を挿入し、このトランジスタＱ９は、抵抗
比５を弁じて電圧ＶＤＤの供給さ扛るトランジスタＱｔ
ｏにより駆動して切換えている。丁なわち、電圧ＶＩＩ
Ｄのハイ（ｉＶ以上）かロウ（０，５Ｖ以下）でトラン
ジスタＱ９が９３換えら几、順方向電圧Ｖ？の電圧差の
ある出力電圧を得ることが出来る。なお、この電圧■Ｄ
Ｄは入力電源電圧Ｖａ抵抗分割などをした電圧検出回路
９ｖｃよシ抽出丁ｎばよい。
の回路は第３図ＩＣ′ｉ？ける第３のカレントミラー回
路の抵抗比ＩＶｃ供給さｎる電圧を二段階に切換えらｎ
るようにして、１氏電圧の検出電圧を二段階にしたもの
である。このために、第２図の入力電圧ｖｎと抵抗ｋＬ
ｌとの間に、順方向に接続したダイオードＤＩとこのダ
イオードＤ１の両端全短絡できるトランジスタＱ９との
並列接続回路を挿入し、このトランジスタＱ９は、抵抗
比５を弁じて電圧ＶＤＤの供給さ扛るトランジスタＱｔ
ｏにより駆動して切換えている。丁なわち、電圧ＶＩＩ
Ｄのハイ（ｉＶ以上）かロウ（０，５Ｖ以下）でトラン
ジスタＱ９が９３換えら几、順方向電圧Ｖ？の電圧差の
ある出力電圧を得ることが出来る。なお、この電圧■Ｄ
Ｄは入力電源電圧Ｖａ抵抗分割などをした電圧検出回路
９ｖｃよシ抽出丁ｎばよい。
このように検出電圧を二段階に検出できることは、例え
ば第１段階の検出電圧で警報信号を出力し、第２段階の
恢出電圧で強制切換を行うような制御が可能となる。こ
のような回路は、簡単な論理回路で容易に構成すること
ができる。また５例えばスタンドバイ時と正常動作時の
ように、負荷電流が２段階の動作状態にある装置や、あ
るいは送受信機のめるシステムで、受信機のみ動作の状
態と、送受信機両者が動作状態とのめる装置においては
、２段階の検出電圧値の電圧差を大きく出来る。こｎら
の装置全構成する場合に同一〇電圧検出回路で対応でき
るという利点がある。
ば第１段階の検出電圧で警報信号を出力し、第２段階の
恢出電圧で強制切換を行うような制御が可能となる。こ
のような回路は、簡単な論理回路で容易に構成すること
ができる。また５例えばスタンドバイ時と正常動作時の
ように、負荷電流が２段階の動作状態にある装置や、あ
るいは送受信機のめるシステムで、受信機のみ動作の状
態と、送受信機両者が動作状態とのめる装置においては
、２段階の検出電圧値の電圧差を大きく出来る。こｎら
の装置全構成する場合に同一〇電圧検出回路で対応でき
るという利点がある。
さらに、低電圧検出回路の検出電圧は電源電圧安定化回
路の出力電圧と、出力の負荷電流と、前記抵抗値で決定
さｎるので、２段階以上の電圧検出を行う場曾でも各検
出電圧の電圧値の大小が逆転することがないように設定
出来、従って各検出電圧を別々に設定する必要がなく、
調整部品と調整工数も省くことが出来る。′！１′た、
３糺のカレントミラー回路の構成によシ、低電圧検出回
路部の駆動回路電流も小さく出来、しかも回路も簡単で
あるなどの利点が大きい。
路の出力電圧と、出力の負荷電流と、前記抵抗値で決定
さｎるので、２段階以上の電圧検出を行う場曾でも各検
出電圧の電圧値の大小が逆転することがないように設定
出来、従って各検出電圧を別々に設定する必要がなく、
調整部品と調整工数も省くことが出来る。′！１′た、
３糺のカレントミラー回路の構成によシ、低電圧検出回
路部の駆動回路電流も小さく出来、しかも回路も簡単で
あるなどの利点が大きい。
第１図は従来の低電圧検出回路と電源電圧安定化回路の
回路図、第２図は第１図の動作を説明する入力電圧ｖｎ
に対するベース電流Ｉｎおよび出力電圧■ｏＵ丁 の特
性図、第３図は本発明の第１の実施例の回路図、第４図
は第３図の動作ｆｒ、説明する入力電圧ＶＢに対するベ
ース電流ｌａｙよび出力′電圧ＶＯＵＴ の特性図、第
５図は本発明の第２の実施例の部分回路図である。図に
おいてｌ・・・・・・誤差電圧増幅器、２・・・・・・
スタートアップ回Ｊ ３．４・・・・・・基準電圧発生
器、５・・・・・・コンパレータ、６・・・・・・電池
、７・・・・・・負荷、８・旧・・出方端子、９・・・
・・・電圧検出回路、 Ｑｔｏ Ｑ４ｓ Ｑ５＃ Ｑ９
・・・・・・ＮＰＮ ｌ−ランジスタ、Ｑ２． Ｑ３．
Ｑ６． Ｑ７． Ｑｔｏ・−・ＰＮＰＩ−７ンジスタ
、Ｒ１，１−Ｌ２．几３． Ｒ４，几５ ”’ ”。 抵抗である。 ′￥′−１個 茅２回 ｖ３珊 ａＶｅｕ 卒２４−口
回路図、第２図は第１図の動作を説明する入力電圧ｖｎ
に対するベース電流Ｉｎおよび出力電圧■ｏＵ丁 の特
性図、第３図は本発明の第１の実施例の回路図、第４図
は第３図の動作ｆｒ、説明する入力電圧ＶＢに対するベ
ース電流ｌａｙよび出力′電圧ＶＯＵＴ の特性図、第
５図は本発明の第２の実施例の部分回路図である。図に
おいてｌ・・・・・・誤差電圧増幅器、２・・・・・・
スタートアップ回Ｊ ３．４・・・・・・基準電圧発生
器、５・・・・・・コンパレータ、６・・・・・・電池
、７・・・・・・負荷、８・旧・・出方端子、９・・・
・・・電圧検出回路、 Ｑｔｏ Ｑ４ｓ Ｑ５＃ Ｑ９
・・・・・・ＮＰＮ ｌ−ランジスタ、Ｑ２． Ｑ３．
Ｑ６． Ｑ７． Ｑｔｏ・−・ＰＮＰＩ−７ンジスタ
、Ｒ１，１−Ｌ２．几３． Ｒ４，几５ ”’ ”。 抵抗である。 ′￥′−１個 茅２回 ｖ３珊 ａＶｅｕ 卒２４−口
Claims (1)
- 【特許請求の範囲】 ベース電流を制御さｎることによシ入ヵ電圧を安定化し
た出力電圧を得る第１のトランジスタと、前記入力電圧
から基準電圧を得る基準電圧回路と、前記基準電圧と前
記出力電圧の分圧電圧との差を増幅する誤差増幅回路と
、この誤差増幅回路の出力により前記第１のトランジス
タのペース電流全制御する第２のトランジスタと、この
第２のトランジスタとベースが共通接続さｆて第１のカ
レントミラー回路全形成する第３のトランジスタト、こ
の第３のトランジスタのコレクタと接続さｎこの第３の
トランジスタと逆の導電型の一対のトランジスタからな
る第２のカレントミラー回路と。 この第２のカレントミラー回路と接続さ几前記第１のカ
レントミラー回路と同じ導電型の一対のトランジスタか
らなる＠３のカレントミラー回路と、こ１．ら第２２よ
び第３の力Ｖントミラー回路の接続点に接続さｎ＠記大
入力電圧レベル低下を示す検出出力を出力する出力回路
と、この出力回路の接続点とならない側の前記第３のカ
レントミラー回路のトランジスタのコレクタに負荷電圧
を介して接続さｆる負荷手段とを備え、前記負荷手段の
抵抗値あるいは前記負荷電圧を変えることにより検出す
べき前記電圧レベルを設定すること全特徴とする低電圧
検出回路つき電圧安定化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21731783A JPS60110021A (ja) | 1983-11-18 | 1983-11-18 | 低電圧検出回路つき電圧安定化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21731783A JPS60110021A (ja) | 1983-11-18 | 1983-11-18 | 低電圧検出回路つき電圧安定化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60110021A true JPS60110021A (ja) | 1985-06-15 |
| JPH0576044B2 JPH0576044B2 (ja) | 1993-10-21 |
Family
ID=16702269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21731783A Granted JPS60110021A (ja) | 1983-11-18 | 1983-11-18 | 低電圧検出回路つき電圧安定化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60110021A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105223518A (zh) * | 2014-05-30 | 2016-01-06 | 展讯通信（上海）有限公司 | 一种基于Buck电路的电源检测系统以及电源管理芯片 |
| CN105223412A (zh) * | 2014-05-30 | 2016-01-06 | 展讯通信（上海）有限公司 | 一种电流检测电路以及电源管理芯片 |
| CN106300248A (zh) * | 2016-08-31 | 2017-01-04 | 电子科技大学 | 一种电流控制方式的欠压保护电路 |
-
1983
- 1983-11-18 JP JP21731783A patent/JPS60110021A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105223518A (zh) * | 2014-05-30 | 2016-01-06 | 展讯通信（上海）有限公司 | 一种基于Buck电路的电源检测系统以及电源管理芯片 |
| CN105223412A (zh) * | 2014-05-30 | 2016-01-06 | 展讯通信（上海）有限公司 | 一种电流检测电路以及电源管理芯片 |
| CN105223518B (zh) * | 2014-05-30 | 2018-12-21 | 展讯通信（上海）有限公司 | 一种基于Buck电路的电源检测系统以及电源管理芯片 |
| CN106300248A (zh) * | 2016-08-31 | 2017-01-04 | 电子科技大学 | 一种电流控制方式的欠压保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0576044B2 (ja) | 1993-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5589759A (en) | Circuit for detecting voltage variations in relation to a set value, for devices comprising error amplifiers | |
| US6177785B1 (en) | Programmable voltage regulator circuit with low power consumption feature | |
| US6815938B2 (en) | Power supply unit having a soft start functionality and portable apparatus equipped with such power supply unit | |
| US7106034B2 (en) | Voltage regulator circuit with a low quiescent current | |
| US7622901B2 (en) | System power supply apparatus and operational control method | |
| US20040135567A1 (en) | Switching regulator and slope correcting circuit | |
| US6522114B1 (en) | Noise reduction architecture for low dropout voltage regulators | |
| JP3610556B1 (ja) | 定電圧電源装置 | |
| US10656664B1 (en) | Voltage generator | |
| US5883504A (en) | Power supply unit | |
| US6570443B2 (en) | Amplitude control of an alternating signal generated by an electronic device such as an oscillator circuit | |
| JPS60110021A (ja) | 低電圧検出回路つき電圧安定化回路 | |
| JP2003216251A (ja) | 直流安定化電源装置 | |
| EP0620513B1 (en) | Balanced voltage-to-current converter with quiescent current control | |
| US6175226B1 (en) | Differential amplifier with common-mode regulating circuit | |
| JP3542022B2 (ja) | レギュレータ | |
| EP0377978B1 (en) | A PLL control apparatus | |
| JPH04295222A (ja) | 安定化電源回路 | |
| KR0154842B1 (ko) | 온도 보상이 되는 센스-트랜지스터 적용 전류 감지 회로 | |
| KR0154843B1 (ko) | 온도 보상이 되는 최소 소비 전력 전류 감지 회로 | |
| JPH0744248A (ja) | 定電圧回路 | |
| SU1589377A1 (ru) | Усилитель мощности | |
| JP2762466B2 (ja) | 可変減衰回路 | |
| JP2661138B2 (ja) | 電流増幅回路 | |
| CN112737327A (zh) | 一种dc-dc变换器及其控制电路 |