CN114977468A - 一种双电源切换电路及电源架构 - Google Patents

Abstract

本申请公开一种双电源切换电路及电源架构，其第一级切换模组配置为基于第一电源电压和第二电源电压，生成向第一级控制模组供电的第一输出电压；第一级控制模组配置为在第一输出电压供电下进行工作，以分别生成第一判断信号以及第二判断信号；第二级切换模组包括第一开关组件和第二开关组件，配置为根据第一判断信号和第二判断信号，导通第一开关组件，使得第二级切换模组的输出端输出的目标输出电压为第一电源电压，或导通第二开关组件，使得第二级切换模组的输出端输出的目标输出电压为第二电源电压。本技术方案，其可有效完成双电源电压输入切换的同时，不会造成电源电压输入后的压降损耗，能同时适用于初始输入的电源电压很低的应用场景。

Description

一种双电源切换电路及电源架构

技术领域

本申请涉及电源技术领域，具体涉及一种双电源切换电路及电源架构。

背景技术

无论是应用于触摸屏解决方案的触控显示二合一芯片(Touch and DisplayDriver Integration，简称“TDDI”芯片)的双电源供电系统，还是应用于MCU的市电/电池双电源供电系统(例如笔记本电脑，插电的时候用适配器供电，便携办公的时候用电池供电)。这些双电源供电系统中，都存在一个电源可能发生掉电(或者不存在)的场景，需要确保系统都能正常工作，或者最低要求，即至少系统能够进入某种预定状态而不出错。为此，现有技术所采用的主流解决方案为在板级用两个二极管解决。由于二极管的正向导通特性，反向不会倒灌，因此该解决方案可确保任何一个电源不存在(浮空或者被拉到GND)时，都不会发生漏电或者倒灌现象。但是该解决方案由于采用了两个二极管，而二极管的压降通常为0.5V～0.7V，这使得最终输入的电源电压相比初始输入的两个电源电压损失了一个二极管压降，导致其无法适用于初始输入电源电压很低的应用场景。

发明内容

本申请实施例提供一种双电源切换电路，以解决现有技术通过在板级用两个二极管实现双电源切换无法适用于初始输入电源电压很低的应用场景的技术问题。

第一方面，本申请提供一种双电源切换电路，包括第一级切换模组、第一级控制模组以及第二级切换模组，其中，

所述第一级切换模组，配置为基于第一电源电压和第二电源电压，生成向所述第一级控制模组进行供电的第一输出电压；

所述第一级控制模组，配置为在所述第一输出电压供电下进行工作，以分别生成用于判断所述第一电源电压是否发生掉电的第一判断信号以及用于判断所述第二电源电压是否发生掉电的第二判断信号；

所述第二级切换模组，包括第一开关组件和第二开关组件，配置为根据所述第一判断信号和所述第二判断信号，导通所述第一开关组件，使得所述第二级切换模组的输出端输出的目标输出电压为所述第一电源电压，或导通所述第二开关组件，使得所述第二级切换模组的输出端输出的目标输出电压为所述第二电源电压。

可选的，在一些实施例中，所述第一级切换模组包括第一开关管、第二开关管、第三开关管以及第四开关管，所述第一开关管的漏极、所述第二开关管的漏极以及所述第三开关管的栅极均接入所述第一电源电压，所述第二开关管的栅极、所述第三开关管的漏极以及所述第四开关管的漏极均接入所述第二电源电压，所述第一开关管的栅极、所述第一开关管的源极、所述第二开关管的源极、所述第三开关管的源极、所述第四开关管的源极以及所述第四开关管的栅极均与所述第一级切换模组的输出端电性连接，以在所述第一级切换模组的输出端输出所述第一输出电压。

可选的，在一些实施例中，所述第一开关管、所述第二开关管、所述第三开关管以及所述第四开关管均为Native PMOS管；

或，所述第一开关管、所述第二开关管、所述第三开关管以及所述第四开关管均为PMOS管，所述第一级切换模组还包括串联在所述第一电源电压和所述第二电源电压之间的第一电阻和第二电阻，所述第一电阻和所述第二电阻之间的连接处与所述第一级切换模组的输出端电性连接。

可选的，在一些实施例中，所述第一级控制模组包括基准电压产生模块、第一比较器和第二比较器，所述基准电压产生模块配置为基于所述第一输出电压生成第一预设电压值的基准输出电压，所述第一比较器的供电端和所述第二比较器的供电端均接入所述第一输出电压，所述第一比较器的第一输入端和所述第二比较器的第一输入端均接入所述基准输出电压，所述第一比较器的第二输入端接入所述第一电源电压，以通过所述第一比较器的输出端输出所述第一判断信号，所述第二比较器的第二输入端接入所述第二电源电压，以通过所述第二比较器的输出端输出所述第二判断信号。

可选的，在一些实施例中，所述第一比较器的第二输入端与所述第一电源电压之间还串联有第三电阻，所述第三电阻与所述第一比较器的第二输入端之间的连接处还与第四电阻的一端电性连接，所述第四电阻的另一端接地，所述第三电阻和所述第四电阻构成电阻分压网络，以将所述第一电源电压衰减后送入所述第一比较器的第二输入端；所述第二比较器的第二输入端与所述第二电源电压之间还串联有第五电阻，所述第五电阻与所述第二比较器的第二输入端之间的连接处还与第六电阻的一端电性连接，所述第六电阻的另一端接地，所述第五电阻和所述第六电阻构成电阻分压网络，以将所述第二电源电压衰减后送入所述第二比较器的第二输入端。

可选的，在一些实施例中，所述第二级切换模组还包括控制逻辑组件，配置为对所述第一判断信号和所述第二判断信号进行第一预设逻辑运算，以输出控制所述第一开关组件导通或关闭的第一逻辑信号，以及对所述第一判断信号和所述第二判断信号进行第二预设逻辑运算，以输出控制所述第二开关组件导通或关闭的第二逻辑信号。

可选的，在一些实施例中，所述第一开关组件及所述第二开关组件均包括第一PMOS管，所述第一PMOS管的漏极接入所述第一电源电压或第二电源电压，所述第一PMOS管的栅极接入所述第一逻辑信号或第二逻辑信号，所述第一PMOS管的源极和衬底与所述第二级切换模组的输出端电性连接，以通过所述第二切换模组的输出端输出所述第一电源电压或所述第二电源电压；

或，所述第一开关组件及所述第二开关组件均包括第二PMOS管、第三PMOS管以及NMOS管，所述第二PMOS管的源极和衬底均接入所述第一电源电压或第二电源电压，所述第二PMOS管的栅极、所述第三PMOS管的栅极以及所述NMOS管的栅极均接入所述第一逻辑信号或第二逻辑信号，所述第二PMOS管的漏极分别与所述第三PMOS管的漏极及所述NMOS管的漏极电性连接，所述NMOS管的源极接地，所述第三PMOS管的源极和衬底均与所述第二级切换模组的输出端电性连接，以通过所述第二切换模组的输出端输出所述第一电源电压或所述第二电源电压。

可选的，在一些实施例中，还包括第二级控制模组以及第三级切换与稳压模组，其中，

所述第二级切换模组，重新配置为根据所述第一判断信号和所述第二判断信号，导通所述第一开关组件，使得所述第二级切换模组的输出端输出的第二输出电压为所述第一电源电压，或导通所述第二开关组件，使得所述第二级切换模组的输出端输出的第二输出电压为所述第二电源电压；

所述第二级控制模组，配置为在所述第二输出电压供电下进行工作，以根据所述第一判断信号生成第一控制信号，及根据所述第二判断信号生成第二控制信号；

所述第三级切换与稳压模组，包括第一LDO稳压输出模块以及第二LDO输出模块，配置为根据所述第一控制信号使能所述第一LDO稳压输出模块，使得所述第三级切换与稳压模组的输出端输出的目标输出电压为基于所述第一电源电压生成的第一稳压电压，或根据所述第二控制信号使能所述第二LDO稳压输出模块，使得所述第三级切换与稳压模组的输出端输出的目标输出电压为基于所述第二电源电压生成的第二稳压电压。

可选的，在一些实施例中，所述第一LDO稳压输出模块及所述第二LDO输出模块均包括第四PMOS管和运算放大器，所述第四PMOS管的衬底以及所述运算放大器的供电端均接入所述第二输出电压，所述运算放大器的同相输入端接入第二预设电压值的参考输出电压，所述运算放大器的输出端与所述第四PMOS管的栅极电性连接，所述第四PMOS管的漏极接入所述第一电源电压或所述第二电源电压，所述运算放大器的反相输入端及所述第四PMOS管的源极均与所述第三级切换与稳压模组的输出端电性连接，以通过所述第三级切换与稳压模组的输出端输出所述第一稳压电压或所述第二稳压电压。

第二方面，本申请提供一种电源架构，包括第一电源、第二电源以及上述的双电源切换电路，所述第一电源输出所述第一电源电压，所述第二电源输出所述第二电源电压。

在本申请中，本双电源切换电路采用了两级电源切换电路的方案，一级比一级能力加强，类似于逐级“自举”。具体来说，第一级切换模组，产生第一输出电压，这个输出电压是非常非常弱的，只有几个uA的带载能力，但是它能确保由它供电的电路(也就是第一级控制模组，功耗极低)正常工作。由第一输出电压供电的第一级控制模组形成的两个判断信号(即第一判断信号和第二判断信号)，来导通第二级切换模组的第一开关组件，使得第二级切换模组的输出端输出的目标输出电压为第一电源电压，或导通第二级切换模组的第二开关组件，使得第二级切换模组的输出端输出的目标输出电压为第二电源电压，进而实现双电源切换。可见，整个切换过程无需使用外部二极管，仅需通过相应的信号控制第一开关组件或第二开关组件导通，即可切换输出相应的电源电压作为目标输出电压，不存在二极管压降问题，因而，本技术方案，其可有效完成双电源输入电压切换的同时，不会造成电源输入电压的压降损耗，能同时适用于初始输入电源很低的应用场景。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其有益效果显而易见。

图1是传统双电源切换电路的连接框图。

图2是本申请实施例提供的双电源切换电路的一种连接框图。

图3是图2所示双电源切换电路的电路原理图。

图4是图2所示双电源切换电路的第一级切换模组的一种电路原理图。

图5是图2所示双电源切换电路的第一级切换模组的另一种电路原理图。

图6是图3所示双电源切换电路的第一开关组件或第二开关组件的一种电路原理图。

图7是图3所示双电源切换电路的第一开关组件或第二开关组件的另一种电路原理图。

图8是图2所示双电源切换电路的另一种连接框图。

图9是图8所示双电源切换电路的第二级控制模组与第三级切换与稳压模组的连接框图。

图10是图9所示双电源切换电路的第二级控制模组与第三级切换与稳压模组的电路原理图。

图11是本申请实施例提供的电源架构的一种连接框图。

图12是本申请实施例提供的电源架构的另一种连接框图。

具体实施方式

下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。

无论是应用于触摸屏解决方案的触控显示二合一芯片(Touch and DisplayDriver Integration，简称“TDDI”芯片)的双电源供电系统，还是应用于MCU的市电/电池双电源供电系统(例如笔记本电脑，插电的时候用适配器供电，便携办公的时候用电池供电)。这些双电源供电系统中，都存在一个电源可能发生掉电(或者不存在)的场景，需要确保系统都能正常工作，或者最低要求，即至少系统能够进入某种预定状态而不出错。为此，现有技术所采用的主流解决方案为如图1所示，在板级用两个二极管解决。由于二极管的正向导通特性，反向不会倒灌，因此该解决方案可确保任何一个电源不存在(浮空或者被拉到GND)时，都不会发生漏电或者倒灌现象。但是该解决方案由于采用了两个二极管，而二极管的压降通常为0.5V～0.7V，这使得最终输入的电源电压(VIN)相比初始输入的两个电源电压(VCC或VBAT)损失了一个二极管压降，导致其无法适用于初始输入电源电压(VCC或VBAT)很低的应用场景。

基于此，有必要提供一种新的双电源切换电路解决方案，以解决现有技术通过在板级用两个二极管实现双电源切换无法适用于初始输入电源很低的应用场景的技术问题。

在一个实施例中，如图2及图3所示，本实施例提供一种双电源切换电路100，该双电源切换电路100包括第一级切换模组110、第一级控制模组120以及第二级切换模组130，其中，第一级切换模组110具体可配置为基于第一电源电压VDDIA和第二电源电压VDDIB，生成向第一级控制模组120进行供电的第一输出电压VDDI_AO1。第一级控制模组120具体可配置为在第一输出电压VDDI_AO1供电下进行工作，以分别生成用于判断第一电源电压VDDIA是否发生掉电的第一判断信号VDDIA_OK以及用于判断第二电源电压VDDIB是否发生掉电的第二判断信号VDDIB_OK。第二级切换模组130具体可包括第一开关组件131和第二开关组件132，配置为根据第一判断信号VDDIA_OK和第二判断信号VDDIB_OK，导通第一开关组件131，使得第二级切换模组130的输出端输出的目标输出电压VDD为第一电源电压VDDIA，或导通第二开关组件132，使得第二级切换模组130的输出端输出的目标输出电压VDD为第二电源电压VDDIB。

需要说明的是，第一电源电压VDDIA和第二电源电压VDDIB具体为双电源供电系统中两个电源分别输出的电源电压，基于两个电源的工作状态，第一电源电压VDDIA和第二电源电压VDDIB既可同时存在，亦可仅存在其中一个电源电压(第一电源电压VDDIA或第二电源电压VDDIB)，即另一个电源电压(第二电源电压VDDIB或第一电源电压VDDIA)发生掉电现象。另外，第一电源电压VDDIA和第二电源电压VDDIB既可以是相等的输出电压，亦可以是不相等的输出电压，但由于第一电源电压VDDIA和第二电源电压VDDIB均为双电源供电系统中对同一负载进行供电的电源电压，所以一般情形下，第一电源电压VDDIA和第二电源电压VDDIB一般为相等的输出电压。

这样一来，在本申请实施例中，本双电源切换电路100采用了两级电源切换电路的方案，一级比一级能力加强，类似于逐级“自举”。具体来说，第一级切换模组110产生第一输出电压VDDI_AO1，这个输出电压是非常非常弱的，只有几个uA的带载能力，但是它能确保由它供电的电路(也就是第一级控制模组120，功耗极低)正常工作。由第一输出电压VDDI_AO1供电的第一级控制模组120形成的两个判断信号(即第一判断信号VDDIA_OK和第二判断信号VDDIB_OK)，来导通第二级切换模组130的第一开关组件131，使得第二级切换模组130的输出端输出的目标输出电压VDD为第一电源电压VDDIA，或导通第二级切换模组130的第二开关组件132，使得第二级切换模组130的输出端输出的目标输出电压VDD为第二电源电压VDDIB，进而实现双电源切换。可见，整个切换过程无需使用外部二极管，仅需通过相应的信号控制第一开关组件131或第二开关组件132导通，即可切换输出相应的电源电压作为目标输出电压VDD，不存在二极管压降问题，因而，本技术方案，其可有效完成双电源输入电压切换的同时，不会造成电源输入电压的压降损耗，能同时适用于初始输入电源很低的应用场景。

在一些示例中，如图4所示，为使得第一级切换模组110可基于第一电源电压VDDIA和第二电源电压VDDIB，生成向第一级控制模组120进行供电的第一输出电压VDDI_AO1。该第一级切换模组110具体可包括第一开关管M1、第二开关管M2、第三开关管M3以及第四开关管M4，第一开关管M1的漏极、第二开关管M2的漏极以及第三开关管M3的栅极均接入第一电源电压VDDIA，第二开关管M2的栅极、第三开关管M3的栅极以及第四开关管M4的漏极均接入第二电源电压VDDIB，第一开关管M1的栅极、第一开关管M1的源极、第二开关管M2的源极、第三开关管M3的源极、第四开关管M4的源极以及第四开关管M4的栅极均与第一级切换模组110的输出端电性连接，以在第一级切换模组110的输出端输出第一输出电压VDDI_AO1。此时，第一开关管M1和第四开关管M4构成二极管连接，而第二开关管M2和第三开关管M3构成交叉耦合连接。当VDDIA≠VDDIB时，VDDI_AO1＝max{VDDIA，VDDIB}。当VDDIA＝VDDIB时，就是这个电路的缺点：输出VDDI_AO1相比输入VDDIA或VDDIB损失一个开关管的阈值电压Vth。以上述第一开关管M1、第二开关管M2、第三开关管M3以及第四开关管M4均为普通的PMOS管为例，若VDDIA＝VDDIB＝1.8V，各PMOS管的阈值电压Vth＝0.8V，那么VDDI_AO1＝1.0V，这个电压很低。即第一输出电压VDDI_AO1是非常非常弱的，只有几个uA的带载能力，只用于确保由它供电的电路(也就是第一级控制模组120，功耗极低)正常工作。

为避免上述VDDIA＝VDDIB时，输出VDDI_AO1相比输入VDDIA或VDDIB损失一个开关管的阈值电压Vth的问题，在一些示例中，上述第一开关管M1、第二开关管M2、第三开关管M3以及第四开关管M4具体可均为Native PMOS管，Native PMOS管的特点是阈值电压接近于0V(worst corner下可能有200mV)，因此使得Vth的损失很小，可以接受。这是一个非常巧妙的解决方案，但依赖于工艺库是否支持Native PMOS管(一般lcd driver工艺提供NativePMOS管，而标准的cmos逻辑工艺没有Native PMOS管)。

为避免上述VDDIA＝VDDIB时，输出VDDI_AO1相比输入VDDIA或VDDIB损失一个开关管的阈值电压Vth的问题，如图5所示，在一些示例中，上述第一开关管M1、第二开关管M2、第三开关管M3以及第四开关管M4均为MOS管，该MOS管具体可以是普通的PMOS管，此时，第一级切换模组110还包括串联在第一电源电压VDDIA和第二电源电压VDDIB之间的第一电阻R1和第二电阻R2，第一电阻R1和第二电阻R2之间的连接处与第一级切换模组110的输出端电性连接。这样一来，为了解决当VDDIA＝VDDIB时，输出阈值损失过大的问题，本示例增加了2个电阻R1和R2，形成一个额外的并联支路，用于给VDDI_AO1提供电源，即当VDDIA＝VDDIB时候，此时上述第一开关管M1、第二开关管M2、第三开关管M3以及第四开关管M4均不工作，通过电阻R1和R2给VDDI_AO1供电，假设VDDI_AO1的负载电流是1uA，取R2＝R3＝200K，那么VDDI_AO1＝VDDIA-0.1V，这个损失完全可以接受，不影响VDDI_AO1下面所挂的电路的正常工作。

在一些示例中，如图2及图3所示，上述第一级控制模组120具体可包括基准电压产生模块121、第一比较器LPCMP1和第二比较器LPCMP2，其中，基准电压产生模块121配置为基于第一输出电压VDDI_AO1生成第一预设电压值的基准输出电压VREF，第一比较器LPCMP1的供电端和第二比较器LPCMP2的供电端均接入第一输出电压VDDI_AO1，第一比较器LPCMP1的第一输入端和第二比较器LPCMP2的第一输入端均接入基准输出电压VREF，第一比较器LPCMP1的第二输入端接入第一电源电压VDDIA，以通过第一比较器LPCMP1的输出端输出第一判断信号VDDIA_OK，第二比较器LPCMP2的第二输入端接入第二电源电压VDDIB，以通过第二比较器LPCMP2的输出端输出第二判断信号VDDIB_OK。在本示例中，如图2所示，上述比较器(第一比较器LPCMP1或第二比较器LPCMP2)的第一输入端具体可以是比较器的反相输入端，上述比较器(第一比较器LPCMP1或第二比较器LPCMP2)的第二输入端具体可以是比较器的同相输入端。

由于第一输出电压VDDI_AO1是非常非常弱的，只有几个uA的带载能力因而，基准电压产生模块121具体可以是低功耗的带隙基准电路(LPBGR)，第一比较器LPCMP1和第二比较器LPCMP2具体可以低功耗比较器(LPCMP)，这些电路构成了第一级控制模组120。典型功耗：LPBGR为0.7uA左右，LPCMP为0.1uA左右，因此这些电路的总功耗<1uA。第一级控制模组120工作时，通过第一比较器LPCMP1和第二比较器LPCMP2，分别检测第一电源电压VDDIA和第二电源电压VDDIB是否大于基准输出电压VREF来判断相应的电源电压是否掉电，并得到相应的第一判断信号VDDIA_OK和第二判断信号VDDIB_OK。

为了调节对第一电源电压VDDIA和第二电源电压VDDIB的检测阈值，可以在比较器的输入端加入电阻分压网络，以分别对第一电源电压VDDIA和第二电源电压VDDIB进行分压衰减。具体来说，第一比较器LPCMP1的第二输入端与第一电源电压VDDIA之间还串联有第三电阻R3，第三电阻R3与第一比较器LPCMP1的第二输入端之间的连接处还与第四电阻R4的一端电性连接，第四电阻R4的另一端接地，第三电阻R3和第四电阻R4构成电阻分压网络，以将第一电源电压VDDIA衰减后送给入第一比较器LPCMP1的第二输入端。第二比较器LPCMP2的第二输入端与第二电源电压VDDIB之间还串联有第五电阻R5，第五电阻R5与第二比较器LPCMP2的第二输入端之间的连接处还与第六电阻R6的一端电性连接，第六电阻R6的另一端接地，第五电阻R5和第六电阻R6构成电阻分压网络，以将第二电源电压VDDIB衰减后送给入第二比较器LPCMP2的第二输入端。此时，第一比较器LPCMP1用于检测第一电源电压VDDIA是否掉电，具体方法是将第一电源电压VDDIA通过电阻串R3/R4分压后与基准输出电压VREF比较，产生第一判断信号VDDIA_OK。同理，第二比较器LPCMP2用于检测第二电源电压VDDIB是否掉电，具体方法是将第二电源电压VDDIB通过电阻串R5/R6分压后与基准输出电压VREF比较，产生第二判断信号VDDIB_OK。经过简单分析后，逻辑表示式为：

VDDIA_OK＝(VDDIA>＝(1+R1/R2)·VREF)？1:0；

VDDIB_OK＝(VDDIB>＝(1+R1/R2)·VREF)？1:0；

可见，(1+R1/R2)·VREF设定了电源检测的比较阈值，以作为检测相应输入的电源电压(第一电源电压VDDIA或第二电源电压VDDIB)是否发生掉电的判断依据。

由于第一判断信号VDDIA_OK可用于判断第一电源电压VDDIA是否发生掉电，第二判断信号VDDIB_OK可用于判断第二电源电压VDDIB是否发生掉电，因而，可如图2所示，分别引出第一判断信号VDDIA_OK和第二判断信号VDDIB_OK，以能够给出指示信号，指示当前输入电源电压(第一电源电压VDDIA或第二电源电压VDDIB)是否OK，或者哪个电源电压(第一电源电压VDDIA或第二电源电压VDDIB)发生了掉电事件，尤其是针对电源浮空这种情景，现有技术很难可靠检测和处理，本技术方案则可有效解决这个问题。

为使得第二级切换模组130具体可配置为根据第一判断信号VDDIA_OK和第二判断信号VDDIB_OK，导通第一开关组件131，使得第二级切换模组130的输出端输出的目标输出电压VDD为第一电源电压VDDIA，或导通第二开关组件132，使得第二级切换模组130的输出端输出的目标输出电压VDD为第二电源电压VDDIB。在一些示例中，如图2及图3所示，第二级切换模组130还包括控制逻辑组件133，配置为对第一判断信号VDDIA_OK和第二判断信号VDDIB_OK进行第一预设逻辑运算，以输出控制第一开关组件131导通或关闭的第一逻辑信号netA，以及对第一判断信号VDDIA_OK和第二判断信号VDDIB_OK进行第二预设逻辑运算，以输出控制第二开关组件132导通或关闭的第二逻辑信号netB。这样一来，控制逻辑组件133的输入是第一判断信号VDDIA_OK和第二判断信号VDDIB_OK，输出是第一逻辑信号netA和第二逻辑信号netB，用于分别控制两个开关组件(即第一开关组件131和第二开关组件132)的导通或关断。以开关组件具体选择PMOS管构成为例，因为第一逻辑信号netA和第二逻辑信号netB为0表示相应的开关组件导通，第一逻辑信号netA和第二逻辑信号netB为1表示相应的开关组件断开，此时，它们的真值表关系可以是：

这个真值表所体现的是，两个电源电压其实是有优先级差异的，一般优选选取电压值较大的电源电压，以第一电源电压VDDIA的电压值大于第二电源电压VDDIB的电压值为例，我们在这里通过逻辑逻辑组件133设置为第一电源电压VDDIA优先：也就是说，当两个电源电压都有电时，只选择第一电源电压VDDIA通。注意，不应让两个电源电压都导通，因为这会形成从第一电源电压VDDIA到第二电源电压VDDIB的一个直接短路通道，这是不允许的。通过简单分析，为实现上述真值表，上述对第一判断信号VDDIA_OK和第二判断信号VDDIB_OK进行第一预设逻辑运算，以输出控制第一开关组件131导通或关闭的第一逻辑信号netA的逻辑表达式是：

上述对第一判断信号VDDIA_OK和第二判断信号VDDIB_OK进行第二预设逻辑运算，以输出控制第二开关组件132导通或关闭的第二逻辑信号netB的逻辑表达式是：

因而，控制逻辑组件133具体可基于上述逻辑表达式，通过相应的门电路组合(包括与门电路、或门电路以及非门电路中的任意组合)来实现。

在一些示例中，如图6所示，第一开关组件131及第二开关组件132具体可均包括第一PMOS管M5，第一PMOS管M5的漏极接入电源电压VDDIx(第一电源电压VDDIA或第二电源电压VDDIB)，第一PMOS管M5的栅极接入逻辑信号netX(第一逻辑信号netA或第二逻辑信号netB)，第一PMOS管M5的源极和衬底与第二级切换模组130的输出端电性连接，以通过第二切换模组130的输出端输出第一电源电压VDDIA或第二电源电压VDDIB。这样一来，当逻辑信号netx(第一逻辑信号netA或第二逻辑信号netB)为0时，导通相应的第一PMOS管M5，使得第二切换模组130的输出端输出的目标输出电压VDD为电源电压VDDIx(第一电源电压VDDIA或第二电源电压VDDIB)。

在一些示例中，如图7所示，图7中VDDIx表示电源电压，netx表示逻辑信号，其中x＝A或B。第一开关组件131及第二开关组件132具体可均包括第二PMOS管M6、第三PMOS管M7以及NMOS管M8，第二PMOS管M6的源极和衬底均接入电源电压VDDIx(第一电源电压VDDIA或第二电源电压VDDIB)，第二PMOS管M6的栅极、第三PMOS管M7的栅极以及NMOS管M8的栅极均接入逻辑信号netx(第一逻辑信号netA或第二逻辑信号netB)，第二PMOS管M6的漏极分别与第三PMOS管M7的漏极及NMOS管M8的漏极电性连接，NMOS管M8的源极接地，第三PMOS管M7的源极和衬底均与第二级切换模组130的输出端电性连接，以通过第二切换模组130的输出端输出电源电压VDDIx(第一电源电压VDDIA或第二电源电压VDDIB)作为目标输出电压VDD。这样一来，第二PMOS管M6和第三PMOS管M7形成一种所谓的“背靠背”连接方案。当逻辑信号netx(第一逻辑信号netA或第二逻辑信号netB)为0时，相应的第二PMOS管M6和第三PMOS管M7导通，NMOS管M8不通，此时为正常工作状态，使得第二切换模组130的输出端输出的目标输出电压VDD为电源电压VDDIx(第一电源电压VDDIA或第二电源电压VDDIB)。当逻辑信号netx(第一逻辑信号netA或第二逻辑信号netB)为1时，相应的第二PMOS管M6和第三PMOS管M7关断，NMOS管M8导通，将第二PMOS管M6和第三PMOS管M7的连接的中间节点拉到地，此时，NMOS管M8只需要一个很小尺寸的NMOS管即可。同时，通过这样的结构设置，当第一电源电压VDDIA与第二电源电压VDDIB的电压不同时，可以避免开关管的衬底倒灌漏电。

本申请实施例中，其具体采用了两级电源切换电路的方案，一级比一级能力加强，类似于逐级“自举”。此时，第二级切换模组130输出的输出电压虽强于第一级切换模组110输出的第一输出电压VDDI_AO1，但其亦仅适用于给全芯片供电时，适用于整个芯片功耗不大(例如<1mA)的应用场景。而对于一些功耗更大的应用场景，其需进一步改进为三级电源切换电路的方案，因而，在一些示例中，如图8、图9以及图10所示，本双电源切换电路100具体还包括第二级控制模组140以及第三级切换与稳压模组150，其中，第二级切换模组130重新配置为根据第一判断信号VDDIA_OK和第二判断信号VDDIB_OK，导通第一开关组件131，使得第二级切换模组130的输出端输出的第二输出电压VDDI_AO2为第一电源电压VDDIA，或导通第二开关组件132，使得第二级切换模组130的输出端输出的第二输出电压VDDI_AO2为第二电源电压VDDIB。第二级控制模组140具体可配置为在第二输出电压VDDI_AO2供电下进行工作，以根据第一判断信号VDDIA_OK生成第一控制信号(未图示)，及根据第二判断信号VDDIB_OK生成第二控制信号(未图示)。第三级切换与稳压模组150具体可包括第一LDO稳压输出模块LDOA以及第二LDO输出模块LDOB，配置为根据第一控制信号使能第一LDO稳压输出模块LDOA，使得第三级切换与稳压模组150的输出端输出的目标输出电压VDD为基于第一电源电压VDDIA生成的第一稳压电压，或根据第二控制信号使能第二LDO稳压输出模块LDOB，使得第三级切换与稳压模组150的输出端输出的目标输出电压VDD为基于第二电源电压VDDIB生成的第二稳压电压。

这样一来，目标输出电压VDD由两个LDO稳压输出模块并联输出产生，而这两个LDO稳压输出模块具体可以是完全相同的低压差线性稳压器(Low Dropout Regulator，简称LDO)，其中，LDOA的主输入电源是第一电源电压VDDIA，辅输入电源是第二输出电压VDDI_AO2，既可以如图9所示，直接输入第一判断信号VDDIA_OK来使能或者关闭该LDOA，亦可以如图10所示，输入判断信号VDDIx_OK(具体为第一判断信号VDDIA_OK)经第二级控制模组140的控制逻辑模块生成的第一控制信号，以使能或者关闭该LDOA，当使能第一LDO稳压输出模块LDOA时，第一LDO稳压输出模块LDOA可基于第一电源信号电源电压VDDIA生成第一稳压电压，以供第三级切换与稳压模组150的输出端进行相应的输出。同理，LDOB的主输入电源是第二电源电压VDDIB，辅输入电源是第二输出电压VDDI_AO2，既可以如图9所示，直接输入第二判断信号VDDIB_OK来使能或者关闭该LDOB，亦可以如图10所示，输入判断信号VDDIx_OK(具体为第二判断信号VDDIB_OK)经第二级控制模组140的控制逻辑模块生成的第二控制信号，以使能或者关闭该LDOB，当使能第二LDO稳压输出模块LDOB时，第二LDO稳压输出模块LDOB可基于第二电源信号电源电压VDDIB生成第二稳压电压，以供第三级切换与稳压模组150的输出端进行相应的输出。当某个LDO(LDOA或LDOB)关闭的时候，其输出处于高阻状态，不影响另一个LDO(LDOB或LDOA)正常工作。

在一些示例中，如图10所示，第一LDO稳压输出模块LDOA及第二LDO输出模块LDOB均包括第四PMOS管M9和运算放大器U1，第四PMOS管M9的衬底以及运算放大器U1的供电端均接入第二输出电压VDDI_AO2，运算放大器U1的同相输入端接入第二预设电压值的参考电压VREF2，运算放大器U1的输出端与第四PMOS管M9的栅极电性连接，第四PMOS管M9的漏极接入第一电源电压VDDIA或第二电源电压VDDIB，运算放大器U1的反相输入端及第四PMOS管M9的源极均与第三级切换与稳压模组150的输出端电性连接，以通过第三级切换与稳压模组150的输出端输出第一稳压电压或第二稳压电压。这样一来，第四PMOS管M9的衬底端，运算放大器U1的供电端，以及控制逻辑模块的电源均为第二输出电压VDDI_AO2。这样确保了，即使电源电压VDDIx(第一电源电压VDDIA或第二电源电压VDDIB)掉电，LDO(LDOA或LDOB)衬底均不会发生倒灌漏电，控制逻辑模块能够正常工作，因此确保该LDO LDO(LDOA或LDOB)可以正常关闭。运算放大器U1的功耗通常不大，大约10～20uA左右，完全在第二输出电压VDDI_AO2的带载能力范围内。

另外，基于上述实施例可知，(1+R1/R2)·VREF设定了电源检测的比较阈值。同时，第一判断信号VDDIA_OK还作用到第三级切换与稳压模组150的第一LDO稳压输出模块LDOA，第二判断信号VDDIB_OK还作用到第三级切换与稳压模组150的第二LDO输出模块LDOB。此时，为了解决第一电源电压VDDIA或第二电源电压VDDIB掉电后电源浮空的这种情况，(1+R1/R2)·VREF这个阈值的选取非常重要：需要大于等于第三级切换与稳压模组150的输出端输出的目标输出电压VDD。因为当发生掉电时，假设是第一电源电压VDDIA掉电，第三级切换与稳压模组150的第一LDO稳压输出模块LDOA会通过功率管衬底倒灌拖住第一电源电压VDDIA，阻止第一电源电压VDDIA进一步下降，使得第一电源电压VDDIA最终会稳定到比目标输出电压VDD略微低一点点的电压，假如检测阈值(1+R1/R2)·VREF<VDD，那么比较器(第一比较器LPCMP1和第二比较器LPCMP2)因为阈值过低可能检测不到电源电压(第一电源电压VDDIA和第二电源电压VDDIB)发生了掉电事件。举个设计实例：假设VDD＝1.32V，那么可以选取(1+R1/R2)·VREF＝1.4V，假设VREF＝1.0V，那么R1/R2＝0.4，可以选取R1＝80K，R2＝200K。

在一个实施例中，本申请实施例提供一种电源架构(未图示)，包括第一电源、第二电源以及上述的双电源切换电路100，第一电源输出第一电源电压VDDIA，第二电源输出第二电源电压VDDIB。

以该电源架构为SOC电源架构为例，在一些示例中，如图11所示，其提出的一种使用图8所示双电源切换电路的SoC电源架构。Power Switch输入两个电源电压(第一电源电压VDDIA和第二电源电压VDDIB)，Power Switch输出两个“永远在线”(Always On)的输出电压(第一输出电压VDDI_AO1和第二输出电压VDDI_AO2)，其中，第一输出电压VDDI_AO1能力非常弱(带载能力几个uA)，第二输出电压VDDI_AO2能力中等(带载能力几百uA)。PowerSwitch还输出两个电源指示标志信号(第一判断信号VDDIA_OK和第二判断信号VDDIB_OK)，送给LDOA和LDOB及其它需要的电路。LDOA和LDOB并联使用，输出目标输出电压VDD，形成强带载能力的电源切换与稳压电路。优选地，LDOA与LDOB是完全相同的LDO。当第一电源电压VDDIA和第二电源电压VDDIB都有电时，LDOA和LDOB都工作，它们共同分担负载电流。当VDDIx(第一电源电压VDDIA或第二电源电压VDDIB)没有电的时候(浮空或者被拉到GND)，Power Switch检测到VDDIx(第一电源电压VDDIA或第二电源电压VDDIB)没有电，于是输出VDDIx_OK(第一判断信号VDDIA_OK或第二判断信号VDDIB_OK)＝0，从而关闭LDOx(LDOA或LDOB)，这个时候由另一个LDOx(LDOB或LDOA)提供目标输出电压VDD及相应的负载电流。

一般地，我们会让时钟/复位/电源系统的核心部分工作在第二输出电压VDDI_AO2下，这包括OSC，POR(VDDI_POR)，BGR/IBIAS等电路。任何一个VDDIx(第一电源电压VDDIA或第二电源电压VDDIB)发生掉电，第二输出电压VDDI_AO2都有电，这些电路都不会受到影响，这是整个系统仍然能够维持正常工作的必要条件。

SoC系统的主体部分，包括CPU、存储器系统、外设系统，挂在目标输出电压VDD下。在目标输出电压VDD下还应该包括相应的POR电路(VDD_POR)。只要有一个VDDIx(第一电源电压VDDIA或第二电源电压VDDIB)有电，目标输出电压VDD都是永远有电的，确保了SoC系统能够正常工作。

可能有部分I/O PAD，用于定义或改变Power Switch的功能，这部分I/O PAD需要工作在第一输出电压VDDI_AO1下。例如BYP PAD用作Power Switch的bypass功能：当BYP＝0时Power Switch正常工作；当BYP＝1时Power Switch被屏蔽掉，第一电源电压VDDIA可以直通第一输出电压VDDI_AO1和第二输出电压VDDI_AO2。用I/O PAD来定义和改变芯片的功能，是一种很重要的可测性设计手段。

可能有部分I/O PAD，用于定义或改变芯片的功能(Power Switch除外)，例如复位引脚RSTN，对于驱动显示芯片有IM引脚(用于选择通信接口模式)，LDO的使能引脚，OSC外灌模式使能引脚等，这部分I/O必须有电才能确保系统功能正常，因此需要工作在第二输出电压VDDI_AO2下。

在一些示例中，如图12所示，其提出的一种使用图2所示双电源切换电路的SoC电源架构。只有一个LDO，其工作电源就是VDDI_AO2。从这个框图看，整个芯片工作电源就是VDDI_AO2，其下面的电路包括BGR、OSC、POR、LDO、IO等，LDO下面包括CPU、System、POR等，总之最终的电流都是来自于VDDI_AO2。采用这种电源方案的SoC系统，功耗不宜太大。

尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。

即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，“示例性”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims (10)

1.一种双电源切换电路，其特征在于，包括第一级切换模组、第一级控制模组以及第二级切换模组，其中，

所述第一级切换模组，配置为基于第一电源电压和第二电源电压，生成向所述第一级控制模组进行供电的第一输出电压；

所述第一级控制模组，配置为在所述第一输出电压供电下进行工作，以分别生成用于判断所述第一电源电压是否发生掉电的第一判断信号以及用于判断所述第二电源电压是否发生掉电的第二判断信号；

所述第二级切换模组，包括第一开关组件和第二开关组件，配置为根据所述第一判断信号和所述第二判断信号，导通所述第一开关组件，使得所述第二级切换模组的输出端输出的目标输出电压为所述第一电源电压，或导通所述第二开关组件，使得所述第二级切换模组的输出端输出的目标输出电压为所述第二电源电压。

2.根据权利要求1所述的双电源切换电路，其特征在于，所述第一级切换模组包括第一开关管、第二开关管、第三开关管以及第四开关管，所述第一开关管的漏极、所述第二开关管的漏极以及所述第三开关管的栅极均接入所述第一电源电压，所述第二开关管的栅极、所述第三开关管的漏极以及所述第四开关管的漏极均接入所述第二电源电压，所述第一开关管的栅极、所述第一开关管的源极、所述第二开关管的源极、所述第三开关管的源极、所述第四开关管的源极以及所述第四开关管的栅极均与所述第一级切换模组的输出端电性连接，以在所述第一级切换模组的输出端输出所述第一输出电压。

3.根据权利要求2所述的双电源切换电路，其特征在于，所述第一开关管、所述第二开关管、所述第三开关管以及所述第四开关管均为Native PMOS管；

或，所述第一开关管、所述第二开关管、所述第三开关管以及所述第四开关管均为PMOS管，所述第一级切换模组还包括串联在所述第一电源电压和所述第二电源电压之间的第一电阻和第二电阻，所述第一电阻和所述第二电阻之间的连接处与所述第一级切换模组的输出端电性连接。

4.根据权利要求1所述的双电源切换电路，其特征在于，所述第一级控制模组包括基准电压产生模块、第一比较器和第二比较器，所述基准电压产生模块配置为基于所述第一输出电压生成第一预设电压值的基准输出电压，所述第一比较器的供电端和所述第二比较器的供电端均接入所述第一输出电压，所述第一比较器的第一输入端和所述第二比较器的第一输入端均接入所述基准输出电压，所述第一比较器的第二输入端接入所述第一电源电压，以通过所述第一比较器的输出端输出所述第一判断信号，所述第二比较器的第二输入端接入所述第二电源电压，以通过所述第二比较器的输出端输出所述第二判断信号。

5.根据权利要求4所述的双电源切换电路，其特征在于，所述第一比较器的第二输入端与所述第一电源电压之间还串联有第三电阻，所述第三电阻与所述第一比较器的第二输入端之间的连接处还与第四电阻的一端电性连接，所述第四电阻的另一端接地，所述第三电阻和所述第四电阻构成电阻分压网络，以将所述第一电源电压衰减后送入所述第一比较器的第二输入端；所述第二比较器的第二输入端与所述第二电源电压之间还串联有第五电阻，所述第五电阻与所述第二比较器的第二输入端之间的连接处还与第六电阻的一端电性连接，所述第六电阻的另一端接地，所述第五电阻和所述第六电阻构成电阻分压网络，以将所述第二电源电压衰减后送入所述第二比较器的第二输入端。

6.根据权利要求1所述的双电源切换电路，其特征在于，所述第二级切换模组还包括：

控制逻辑组件，配置为对所述第一判断信号和所述第二判断信号进行第一预设逻辑运算，以输出控制所述第一开关组件导通或关闭的第一逻辑信号，以及对所述第一判断信号和所述第二判断信号进行第二预设逻辑运算，以输出控制所述第二开关组件导通或关闭的第二逻辑信号。

7.根据权利要求6所述的双电源切换电路，其特征在于，所述第一开关组件及所述第二开关组件均包括第一PMOS管，所述第一PMOS管的漏极接入所述第一电源电压或第二电源电压，所述第一PMOS管的栅极接入所述第一逻辑信号或第二逻辑信号，所述第一PMOS管的源极和衬底与所述第二级切换模组的输出端电性连接，以通过所述第二切换模组的输出端输出所述第一电源电压或所述第二电源电压；

或，所述第一开关组件及所述第二开关组件均包括第二PMOS管、第三PMOS管以及NMOS管，所述第二PMOS管的源极和衬底均接入所述第一电源电压或第二电源电压，所述第二PMOS管的栅极、所述第三PMOS管的栅极以及所述NMOS管的栅极均接入所述第一逻辑信号或第二逻辑信号，所述第二PMOS管的漏极分别与所述第三PMOS管的漏极及所述NMOS管的漏极电性连接，所述NMOS管的源极接地，所述第三PMOS管的源极和衬底均与所述第二级切换模组的输出端电性连接，以通过所述第二切换模组的输出端输出所述第一电源电压或所述第二电源电压。

8.根据权利要求1-7任一项所述的双电源切换电路，其特征在于，还包括第二级控制模组以及第三级切换与稳压模组，其中，

所述第二级切换模组，重新配置为根据所述第一判断信号和所述第二判断信号，导通所述第一开关组件，使得所述第二级切换模组的输出端输出的第二输出电压为所述第一电源电压，或导通所述第二开关组件，使得所述第二级切换模组的输出端输出的第二输出电压为所述第二电源电压；

所述第二级控制模组，配置为在所述第二输出电压供电下进行工作，以根据所述第一判断信号生成第一控制信号，及根据所述第二判断信号生成第二控制信号；

所述第三级切换与稳压模组，包括第一LDO稳压输出模块以及第二LDO输出模块，配置为根据所述第一控制信号使能所述第一LDO稳压输出模块，使得所述第三级切换与稳压模组的输出端输出的目标输出电压为基于所述第一电源电压生成的第一稳压电压，或根据所述第二控制信号使能所述第二LDO稳压输出模块，使得所述第三级切换与稳压模组的输出端输出的目标输出电压为基于所述第二电源电压生成的第二稳压电压。

9.根据权利要求8所述的双电源切换电路，其特征在于，所述第一LDO稳压输出模块及所述第二LDO输出模块均包括第四PMOS管和运算放大器，所述第四PMOS管的衬底以及所述运算放大器的供电端均接入所述第二输出电压，所述运算放大器的同相输入端接入第二预设电压值的参考电压，所述运算放大器的输出端与所述第四PMOS管的栅极电性连接，所述第四PMOS管的漏极接入所述第一电源电压或所述第二电源电压，所述运算放大器的反相输入端及所述第四PMOS管的源极均与所述第三级切换与稳压模组的输出端电性连接，以通过所述第三级切换与稳压模组的输出端输出所述第一稳压电压或所述第二稳压电压。

10.一种电源架构，其特征在于，包括第一电源、第二电源以及如权利要求1-9任一项所述的双电源切换电路，所述第一电源输出所述第一电源电压，所述第二电源输出所述第二电源电压。

Images