CN111033431A - 用于高速微控制器的片上nmos无电容ldo - Google Patents

Abstract

本发明公开了一种电压调节器，该电压调节器包括被配置为放大反馈电压和参考电压之间的差值的误差放大器。该调节器还包括N型金属氧化物半导体(NMOS)驱动电路。该驱动电路包括n型场效应晶体管。该驱动电路通信地耦接到误差放大器的输出端。调节器还包括反馈电路，该反馈电路通信地耦接在NMOS驱动电路和误差放大器的输入端之间以提供反馈电压。

Description

用于高速微控制器的片上NMOS无电容LDO

技术领域

本公开涉及电压调节，并且更具体地，涉及一种片上无电容器的低压差(LDO)电压调节器。

相关技术的描述

LDO可包括直流(DC)线性电压调节器，其即使在供电电压和输出几乎相同时也可调节输出电压。LDO用于避免开关操作。LDO耗散功率以便调节输出电压。LDO可用功率场效应晶体管(FET)来实现。此外，可利用差分放大器来实现LDO以放大误差。差分放大器的输入可监测由电阻器比率确定的输出的分数。LDO可包括来自已知的稳定电压参考的输入。LDO可通过使它们的晶体管驱动至饱和来操作。从未调节电压到调节电压的电压降可与整个晶体管上的饱和电压一样低。可在LDO中使用功率FET或双极型晶体管。

LDO的一个特征是其静态电流。此电流可考虑LDO的输入电流和输出电流之间的差值。此电流可由LDO汲取以便控制其内部电路进行正确操作。

LDO的瞬时响应为对于负载电流的阶跃变化的最大允许输出电压变化。响应可以是输出电容、此类电容的等效串联电阻、旁路电容器和最大负载电流的函数。

LDO的应用可包括电压、电流和温度监测、诊断信息收集。LDO可利用可编程电流限制、有源输出放电或与LDO相关的电源控制来控制。

附图说明

图1是在30纳秒的周期内从1毫安至75毫安的瞬时负载变化的图示，其具有6纳法的衰减值；

图2提供了图1所示的不稳定性的更详细视图；

图3示出了关于此类不稳定性的附加信息，描绘了在变化的温度下调节器电压在30mV范围和40mV范围之间的移动；

图4示出了可导致输出的不稳定性的PMOS驱动器无电容LDO的示例性架构；

图5和图6示出了根据本公开的实施方案的示例性调节器；

图7至图10示出了根据本公开的实施方案的调节器的瞬时响应、性能和其他特性；并且

图11可示出本发明改善的一个不同系统。

发明内容

本公开的实施方案可包括电压调节器。该电压调节器可包括被配置为放大反馈电压和参考电压之间的差值的误差放大器。该电压调节器可包括NMOS驱动电路。NMOS驱动电路可包括n型场效应晶体管，该驱动电路可通信地耦接到误差放大器的输出端。该电压调节器可包括反馈电路，该反馈电路通信地耦接在NMOS驱动电路和误差放大器的输入端之间以提供反馈电压。结合上述实施方案中的任一个，该电压调节器可包括泵电路，该泵电路被配置为在NMOS驱动电路的输出端处的瞬时电压下降时将电流泵送到NMOS驱动电路的栅极节点中。结合上述实施方案中的任一个，该电压调节器可包括放电电路，该放电电路被配置为在NMOS驱动电路的输出端处的瞬时电压过冲时使NMOS驱动电路的栅极节点放电。结合上述实施方案中的任一个，该电压调节器可包括连接到NMOS驱动电路的输出端的负载，NMOS驱动电路的输出端被配置为向负载提供功率，其中NMOS驱动电路的输出端与负载之间的连接无电容器。结合上述实施方案中的任一个，该电压调节器可包括第一缓冲电路，该第一缓冲电路通信地耦接到NMOS驱动电路的输出端并且被配置为发信号通知被配置为在瞬时电压过冲时使NMOS驱动电路的栅极节点放电的放电电路。结合上述实施方案中的任一个，第一缓冲电路包括具有对应于瞬时电压过冲的跳闸电压的多个反相器。结合上述实施方案中的任一个，该电压调节器可包括第二缓冲电路，该第二缓冲电路通信地耦接到NMOS驱动电路的输出端并且被配置为发信号通知被配置为在瞬时电压下降时将电流泵送到NMOS驱动电路的栅极节点中的泵电路。结合上述实施方案中的任一个，第二缓冲电路可包括多个反相器。结合上述实施方案中的任一个，该电压调节器可包括被配置为将电流泵送到NMOS驱动电路的栅极节点中的泵电路，其中电流的量基于NMOS驱动电路的输出端上的电压峰值的大小。结合上述实施方案中的任一个，该电压调节器可包括泵电路，该泵电路被配置为基于施加到NMOS驱动电路的输出的增大的负载来将增大的电流泵送到NMOS驱动电路的栅极节点中。结合上述实施方案中的任一个，该电压调节器可包括差分电路，该差分电路被配置为将NMOS驱动电路的输出与另一参考电压进行比较。结合上述实施方案中的任一个，该另一参考电压与第一参考电压相同。结合上述实施方案中的任一个，差分电路通信地耦接到泵电路。结合上述实施方案中的任一个，差分电路通过第二缓冲器耦接至泵电路。结合上述实施方案中的任一个，差分电路耦接到放电电路。结合上述实施方案中的任一个，差分电路通过第一缓冲器耦接到放电电路。

本公开的实施方案可包括微控制器、处理器、半导体器件、芯片或包括上述电压调节器的任何组合的系统。

本公开的实施方案可包括由上述微控制器、处理器、半导体器件、芯片、系统或电压调节器中的任一个执行的方法。

具体实施方式

本公开的实施方案可涉及片上LDO电压调节器。此类调节器相对于内部电容器而言可为无电容器的。例如，此类调节器可用于高速微控制器中。此类调节器可基于晶体管，诸如NMOS晶体管。

本公开的实施方案可解决与PMOS无电容LDO相关联的与浪费功率相关的问题。此外，本公开的实施方案可解决与设计实现具有大约150毫安平均电流的快速瞬时响应的无电容LDO相关联的问题。

本公开的实施方案包括在使用电容为0至30nF的负载电容器时稳定的无电容LDO。即使在零电流负载条件下并且具有优异的负载瞬时响应，也可执行这种稳定性。

本公开的实施方案可包括一类电路，其使用具有两个非重叠的反相时钟链的快速差分电路。它们可响应于调节器输出的瞬时变化而相互排斥。

图1是在30纳秒的周期内从1毫安至75毫安的瞬时负载变化的图示，其具有6纳法的衰减值。这可使用现有的PMOS无电容LDO来产生。如图所示，这可能由于结构不佳而导致不稳定性。

图2提供了此类不稳定性的更详细视图。红色迹线可为在更可变的蓝色迹线之前开始的迹线。

图3示出了关于此类不稳定性的附加信息，描绘了在变化的温度下调节电压在30mV范围和40mV范围之间的移动。图3中的不同曲线图表示不同的Vdd值和负载。Vdd值可包括1.98V、2.6V、3.3V或3.65V。温度可包括-40℃、0℃、25℃、85℃、100℃、125℃或150℃。负载可包括1mA、50mA或75mA。

图4示出了可导致输出的这种不稳定性的PMOS驱动器无电容LDO的示例性架构。

图5和图6示出了根据本公开的实施方案的示例调节器。这种调节器可与PMOS驱动器LDO对比。图5和图6的调节器可结合NMOS驱动器晶体管。晶体管可使用降压调节器的1.3V输出来生成1.1V的VDD核芯。后接两个反相器链连同切换器电路的差分器可形成在微控制器的正常操作期间防止大电压下降和过冲所需的快速瞬时响应系统。图5和图6示出了一种调节器的示例性实施方案。该调节器可包括如图5和图6中所标记的部件P1、A、B、C、D和E。

图5示出LDO，其包括误差放大器(折叠的共源共栅结构)502，输出NMOS驱动器504(M0)，用于反馈的电阻分压器506，用于快速瞬时响应的差分器508以及包括M1和M2的2-晶体管电路510。

误差放大器502可包括作为电流偏置的来自2-晶体管电路510的输出pbias_out的输入。误差放大器502可放大已知电压诸如Vbg(其可为0.8V)与来自电阻分压器506的反馈电压之间的差值。误差放大器502可由Vdd3供电并且针对其自身的电源接地。Vdd3可在例如2.7V至3.7V或1.3V至1.5V的范围内。误差放大器502相对于Vdd3的电流可为Idd3并且可为最大120微安。误差放大器502的输出端可连接到电容器Cmiller，连接的电容器Cmiller继而接地。在本公开的实施方案中，该电容器可被移除。电容值可为200皮法。输出可被标引为P1。输出可被馈送到输出NMOS驱动器504中。

P1可被馈送到驱动器504的晶体管的栅极中。基极或源极可连接到降压调节器的电压或Vbuck。该电压可设定为1.3V至1.5V。发射极可产生1.1V。发射极可连接到被标引为P2的节点。P2也可被标引为Vreg_out并且可为电压调节的输出。P2可连接至地，与网络506、可省略的0-20纳法负载电容器Cl以及低至7Ω的负载电阻器Rl并联。总输出电流可小于500微安。

网络506可包括串联的R1和R2，其中电容器Ct与R1并联。进入网络506的电流可为80微安。反馈信号可从Ct、R1和R2的结合点发送至误差放大器502的负端子。该负端子处的电压可为大约0.8V。Ct可为负载补偿快速瞬时响应电容器并且具有10皮法的值。

电路510可包括连接到第一晶体管M1的源极的Vdd3，该第一晶体管的发射极连接到第二晶体管M2的源极。M2的栅极可通过缓冲器连接到aux信号，并且M2的发射极可连接到P1。M1的栅极可连接到Pbias_out。该连接可通过误差放大器502的内部节点。

M2可具有内置反馈，因为其充当源极跟随器而不是开关。aux信号的量值可取决于负载瞬变。对于轻负载瞬变，aux信号上的电压峰值可能较小。因此，M1可向节点P1提供较小电流。P1可具有连接的200pF电容器。对于重负载瞬变，aux信号可具有较大振幅。这可导致从M1到P1的较大电流。

电路510可通过误差放大器502将电流泵送到NMOS驱动器的栅极中。每当在Vreg_out处感测到瞬时电压下降时，均可执行这种操作。通过M1的电流容量可为6微安。

差分器508可为用于构建跳闸点的差分的放大器，如下文进一步讨论。差分器508可包括与Vreg_out的连接作为输入。差分器508可包括连接在Vreg_out和运算放大器的负端子之间的电容器Cdiff。Cuff的电容可为10皮法。电阻器反馈回路可连接在运算放大器的输出端与运算放大器的负端子之间。电阻器反馈回路可包括值为100千欧姆的电阻器Rdiff。运算放大器可由Vdd3供电并接地。输出可为在经过缓冲链后可施加到电路510的aux信号。恒定电压诸如Vbg或0.8V可连接到运算放大器的正端子。在电阻器反馈回路中流动的电流可为150微安。因此，作为aux信号的差分输出可为具有反相极性的Vreg_out的差分输出。

图6示出了下文提及的A、B、C、D和E。差分器508可参照图6被标引为(A)。电路510可被标引为(D)。

Vreg_out的输出可提供给LDO所在的系统的其他部件，诸如微控制器。Vreg_out可被提供给这种微控制器的数字核芯。

aux信号可被提供给位于(B)处的第一缓冲器链。可使用任何合适数量或种类的缓冲器。例如，可使用四个反相器。锥形缓冲器的输出可作为slave_buf_out路由到电路510。

并联地，aux信号可在(C)处被提供给第二缓冲器链。可使用任何合适数量或种类的缓冲器。例如，可使用五个反相器。锥形缓冲器的输出可作为slave_buf_out_n路由到电路510。

因此，这两个缓冲器链的组合可导致600毫伏和730毫伏之间的跳闸点。超过该值的任何电压均可视为高输入。

在电路510中，slave_buf_out_n可路由到晶体管M3的栅极。M3的源极可以大约8千欧姆的值连接到电阻器Rt。电阻器Rt可在P1处连接到误差放大器502的输出端。每当在Vreg_out处感测到瞬时电压过冲时，该电路可使NMOS驱动器的栅极模式放电。

在操作中，在(A)处，差分器在从带隙参考电压获得的800mV下偏置。这可提供对Vreg_out中的峰值的校准响应。

在(B)处，锥形缓冲器的第一链可馈送到(D)中。延迟可各自小于三纳秒。延迟可为差分器的正向响应。

在(C)处，锥形缓冲器的第二链可馈送到(E)中。延迟可各自小于三纳秒。延迟可为差分器的负向响应。与第一链相比，负向可能是由于在链的前部有额外的反相器。

在(D)处，电路具有由PMOS晶体管M1形成的电流源，其栅极由从误差放大器生成的Pbias_out驱动。当M2被来自(B)的锥形缓冲器的输出完全接通时，电路具有泵6毫安的能力。每当Vreg_out尝试快速下降时，slave_out可从其静态800mV(VBG)移动最多2.5V。这进一步由(B)调节并且驱动M2，M2继而将预先确定的电流泵送到NMOS驱动器的栅极P1中。因此，它可快速校正Vreg_out上的初始电压损失。只有Vreg_out快速下降，此操作才有效，因为差分器的响应对于缓慢移动信号为空。差分器的截止频率可为例如147KHz。

在(E)处，电路具有电阻器Rt连同NMOS晶体管M3，其当被'slave_buf_out_n'驱动为高时，将在P1处使栅极节点放电。每当Vreg_out由于负载电流需求突然下降而快速上升(或试图上升)时，该电路可激活。当Vreg_out尝试快速过冲时，差分器的输出信号slave_out可从其静态800mV(VBG)值下降至大约300mV。这可由具有独特反相器INV的(C)进一步调节。INV可具有在550mV到720mV之间的Vtrip值。反相器链(C)可包括在INV之后的锥形缓冲器。这些器件将驱动(E)中的M3，M3继而通过Rt使P1放电至接地。因此，NMOS驱动器的栅极可快速校正Vreg_out上电压的初始峰值或过冲。只有vreg_out快速上升时，才发生此操作，因为差分器的响应对于缓慢移动信号为空。差分器的截止频率为147KHz。

图5和图6示出了操作的附加示例性值和描述。

图7至图10示出了根据本公开的实施方案的调节器的瞬时响应、性能和其他特性。

在图7中，负载电流的上升和下降与调节器的输出电压的小峰值相遇。图8是图7所示的输出电压中的小峰值的更详细视图。

在图9中，向调节器施加在30纳秒内从1mA到75mA的负载变化。示出了调节器的电压响应。因此，调节器可能只遇到较小的电压下降和过冲。图10是图8的更详细视图。

即使在VDD3为大约2V的情况下，其他调节器诸如PMOS无电容LDO驱动器也可允许操作。然而，与本公开的NMOS无电容LDO驱动器相比，对于相同负载容量，此类PMOS无电容LDO可消耗四倍功率。PMOS无电容LDO可由于双回路构造而固有地不稳定，并且为了稳定操作，可需要大约6纳法的最小片上电容。PMOS无电容LDO可对电源、负载和温度的变化提供较差的调节。这可能是由于大约40分贝的非常低的DC增益。与NMOS无电容LDO驱动器相比，PMOS无电容LDO可具有较差的瞬时响应，这是由于转换速率的限制和小于25MHz的带宽。

本公开的实施方案可包括具有稳定操作的无电容LDO。该稳定操作可归因于NMOSSF级的低输出阻抗。NMOS无电容LDO可仅消耗其他系统的1/4的功率。NMOS无电容LDO在PVT、负载、功率、电压和温度上稳定，具有在0-50纳法范围内的负载电容器。这可归因于单回路和单个主导极架构。NMOS无电容LDO可在小于500微伏的变化下执行非常好的线路、负载和温度调节。这可归因于80分贝的高DC增益。NMOS无电容LDO可需要最小2.5V的VDD3以实现在所有极端情况下的保证操作。

本公开的实施方案可包括一种NMOS无电容LDO，其使用具有用于驱动VDDCORE负载的NMOS源极跟随器的电路。该独特的不连续快速瞬时响应电路可生成用于阻止过冲和下冲的非重叠反相时钟信号。这些信号可以是相互排斥的，以避免任何大的信号振荡行为。NMOS无电容LDO可提供以200MHz+时钟速度运行的高性能马达控制部件的良好电源管理方案。对在仅30ns就从1mA变化到150mA(并且反之亦然)的负载的瞬时响应可表示显著的性能提升。

图11可示出本发明改善的一个不同系统。此架构部署了与双反馈回路级联的两个误差放大器。频率补偿是复杂的，因为第一误差放大器需要电容器Cd进行补偿，而第二放大器需要电容器Cl进行补偿。如果Cl较低，则慢回路稳定性较好，而如果Cl较大，则快回路稳定性较好，这种相互冲突的要求使得该系统在本质上不稳定。

尽管上文已描述了示例实施方案，但在不脱离这些实施方案的实质和范围的情况下，可由本公开进行其他变型和实施方案。

Claims (12)

1.一种电压调节器，包括：

误差放大器，所述误差放大器被配置为放大反馈电压和参考电压之间的差值；

包括n型场效应晶体管的N型金属氧化物半导体(NMOS)驱动电路，所述NMOS驱动电路通信地耦接到所述误差放大器的输出端；和

反馈电路，所述反馈电路通信地耦接在所述NMOS驱动电路和所述误差放大器的输入端之间以提供所述反馈电压。

2.根据权利要求1所述的电压调节器，还包括泵电路，所述泵电路被配置为在所述NMOS驱动电路的输出端处的瞬时电压下降时将电流泵送到所述NMOS驱动电路的栅极节点中。

3.根据权利要求1至2中任一项所述的电压调节器，还包括放电电路，所述放电电路被配置为在所述NMOS驱动电路的输出端处的瞬时电压过冲时使所述NMOS驱动电路的栅极节点放电。

4.根据权利要求1至3中任一项所述的电压调节器，还包括连接到所述NMOS驱动电路的输出端的负载，所述NMOS驱动电路的所述输出端被配置为向所述负载提供功率，其中所述NMOS驱动电路的所述输出端与所述负载之间的所述连接无电容器。

5.根据权利要求1至4中任一项所述的电压调节器，还包括缓冲电路，所述缓冲电路通信地耦接到所述NMOS驱动电路的输出端并且被配置为发信号通知被配置为在瞬时电压过冲时使所述NMOS驱动电路的栅极节点放电的放电电路。

6.根据权利要求5所述的电压调节器，其中所述缓冲电路包括具有对应于所述瞬时电压过冲的跳闸电压的多个反相器。

7.根据权利要求1至4中任一项所述的电压调节器，还包括缓冲电路，所述缓冲电路通信地耦接到所述NMOS驱动电路的输出端并且被配置为发信号通知被配置为在瞬时电压下降时将电流泵送到所述NMOS驱动电路的栅极节点中的泵电路。

8.根据权利要求7所述的电压调节器，其中所述缓冲电路包括多个反相器。

9.根据权利要求1至8中任一项所述的电压调节器，还包括泵电路，所述泵电路被配置为将电流泵送到所述NMOS驱动电路的栅极节点中，其中所述电流的量基于所述NMOS驱动电路的输出端上的电压峰值的大小。

10.根据权利要求1至9中任一项所述的电压调节器，还包括泵电路，所述泵电路被配置为基于施加到所述NMOS驱动电路的输出端的增大的负载来将增大的电流泵送到所述NMOS驱动电路的栅极节点中。

11.一种微控制器，包括根据权利要求1至10中任一项所述的电压调节器。

12.一种方法，所述方法由根据权利要求1至10中任一项所述的电压调节器的操作执行。

Images