CN115185330B - Ldo驱动电路、驱动芯片和电子设备 - Google Patents

Ldo驱动电路、驱动芯片和电子设备 Download PDF

Info

Publication number
CN115185330B
CN115185330B CN202210995971.9A CN202210995971A CN115185330B CN 115185330 B CN115185330 B CN 115185330B CN 202210995971 A CN202210995971 A CN 202210995971A CN 115185330 B CN115185330 B CN 115185330B
Authority
CN
China
Prior art keywords
electrically connected
unit
ldo
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210995971.9A
Other languages
English (en)
Other versions
CN115185330A (zh
Inventor
孟威威
宋志军
吴传奎
呙顺乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202210995971.9A priority Critical patent/CN115185330B/zh
Publication of CN115185330A publication Critical patent/CN115185330A/zh
Application granted granted Critical
Publication of CN115185330B publication Critical patent/CN115185330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及LDO驱动电路、驱动芯片和电子设备，该LDO驱动电路包括误差放大器、功率驱动单元、LDO输出级电路和升压电路单元，功率驱动单元的第一电压输入端与LDO输出级电路的输出端相连接，功率驱动单元的第二电压输入端与升压电路单元的输出端电性连接，功率驱动单元的第二电压输入端和第一电压输入端之间的电压差为预设参考电源电压VDD，使得整个功率驱动单元相当于浮地，且通过升压电路单元的输出端为功率驱动单元供电，从整体上降低了常规LDO驱动电路的复杂度，有效的减小了整个驱动电路版图面积。

Description

LDO驱动电路、驱动芯片和电子设备
技术领域
本申请涉及电子电路，具体涉及一种LDO驱动电路、驱动芯片和电子设备。
背景技术
低压差线性稳压器(LDO:Low Dropout Regulator)具有电路结构简单、噪声低等优点，目前已成为电源管理芯片中的重要组成部分。功率级LDO驱动电路能够为后级电路(BUCK电路或BUCK_BOOST)提供稳定的输出电压和足够的电流，因而被广泛应用于电源管理芯片中。
对于现有功率级LDO驱动电路而言，其电路结构往往较为复杂，驱动电路版图面积过大。
发明内容
鉴于此，本申请提供一种LDO驱动电路、驱动芯片和电子设备，能够大大降低功率级LDO驱动电路的复杂度，有效的减少了驱动电路版图的面积。
一种LDO驱动电路，包括依次电性连接的误差放大器、功率驱动单元和LDO输出级电路，LDO输出级电路的输出端通过电压反馈单元与误差放大器的同相输入端电性连接，功率驱动单元的第一电压输入端与LDO输出级电路的输出端电性连接；
LDO驱动电路包括升压电路单元，升压电路单元的输入端与LDO输出级电路的输出端电性连接，升压电路单元的输出端与功率驱动单元的第二电压输入端电性连接，升压电路单元用于接收LDO输出级电路输出的目标电压信号，并结合预设参考电源电压生成升压电源电压信号以输出到功率驱动单元的第二电压输入端，功率驱动单元的第二电压输入端和第一电压输入端之间的电压差为预设参考电源电压。
在一个实施例中，功率驱动单元包括电性连接的栅极驱动单元和超级源随器，栅极驱动单元的第一端与误差放大器的输出端电性连接，栅极驱动单元的第二端与超级源随器的第一端电性连接，栅极驱动单元的第三端接地，栅极驱动单元的第二端还通过降压电阻与升压电路单元的输出端电性连接，超级源随器的第二端通过预设偏置电流源与LDO输出级电路的输出端电性连接，超级源随器的第三端与LDO输出级电路的控制端电性连接。
在一个实施例中，功率驱动单元包括电性连接的栅极驱动单元、第一PMOS管和超级源随器，栅极驱动单元的第一端与误差放大器的输出端电性连接，栅极驱动单元的第二端与第一PMOS管的栅极电性连接，栅极驱动单元的第三端接地；
第一PMOS管的栅极还通过降压电阻与升压电路单元的输出端电性连接，第一PMOS管的源极分别与第一偏置电流源的一端和超级源随器的第一端电性连接；
第一偏置电流源的另一端与升压电路单元的输出端电性连接，超级源随器的第二端通过第二偏置电流源与第一PMOS管的漏极电性连接，超级源随器的第三端与LDO输出级电路的控制端电性连接，第一PMOS管的漏极还与LDO输出级电路的输出端电性连接，第一PMOS管为隔离管。
在一个实施例中，栅极驱动单元包括电性连接的第一NMOS管和电压隔离保护单元，第一NMOS管的栅极与误差放大器的输出端电性连接，第一NMOS管的源极接地，第一NMOS管的漏极与电压隔离保护单元的第一端电性连接；
电压隔离保护单元的第二端与预设参考电源电性连接，电压隔离保护单元的第三端与第一PMOS管的栅极电性连接。
在一个实施例中，电压隔离保护单元为第二NMOS管，第二NMOS管的源极与第一NMOS管的漏极电性连接，第二NMOS管的栅极与预设参考电源电性连接，第二NMOS管的漏极与第一PMOS管的栅极电性连接，第一NMOS管和第一PMOS管各自的耐压值均小于第二NMOS管的耐压值。
在一个实施例中，超级源随器包括第三NMOS管和第二PMOS管，第三NMOS管的栅极与第一PMOS管的源极电性连接，第三NMOS管的漏极与第二PMOS管的栅极电性连接，第三NMOS管的源极分别与第二偏置电流源的一端和第二PMOS管的漏极电性连接；
第二偏置电流源的另一端与第一PMOS管的漏极电性连接，第二PMOS管的源极与升压电路单元的输出端电性连接，第二PMOS管的栅极还通过上拉电阻与升压电路单元的输出端电性连接，第二PMOS管的漏极还与LDO输出级电路的控制端电性连接；
第三NMOS管和第二PMOS管各自的耐压值均小于第二NMOS管的耐压值。
在一个实施例中，第三NMOS管和第二PMOS管均为隔离管。
在一个实施例中，电压反馈单元包括电性连接的第一分压电阻和第二分压电阻，第一分压电阻的一端与LDO输出级电路的输出端电性连接，第一分压电阻的另一端与误差放大器的同相输入端电性连接，第二分压电阻的一端与第一分压电阻的一端连接且另一端接地。
在一个实施例中，LDO输出级电路包括第四NMOS管，第四NMOS管的栅极与功率驱动单元的输出端电性连接，第四NMOS管的漏极用于接收输入电压信号，第四NMOS管的源极与电压反馈单元电性连接，并用于输出目标电压信号。
在一个实施例中，升压电路单元采用电荷泵单元。
此外，还提供一种驱动芯片，驱动芯片包括上述LDO驱动电路。
此外，还提供一种电子设备，电子设备包括上述驱动芯片。
上述LDO驱动电路，包括依次电性连接的误差放大器、功率驱动单元和LDO输出级电路，LDO输出级电路的输出端通过电压反馈单元与误差放大器的同相输入端电性连接，功率驱动单元的第一电压输入端与LDO输出级电路的输出端电性连接，LDO驱动电路包括升压电路单元，升压电路单元的输入端与LDO输出级电路的输出端电性连接，升压电路单元的输出端与功率驱动单元的第二电压输入端电性连接，升压电路单元用于接收LDO输出级电路输出的目标电压信号，并结合预设参考电源电压生成升压电源电压信号以输出到功率驱动单元的第二电压输入端，功率驱动单元的第二电压输入端和第一电压输入端之间的电压差为预设参考电源电压，其中，上述功率驱动单元的第一电压输入端与升压电路单元的输入端相连接，上述功率驱动单元的第二电压输入端与升压电路单元的输出端电性连接，功率驱动单元的第二电压输入端和第一电压输入端之间的电压差为预设参考电源电压，使得整个功率驱动单元相当于浮地，浮地电压大小即为上述目标电压信号的电压大小，且通过升压电路单元的输出端为功率驱动单元供电，从整体上降低了常规LDO驱动电路的复杂度，有效的减小了整个驱动电路版图面积。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的一种LDO驱动电路的电路结构框图；
图2是本申请提供的一种功率驱动单元的电路结构示意图；
图3是本申请提供的另一种功率驱动单元的电路结构示意图；
图4是本申请提供的又一种LDO驱动电路的电路结构示意图。
具体实施方式
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
如图1所示，提供一种LDO驱动电路100，该LDO驱动电路100包括依次电性连接的误差放大器110、功率驱动单元120和LDO输出级电路130，LDO输出级电路130的输出端还通过电压反馈单元140与误差放大器110的同相输入端电性连接，功率驱动单元120的第一电压输入端与LDO输出级电路100的输出端电性连接。
其中，为了便于叙述，以下图1至图3中，功率驱动单元120与误差放大器110之间的节点用dru表示，功率驱动单元120与LDO输出级电路130之间的节点用drv表示。
误差放大器110用于将电压反馈单元140输出的反馈调节电压信号Vfb与预设参考电压信号Vref进行比较，并输出对应的初始电压驱动信号至功率驱动单元120的信号控制输入端。
功率驱动单元120用于根据初始电压驱动信号生成功率级驱动信号并输出至LDO输出级电路130以对LDO输出级电路130的输出电压进行调节。
LDO输出级电路130用于根据功率级驱动信号输出目标电压信号。
电压反馈单元140用于接收LDO输出级电路130输出的目标电压信号，根据目标电压信号产生反馈调节电压信号Vfb并输出至误差放大器110的同相输入端，直至目标电压信号达到预设目标电压值。
LDO驱动电路100包括升压电路单元150，升压电路单元150的输入端与LDO输出级电路130的输出端电性连接，升压电路单元150的输出端与功率驱动单元120的第二电压输入端电性连接，升压电路单元150用于接收LDO输出级电路130输出的目标电压信号，并结合预设参考电源电压生成升压电源电压信号以输出到功率驱动单元120的第二电压输入端，功率驱动单元120的第二电压输入端和第一电压输入端之间的电压差为预设参考电源电压VDD。
其中，上述LDO驱动电路100上电后，此时反馈调节电压信号Vfb与预设参考电压信号Vref相比，显然小于预设参考电压信号Vref，误差放大器110输出对应的初始电压驱动信号，随着电压反馈单元140输出的反馈调节电压信号Vfb不断增加，此时初始电压驱动信号也不断增大，此时功率驱动单元120输出的功率级驱动信号也不断增大，LDO输出级电路130输出的目标电压信号也不断增大。
随着电压反馈单元140接收LDO输出级电路130输出的不断增大的目标电压信号，输出的反馈调节电压信号Vfb不断增加并接近预设参考电压信号Vref时，环路中每个节点的电压都达到一个稳定值，LDO输出级电路130输出的目标电压信号达到预设目标电压值，即上述LDO驱动电路100达到稳态。
其中，上述功率驱动单元120的第一电压输入端与LDO输出级电路130的输出端相连接，上述功率驱动单元120的第二电压输入端与升压电路单元150的输出端电性连接。
升压电路单元150在接入预设参考电源VDD的基础上，进而对LDO输出级电路130输出的目标电压信号进行升压，升压电路单元150输入的目标电压信号以Vout表示，则升压电路单元150输出的升压电源电压信号的大小为Vout+VDD并输出至上述功率驱动单元120的第二电压输入端，即上述功率驱动单元120通过第二电压输入端输入的供电电压的大小为Vout+VDD，由于上述功率驱动单元120的第一电压输入端与LDO输出级电路130的输出端相连接，升压电路单元150的输出端与目标电压信号之间的电压差为预设参考电源电压VDD，此时功率驱动单元120的第二电压输入端和第一电压输入端之间的电压差为预设参考电源电压VDD，浮地电压为Vout，简化了驱动电路的结构。
其中，升压电路单元150的输出端的电压随输入的目标电压信号Vout而变化，例如当Vout＝0.5VDD时，升压电路单元150的输出端的电压为1.5VDD。
本实施例中，通过误差放大器110、功率驱动单元120、LDO输出级电路130、电压反馈单元140和升压电路单元150的配合，上述功率驱动单元120的第一电压输入端与LDO输出级电路130的输出端相连接，上述功率驱动单元120的第二电压输入端与升压电路单元150的输出端电性连接，此时功率驱动单元120的第二电压输入端和第一电压输入端之间的电压差为预设参考电源电压VDD，浮地电压为Vout，使得整个功率驱动单元120相当于浮地，且通过升压电路单元150的输出端为功率驱动单元120供电，进而使得LDO输出级电路130输出的目标电压信号达到预设目标电压值，从整体上降低了常规LDO驱动电路100的复杂度，有效的减小了整个驱动电路版图面积，简化了整个LDO驱动电路100的结构。
在一个实施例中，如图2所示，功率驱动单元120包括电性连接的栅极驱动单元121、第一PMOS管P1和超级源随器122，栅极驱动单元121的第一端与误差放大器110的输出端电性连接，栅极驱动单元121的第二端与第一PMOS管P1的栅极电性连接，栅极驱动单元121的第三端接地。
其中，栅极驱动单元121用于输出对应的电压驱动信号至第一PMOS管P1的栅极。
第一PMOS管P1的栅极还通过降压电阻R1与升压电路单元150的输出端电性连接，第一PMOS管P1的源极分别与第一偏置电流源I1的一端和超级源随器122的第一端电性连接。
第一偏置电流源I1的另一端与升压电路单元150的输出端电性连接，超级源随器122的第二端通过第二偏置电流源I2与第一PMOS管P1的漏极电性连接，超级源随器122的第三端与LDO输出级电路130的控制端电性连接，第一PMOS管P1的漏极还与LDO输出级电路130的输出端电性连接。
其中，第一PMOS管P1为隔离管，以实现目标电压信号和系统地之间的电压隔离。
其中，由于第一PMOS管P1的漏极与LDO输出级电路130的输出端电性连接，超级源随器122的第二端通过第二偏置电流源I2与第一PMOS管P1的漏极电性连接，显然，第一PMOS管P1的漏极和超级源随器122的第二端并没有真正接地(对应的电压为Vout)，因此相当于浮地。
其中，超级源跟随器122用于使得节点drv对应的电压值跟随第一PMOS管P1源极电压变化而变化，通过设置超级源随器122，能够使得图3示中的节点drv阻抗大大降低，将对应的极点推高到高频进而使得整个电路环路的稳定性更容易补偿。
在一个实施例中，如图3所示，功率驱动单元120包括电性连接的栅极驱动单元121和超级源随器122，栅极驱动单元121的第一端与误差放大器110的输出端电性连接，栅极驱动单元121的第二端与超级源随器122的第一端电性连接，栅极驱动单元121的第三端接地，栅极驱动单元121的第二端还通过降压电阻R1与升压电路单元150的输出端电性连接，超级源随器122的第二端通过预设偏置电流源(为简便起见，预设偏置电流源这里以第二偏置电流源I2替代)与LDO输出级电路130的输出端电性连接，超级源随器122的第三端与LDO输出级电路130的控制端电性连接。
本实施例中，将图2所示的实施例中的第一PMOS管P1以及第一偏置电流源I1去除(剩余器件均相同)，通过栅极驱动单元121的输出端直接与超级源随器122的第一端相连接，相对于图2所示的实施例，本实施例的技术方案进一步简化了电路结构。
在一个实施例中，如图2所示，栅极驱动单元121包括电性连接的第一NMOS管N1和电压隔离保护单元121a，第一NMOS管N1的栅极与误差放大器110的输出端电性连接，第一NMOS管N1的源极接地，第一NMOS管N1的漏极与电压隔离保护单元121a的第一端电性连接；
电压隔离保护单元121a的第二端与预设参考电源VDD电性连接，电压隔离保护单元121a的第三端与第一PMOS管P1的栅极电性连接。
其中，电压隔离保护单元121a的主要作用在于为第一NMOS管N1提供电压隔离保护作用，避免升压电路单元150的输出端所输出的升压电源电压信号对第一NMOS管N1造成损害。
其中，图3中栅极驱动单元121的结构与图2所示栅极驱动单元121的结构相同，区别在于，电压隔离保护单元121a的第三端与第三NMOS管P3的栅极直接电性连接，在此不再赘述。
在一个实施例中，如图2所示，电压隔离保护单元121a为第二NMOS管N2，第二NMOS管N2的源极与第一NMOS管N1的漏极电性连接，第二NMOS管N2的栅极与预设参考电源VDD电性连接，第二NMOS管N2的漏极与第一PMOS管P1的栅极电性连接，第一NMOS管和第一PMOS管各自的耐压值均小于第二NMOS管的耐压值。本实施例中第一NMOS管N1和第一PMOS管P1各自的耐压值均小于第二NMOS管N2的耐压值，即只有第二NMOS管N2为高压器件，剩余的各个MOS管均为低压器件，即第一NMOS管N1和第一PMOS管P1均为低压器件，第二NMOS管N2用来隔离升压电源电压信号与接地端之间的高压来保护第一NMOS管N1，由于高压管的沟道面积较大，即占据的芯片版图面积较大，通过第一NMOS管N1和第二NMOS管N2的配合，进一步减少了高压管的数量，整体上降低了常规LDO驱动电路100的复杂度，有效的减小了整个LDO驱动电路100的版图面积，简化了整个LDO驱动电路100的结构。
在一个实施例中，如图2所示，超级源随器122包括第三NMOS管N3和第二PMOS管P2，第三NMOS管N3的栅极与第一PMOS管P1的源极电性连接，第三NMOS管N3的漏极与第二PMOS管P2的栅极电性连接，第三NMOS管N3的源极分别与第二偏置电流源I2的一端和第二PMOS管P2的漏极电性连接。
第二偏置电流源I2的另一端与第一PMOS管P1的漏极电性连接，第二PMOS管P2的源极与升压电路单元150的输出端电性连接，第二PMOS管P2的栅极还通过上拉电阻R2与升压电路单元150的输出端电性连接，第二PMOS管P2的漏极还与LDO输出级电路130的输入端电性连接。
本实施例中，采用超级源随器122，此时节点drv的驱动电路输出阻抗为：
其中，节点drv的输出极点为而当没采用超级源随器122时，节点drv的输出极点为/>gN3表示第三NMOS管N3的跨导，gP2表示第二PMOS管P2的跨导，节点Vdrv对应的极点频率迅速变大(相当于变为原来的R1gP2倍)，进而将后续对应的电路极点推向高频，进而使得整个环路的稳定性更容易补偿。
其中，第三NMOS管N3和第二PMOS管P2各自的耐压值均小于第二NMOS管N2的耐压值，即第三NMOS管N3和第二PMOS管P2也采用低压器件，且第三NMOS管N3和第二PMOS管P2均为隔离管，用于实现目标电压信号和系统地之间的电压隔离。
本实施例中，第三NMOS管N3与第二PMOS管P2均采用低压器件，进一步减少了高压管的数量，进一步从整体上降低了常规LDO驱动电路100的复杂度，有效的减小了整个LDO驱动电路100的版图面积，简化了整个LDO驱动电路100的结构。
在一个实施例中，如图3所示，超级源随器122包括第三NMOS管N3和第二PMOS管P2，超级源随器122的结构与图2所示的实施例中对应器件的结构相同，第三NMOS管N3的栅极与第二NMOS管N2的漏极电性连接，第三NMOS管N3的源极分别与第二偏置电流源I2的一端和第二PMOS管P2的漏极电性连接。
第二偏置电流源I2的另一端与LDO输出级电路的输出端电性连接，第二PMOS管P2的源极与升压电路单元150的输出端电性连接，第二PMOS管P2的栅极还通过上拉电阻R2与升压电路单元150的输出端电性连接，第二PMOS管P2的漏极还与LDO输出级电路130的输入端电性连接。其中，本实施例中，相对于图2所示实施例，相当于省去了第一偏置电流源I1和第一PMOS管P1，同样地，第三NMOS管N3和第二PMOS管P2各自的耐压值均小于第二NMOS管N2的耐压值，即第三NMOS管N3和第二PMOS管P2也采用低压器件，且第三NMOS管N3和第二PMOS管P2均为隔离管，用于实现目标电压信号和系统地之间的电压隔离。
本实施例中，第三NMOS管N3与第二PMOS管P2均采用低压器件，进一步减少了高压管的数量，进一步从整体上降低了常规LDO驱动电路100的复杂度，有效的减小了整个LDO驱动电路100的版图面积，简化了整个LDO驱动电路100的结构。
在一个实施例中，如图4所示，电压反馈单元140包括电性连接的第一分压电阻R3和第二分压电阻R4，第一分压电阻R3的一端与LDO输出级电路130的输出端电性连接，第一分压电阻R3的另一端与误差放大器110的同相输入端电性连接，第二分压电阻R4的一端与第一分压电阻R4的一端连接且另一端接地。
在一个实施例中，如图4所示，LDO输出级电路130包括第四NMOS管N4，第四NMOS管N4的栅极与功率驱动单元120的输出端电性连接，第四NMOS管N4的漏极用于接收输入电压信号，第四NMOS管N4的源极与电压反馈单元140电性连接，并用于输出目标电压信号。
其中，本实施例中功率驱动单元120具体采用图2中对应所示的电路结构，电压反馈单元140采用图4中对应所示的电路结构，此时，参考图2和图4，当整个LDO驱动电路100的Vin上电时，Vout＝0V，Vfb＝0V，误差放大器110输出的初始电压驱动信号小于第一NMOS的导通阈值，第一NMOS管N1处于断开状态，此时第一PMOS管P1的栅极电压逐渐升高，节点drv的电压也逐渐升高，此时第四NMOS管N4导通，Vout开始上升，Vfb电压也开始上升，误差放大器110输出的初始电压驱动信号也会在Vfb接近Vref时慢慢升高，当初始电压驱动信号大于第一NMOS管N1的导通电压时，第一NMOS管N1开始导通，将第一PMOS管P1栅极节点电压慢慢拉低，同时节点drv的电压也会降低，最终，电压反馈单元140处于稳定状态，Vfb、初始电压驱动信号和节点drv的电压稳定在某一个电压，维持目标电压信号Vout的稳定。
当LDO输出级电路130输出的目标电压信号达到预设目标电压值时，预设目标电压值Vout为：
本实施例中，Vref表示预设参考电压信号，升压电源电压信号VCP为VDD+Vout，节点drv的电压值Vdrv的处于VCP和Vout之间。
本实施例中，采用超级源随器件122，能够将第四NMOS管N4的功率管极点推向高频，有利于整个驱动环路的稳定性补偿。
本实施例中，第一NMOS管N1采用低压器件，第二NMOS管N2采用高压器件，第一PMOS管P1、第二PMOS管P2和第三NMOS管N3均采用低压隔离管，只需要采用一个高压管和多个低压隔离管，大大降低了高压管的数量，且可工作在较宽的输入电压范围，从整体上降低了LDO驱动电路100的复杂度，有效的减小了整个驱动电路版图面积。
在以上叙述的各个实施例中，升压电路单元150可采用电荷泵单元或boost升压电源；但不以此为限，本领域人员可根据实际电路需要选择合理的升压电路。
在一个实施例中，如图4所示，LDO输出级电路130还包括滤波单元131，滤波单元131的一端与第四NMOS管N4的源极电性连接，滤波单元131的另一端接地。
在一实施例中，上述滤波单元131采用RC滤波，滤波电容为C，滤波电阻为R5。
此外，还提供一种驱动芯片，驱动芯片包括上述LDO驱动电路100。
此外，还提供一种电子设备，电子设备包括上述驱动芯片。
上述装置中各个单元的划分仅用于举例说明，在其他实施例中，可将上述装置按照需要划分为不同的单元，以完成上述装置的全部或部分功能。关于的上述装置具体限定可以参见上文中对于方法的限定，在此不再赘述。
即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“例如”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“例如”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。
应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims (11)

1.一种LDO驱动电路，其特征在于，包括依次电性连接的误差放大器、功率驱动单元和LDO输出级电路，所述LDO输出级电路的输出端通过电压反馈单元与所述误差放大器的同相输入端电性连接，所述功率驱动单元的第一电压输入端与所述LDO输出级电路的输出端电性连接；
所述LDO驱动电路包括升压电路单元，所述升压电路单元的输入端与所述LDO输出级电路的输出端电性连接，所述升压电路单元的输出端与所述功率驱动单元的第二电压输入端电性连接，所述升压电路单元用于接收所述LDO输出级电路输出的目标电压信号，并结合预设参考电源电压生成升压电源电压信号以输出到所述功率驱动单元的第二电压输入端，所述功率驱动单元的第二电压输入端和第一电压输入端之间的电压差为所述预设参考电源电压。
2.根据权利要求1所述的LDO驱动电路，其特征在于，所述功率驱动单元包括电性连接的栅极驱动单元和超级源随器，所述栅极驱动单元的第一端与所述误差放大器的输出端电性连接，所述栅极驱动单元的第二端与所述超级源随器的第一端电性连接，所述栅极驱动单元的第三端接地，所述栅极驱动单元的第二端还通过降压电阻与所述升压电路单元的输出端电性连接，所述超级源随器的第二端通过预设偏置电流源与所述LDO输出级电路的输出端电性连接，所述超级源随器的第三端与所述LDO输出级电路的控制端电性连接。
3.根据权利要求1所述的LDO驱动电路，其特征在于，所述功率驱动单元包括电性连接的栅极驱动单元、第一PMOS管和超级源随器，所述栅极驱动单元的第一端与所述误差放大器的输出端电性连接，所述栅极驱动单元的第二端与所述第一PMOS管的栅极电性连接，所述栅极驱动单元的第三端接地；
所述第一PMOS管的栅极还通过降压电阻与所述升压电路单元的输出端电性连接，所述第一PMOS管的源极分别与第一偏置电流源的一端和所述超级源随器的第一端电性连接；
所述第一偏置电流源的另一端与所述升压电路单元的输出端电性连接，所述超级源随器的第二端通过第二偏置电流源与所述第一PMOS管的漏极电性连接，所述超级源随器的第三端与所述LDO输出级电路的控制端电性连接，所述第一PMOS管的漏极还与所述LDO输出级电路的输出端电性连接；
所述第一PMOS管为隔离管。
4.根据权利要求3所述的LDO驱动电路，其特征在于，所述栅极驱动单元包括电性连接的第一NMOS管和电压隔离保护单元，所述第一NMOS管的栅极与所述误差放大器的输出端电性连接，所述第一NMOS管的源极接地，所述第一NMOS管的漏极与所述电压隔离保护单元的第一端电性连接；
所述电压隔离保护单元的第二端与预设参考电源电性连接，所述电压隔离保护单元的第三端与所述第一PMOS管的栅极电性连接。
5.根据权利要求4所述的LDO驱动电路，其特征在于，所述电压隔离保护单元为第二NMOS管，所述第二NMOS管的源极与所述第一NMOS管的漏极电性连接，所述第二NMOS管的栅极与预设参考电源电性连接，所述第二NMOS管的漏极与所述第一PMOS管的栅极电性连接，所述第一NMOS管和所述第一PMOS管各自的耐压值均小于所述第二NMOS管的耐压值。
6.根据权利要求5所述的LDO驱动电路，其特征在于，所述超级源随器包括第三NMOS管和第二PMOS管，所述第三NMOS管的栅极与所述第一PMOS管的源极电性连接，所述第三NMOS管的漏极与所述第二PMOS管的栅极电性连接，所述第三NMOS管的源极分别与所述第二偏置电流源的一端和所述第二PMOS管的漏极电性连接；
所述第二偏置电流源的另一端与所述第一PMOS管的漏极电性连接，所述第二PMOS管的源极与所述升压电路单元的输出端电性连接，所述第二PMOS管的栅极还通过上拉电阻与所述升压电路单元的输出端电性连接，所述第二PMOS管的漏极还与所述LDO输出级电路的控制端电性连接；
所述第三NMOS管和所述第二PMOS管各自的耐压值均小于所述第二NMOS管的耐压值。
7.根据权利要求6所述的LDO驱动电路，其特征在于，所述第三NMOS管和所述第二PMOS管均为隔离管。
8.根据权利要求1所述的LDO驱动电路，其特征在于，所述LDO输出级电路包括第四NMOS管，所述第四NMOS管的栅极与所述功率驱动单元的输出端电性连接，所述第四NMOS管的漏极用于接收输入电压信号，所述第四NMOS管的源极与所述电压反馈单元电性连接，并用于输出所述目标电压信号。
9.根据权利要求1所述的LDO驱动电路，其特征在于，所述升压电路单元采用电荷泵单元。
10.一种驱动芯片，其特征在于，所述驱动芯片包括权利要求1至9中任一项所述的LDO驱动电路。
11.一种电子设备，其特征在于，所述电子设备包括权利要求10所述的驱动芯片。
CN202210995971.9A 2022-08-18 2022-08-18 Ldo驱动电路、驱动芯片和电子设备 Active CN115185330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210995971.9A CN115185330B (zh) 2022-08-18 2022-08-18 Ldo驱动电路、驱动芯片和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210995971.9A CN115185330B (zh) 2022-08-18 2022-08-18 Ldo驱动电路、驱动芯片和电子设备

Publications (2)

Publication Number Publication Date
CN115185330A CN115185330A (zh) 2022-10-14
CN115185330B true CN115185330B (zh) 2024-02-02

Family

ID=83524379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210995971.9A Active CN115185330B (zh) 2022-08-18 2022-08-18 Ldo驱动电路、驱动芯片和电子设备

Country Status (1)

Country Link
CN (1) CN115185330B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2605102A1 (en) * 2011-12-12 2013-06-19 Dialog Semiconductor GmbH A high-speed LDO Driver Circuit using Adaptive Impedance Control
CN104780684A (zh) * 2015-04-20 2015-07-15 成都岷创科技有限公司 直流转换led驱动电路
CN105163431A (zh) * 2015-08-21 2015-12-16 上海艾为电子技术股份有限公司 驱动电路、发光电路和移动终端
WO2016022861A1 (en) * 2014-08-06 2016-02-11 Texas Instruments Incorporated Short-circuit protection for voltage regulators
CN105867506A (zh) * 2016-04-14 2016-08-17 中国电子科技集团公司第二十四研究所 一种内嵌参考电压的ldo
CN107465334A (zh) * 2016-06-06 2017-12-12 华润矽威科技（上海）有限公司 驱动源电路及带箝位的功率开关管栅极驱动电路
CN108055737A (zh) * 2018-01-18 2018-05-18 上海灿瑞科技股份有限公司 一种升压dc-dc led恒流驱动电路
CN208351364U (zh) * 2018-07-12 2019-01-08 上海艾为电子技术股份有限公司 一种线性稳压电路
WO2019075007A1 (en) * 2017-10-12 2019-04-18 Microchip Technology Incorporated LDO WITHOUT MICRO-CHANNEL-ON-CHIP CAPACITOR FOR HIGH-SPEED MICROCONTROLLERS
US10498333B1 (en) * 2018-10-24 2019-12-03 Texas Instruments Incorporated Adaptive gate buffer for a power stage
EP3594772A1 (en) * 2018-07-09 2020-01-15 Stichting IMEC Nederland A low dropout voltage regulator, a supply voltage circuit and a method for generating a clean supply voltage
CN113193750A (zh) * 2021-07-01 2021-07-30 成都市安比科技有限公司 一种低压mosfet实现的耐高压ldo线性电源
CN113359930A (zh) * 2021-07-23 2021-09-07 上海艾为电子技术股份有限公司 线性稳压器、软启动方法以及电子设备
CN114123886A (zh) * 2021-11-04 2022-03-01 上海艾为电子技术股份有限公司 驱动电路、ois芯片及电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2533126B1 (en) * 2011-05-25 2020-07-08 Dialog Semiconductor GmbH A low drop-out voltage regulator with dynamic voltage control
EP2887173A1 (en) * 2013-12-20 2015-06-24 Dialog Semiconductor GmbH Method and apparatus for DC-DC converter with boost/low dropout (LDO) mode control
US10915121B2 (en) * 2018-02-19 2021-02-09 Texas Instruments Incorporated Low dropout regulator (LDO) with frequency-dependent resistance device for pole tracking compensation

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2605102A1 (en) * 2011-12-12 2013-06-19 Dialog Semiconductor GmbH A high-speed LDO Driver Circuit using Adaptive Impedance Control
WO2016022861A1 (en) * 2014-08-06 2016-02-11 Texas Instruments Incorporated Short-circuit protection for voltage regulators
CN104780684A (zh) * 2015-04-20 2015-07-15 成都岷创科技有限公司 直流转换led驱动电路
CN105163431A (zh) * 2015-08-21 2015-12-16 上海艾为电子技术股份有限公司 驱动电路、发光电路和移动终端
CN105867506A (zh) * 2016-04-14 2016-08-17 中国电子科技集团公司第二十四研究所 一种内嵌参考电压的ldo
CN107465334A (zh) * 2016-06-06 2017-12-12 华润矽威科技（上海）有限公司 驱动源电路及带箝位的功率开关管栅极驱动电路
WO2019075007A1 (en) * 2017-10-12 2019-04-18 Microchip Technology Incorporated LDO WITHOUT MICRO-CHANNEL-ON-CHIP CAPACITOR FOR HIGH-SPEED MICROCONTROLLERS
CN108055737A (zh) * 2018-01-18 2018-05-18 上海灿瑞科技股份有限公司 一种升压dc-dc led恒流驱动电路
EP3594772A1 (en) * 2018-07-09 2020-01-15 Stichting IMEC Nederland A low dropout voltage regulator, a supply voltage circuit and a method for generating a clean supply voltage
CN208351364U (zh) * 2018-07-12 2019-01-08 上海艾为电子技术股份有限公司 一种线性稳压电路
US10498333B1 (en) * 2018-10-24 2019-12-03 Texas Instruments Incorporated Adaptive gate buffer for a power stage
CN113193750A (zh) * 2021-07-01 2021-07-30 成都市安比科技有限公司 一种低压mosfet实现的耐高压ldo线性电源
CN113359930A (zh) * 2021-07-23 2021-09-07 上海艾为电子技术股份有限公司 线性稳压器、软启动方法以及电子设备
CN114123886A (zh) * 2021-11-04 2022-03-01 上海艾为电子技术股份有限公司 驱动电路、ois芯片及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Low power LDO with fast load transient response based on quick response circuit;Socheat HENG，等;IEEE;2529-2532 *
一种高电源噪声抑制比的LDO设计;王磊，等;微电子学;第４５卷(第５期);590-593, 598 *

Also Published As

Publication number Publication date
CN115185330A (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
EP3821523B1 (en) Ldo regulator using nmos transistor
US10666272B2 (en) COT control circuit and associated DC-DC converter
EP3436883B1 (en) A gate boosted low drop regulator
CN105843312B (zh) 高和低功率电压调节电路
CN104699153B (zh) 低压差线性稳压器
US20060028854A1 (en) Charge pump circuit
CN107425718B (zh) 一种直流降压调节电路结构
KR101164348B1 (ko) 전원 공급 회로
US10503187B1 (en) Apparatus for regulating a bias-voltage of a switching power supply
CN113765368A (zh) 一种三电平直流转换器、电源系统及芯片
US9257905B1 (en) Method and apparatus for power supply with fast transient response
DE102022205548A1 (de) Halbleiterbauelement und schaltnetzteil
US20220263406A1 (en) Converter and method for starting a switching power supply
CN106531059B (zh) 一种显示屏驱动电路和电子设备
CN111857230B (zh) 线性稳压器及电子设备
CN115185330B (zh) Ldo驱动电路、驱动芯片和电子设备
CN108988624B (zh) 一种异步启动电路
CN108258896B (zh) 软启动电路以及电源系统
CN113114030B (zh) 斜波注入电路及其在开关电源中的误差补偿方法
CN112799456B (zh) 电压变换电路及方法以及升降压变换电路
CN108390568B (zh) 一种使用低压pmos整流管的同步整流boost型电源调制电路
CN110262610B (zh) 一种功率管的线性稳压器
CN108923642B (zh) 一种升压控制电路及电子设备
US20140368178A1 (en) Voltage regulator
CN116742951B (zh) 开关电源电路及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant