CN110446992B - 具有降低的经调节的输出电压尖峰的低压差稳压器 - Google Patents

具有降低的经调节的输出电压尖峰的低压差稳压器 Download PDF

Info

Publication number
CN110446992B
CN110446992B CN201880020348.3A CN201880020348A CN110446992B CN 110446992 B CN110446992 B CN 110446992B CN 201880020348 A CN201880020348 A CN 201880020348A CN 110446992 B CN110446992 B CN 110446992B
Authority
CN
China
Prior art keywords
current
output
buffer circuit
control
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880020348.3A
Other languages
English (en)
Other versions
CN110446992A (zh
Inventor
卡洛·菲奥基
瓦雷里奥·皮萨蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMS CO LTD
Original Assignee
AMS CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMS CO LTD filed Critical AMS CO LTD
Publication of CN110446992A publication Critical patent/CN110446992A/zh
Application granted granted Critical
Publication of CN110446992B publication Critical patent/CN110446992B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

低压差稳压器包括输出电流支路(10)，该输出电流支路(10)布置在用于提供电源电位(VDD)的电源线(Vsupply)和用于提供经调节的输出电压(Vreg)的输出节点(O)之间。输出电流支路(10)包括输出驱动器(20)，以在输出节点(O)处提供输出电流(Iout)。输出驱动器(20)具有用于施加控制电压(Vc)的控制连接(G20)，用于根据控制电压(Vc)以不同的导电率操作输出驱动器(20)。LDO包括输入放大器级(30)，以向输出驱动器(20)的控制连接(G20)提供控制电压(Vc)。输入放大器级(30)被配置成根据输出电流(Iout)的增加或减小提供具有不同转换速率的控制电压(Vc)。

Description

具有降低的经调节的输出电压尖峰的低压差稳压器
技术领域
本发明涉及一种低压差稳压器，具有经调节的输出电压尖峰，尤其是当低压差稳压器的输出电流增加时。
背景技术
低压差稳压器(LDO)是直流线性稳压器，即使在电源电压非常接近输出电压的情况下，其也能够调节输出电压。LDO在可用于向负载供电的输出节点处提供经调节的输出电压。LDO通常包括输出电流支路，该输出电流支路布置在提供电源电位的电源线和提供经调节的输出电压的LDO的输出节点之间。电源线与电源耦合以在电源线处提供电源电位。
在某些应用中，要求LDO在其从电源提取的要传送到负载的输出电流中不提供很大的变化。在通过长电缆向LDO供电的应用中或当电源线上有大线圈时，使电源电流导数最小化是非常重要的。特别是，在存在非常小的电源上限的情况下，输出电流的导数是造成在电源上限的线圈端的大电压尖峰的原因。
输出电流支路包括输出驱动器，当负载连接到输出节点时，该输出驱动器在输出节点处提供输出电流。输出驱动器可以配置为具有控制连接(例如栅极连接)的功率晶体管，用于施加控制电压以控制功率晶体管的导电率。为了最小化电源电流的导数，功率晶体管的控制连接/栅极连接可以在控制电压的转换速率限制下充电/放电。因此，电源电流导数受到限制，并且在电源线上有大线圈的情况下，电源线受到的干扰较小。
在输出电流大的情况下，输出驱动器的控制连接的充电/放电受到控制电压的转换速率的限制是特别合理的。另一方面，在输出电流小的情况下，电源电流的导数很小，并且在电源线上不会观察到明显干扰。同时，输出驱动器对轻负载电流的栅极控制不是很敏感。因此，在输出电流向更高值发生大的瞬变之后，大的尖峰会影响输出节点的经调节的电压。
输出驱动器的更快响应会降低经调节的输出电压的尖峰，但会增强电源电流的变化。由于电源应力取决于功率器件偏置点，因此无法进行优化。这是因为功率器件的跨导在较大的输出电流下更大。
需要提供一种低压差稳压器，其在LDO的输出电流改变时，具有降低的经调节的输出电压尖峰。
发明内容
权利要求1记载了一种低压差稳压器，其在输出电流发生变化时，具有降低的经调节的输出电压尖峰。
低压差稳压器包括输出节点和输出电流支路，输出节点用于提供经调节的输出电压，输出电流支路布置在用于提供电源电位的电源线和输出节点之间。输出电流支路包括输出驱动器，以在输出节点处提供输出电流。输出驱动器具有控制连接以施加控制电压。输出驱动器被配置为根据控制电压以不同的导电率操作。低压差稳压器还包括输入放大器级，以向输出驱动器的控制连接提供控制电压。输入放大器级被配置为根据输出电流的增加或减小提供具有不同转换速率的控制电压。
在LDO输出节点处存在输出电流/负载电流瞬变的情况下，当输出/负载电流趋向于减小而不是增加时，在电源线处会产生最大的电流尖峰，这与LDO的实现无关。相反，输出节点处经调节的输出电压的尖峰相当依赖LDO结构，但当输出/负载电流增加时，该尖峰通常会大得多。其原因是输出驱动器(例如，功率晶体管)的跨导，其随着输出/负载电流的增加而增加。
以这样的方式，在输出驱动器控制连接(例如晶体管的栅极连接)处给定相同斜坡，当输出/负载电流较大时，在电源线上得到的电流变化较大，而当输出/负载(例如布置在输出电流路径中的晶体管)电流处于最低范围且LDO的响应过慢而因此在经调节的输出电压处出现大的尖峰时，则在电源线上实现的电流变化几乎可以忽略不计。
所提出的LDO被配置为当输出/负载电流小时，增加控制电压的转换速率，例如施加在输出驱动器的晶体管的栅极端子的栅极电压斜坡的转换速率。在电源引起的干扰方面，这是没有损害的，因为相关的电源电流导数仍然足够小，但它非常有助于降低LDO输出节点处经调节的电压的尖峰，因为这是发生尖峰的正确条件。
附图说明
图1示出了LDO的第一实施例，该LDO包括驱动输出驱动器的控制连接的转换速率限制缓冲电路。
图2示出了转换速率限制缓冲电路的一个实施例，该缓冲电路用于提供控制电压来控制输出驱动器。
图3示出了LDO的第二实施例，该LDO用于调节施加到LDO的输出驱动器的控制连接的控制电压的转换速率。
图4示出了LDO的第三实施例，该LDO用于调节施加到LDO的输出驱动器的控制连接的控制电压的转换速率。
具体实施方式
图1示出了LDO 1的开环方案，以限制输出驱动器20的控制电压Vc(例如栅极电压)的转换速率。LDO包括输出电流支路10，输出电流支路10布置在用于提供电源电位VDD的电源线Vsupply和输出节点O之间。输出电流支路10包括输出电流驱动器20以在输出节点O处提供输出电流Iout。输出驱动器20可以被配置为晶体管，例如功率晶体管。输出驱动器20具有控制连接G20以施加控制电压Vc。输出驱动器20被配置为根据控制电压Vc以不同的导电率操作。输入放大器级30控制施加到输出驱动器20的控制连接G20的控制电压Vc。LDO1还包括电容器70。该电容器70布置在参考电位和输出驱动器20的控制连接G20之间。
根据输入放大器级的第一实施例，输入放大器级30可以包括单个放大器电路100，其输出侧O100直接连接到输出驱动器20的控制连接G20。在这种情况下，放大器电路100控制控制信号Vc的施加，以改变输出驱动器20的导电率。输入放大器级30，并且特别是输入放大器电路100由电源线Vsupply提供的电源电位VDD供电。输入放大器电路100具有用于施加差分输入信号Vin的输入侧I100。输入放大器电路100具有用于施加参考信号Vref的输入连接E100a和用于施加反馈信号Vfb的输入连接E100b。输入信号Vfb通过包括分压器的反馈网络从经调节的输出电压Vreg得到。分压器包括电阻器80和90。
根据图1所示的输入放大器级的第二实施例，输入放大器级30包括输入放大器电路100和另外的缓冲电路200。缓冲电路200连接在放大器电路100的输出侧O100和输出驱动器20的控制连接G20之间。如上所述，输入放大器电路100具有用于施加参考信号Vref的输入连接E100a和用于施加反馈信号Vfb的输入连接E100b。
缓冲电路200具有输入侧I200，所述输入侧I200连接到输入放大器电路100的输出侧O100。输入放大器电路100提供施加到缓冲电路200的输入侧I200的输出信号OS。输入放大器级30被配置为使得缓冲电路200通过在输出侧O200产生控制电流Ic，来控制控制信号Vc的施加以控制输出驱动器20。缓冲电路200的输出侧O200连接到输出驱动器20的控制连接G20。如图1所示，缓冲电路200具有输入连接E200a和输入连接E200b，该输入连接E200a连接到输入放大器电路100的输出侧O100以接收输入放大器电路100的输出信号OS。缓冲电路200的输出侧O200被反馈到输入连接E200b。
输入放大器级30被配置为使得输出驱动器20的控制连接G20(例如功率晶体管的栅极连接)在转换速率限制下充电/放电。输入放大器电路100和/或缓冲电路200提供充电/放电控制电流Ic，使得在输出驱动器20的控制连接G20处的控制电压Vc的转换速率受到限制。这意味着输入放大器电路100和/或缓冲电路200防止控制电压Vc(例如晶体管20的栅极-源极电压)增加得太快，使得输出电流Iout也不会变得太快。因此，实现了对电源电流变化的适度安全控制。因此，电源电流导数受到限制，并且在大线圈连接到电源电位VDD的情况下，电源线Vsupply受到的干扰较小。
尽管图1所示的LDO开环方法精度较低、依赖于温度、操作条件和工艺，但其主要优点是没有任何调节滞后。为了简单起见，输出驱动器在图1中显示为N-MOS功率晶体管。然而，对于P-MOS方法也有同样的考虑因素。
如上所述，可以去除缓冲电路200，使得输入放大器级30仅包括输入放大器电路100，该输入放大器电路100以类似的控制电压Vc的转换速率限制直接驱动电容器70和输出驱动器20的控制连接G20。通过拆分输入放大器级30使得输入放大器级30包括输入放大器电路100和缓冲电路200所提供的优势是，相对于转换速率的考虑，独立地设计输入放大器电路100的跨导，以确保更好的噪声和偏移性能。此外，由于来自输入放大器电路100的高增益，即使在输出节点O处存在经调节的输出电压Vreg的小的尖峰时，缓冲电路200也更容易经受所需的转换速率限制。
由于控制电压Vc的转换速率限制，图1所示的LDO的实施例允许在大的输出电流Iout的情况下保持小的输出电流Iout的导数。然而，在小的输出电流Iout的情况下，控制电压Vc的转换速率限制导致对输出/负载电流变化的响应变得太慢，并且除非使用非常大的负载电容，否则受大电压尖峰影响的是经调节的输出电压Vreg而不是电源电压。
图2示出了缓冲电路200的可能实施例。缓冲电路200包括电流镜210、差分输入放大器级220以及为差分输入放大器级220提供偏置电流I_tail的偏置电流源230。电流镜电路210、差分输入放大器级220和偏置电流源230串联连接在用于提供电源电位VDD的电源线Vsupply和参考电位VSS之间。差分输入放大器级220连接到接收输入放大器电路100的输出信号OS的缓冲电路200的输入连接E200a，并且还连接到缓冲电路200的输入连接E200b，该输入连接E200b反馈到缓冲电路200的输出侧O200。
根据图2所示的实施例，差分输入放大器级220包括晶体管221，该晶体管221具有连接到缓冲电路200的输入连接E200a的控制连接G221。差分输入放大器级220包括晶体管222，该晶体管222具有连接到缓冲电路200的输入连接E200b的控制连接G222。晶体管221和222的相应源极连接连接到偏置电流源230。电流镜电路210包括晶体管211和212，所述晶体管211和212可被配置为P-MOS镜，如图2所示。根据替代实施例，晶体管221和222可被配置为N-MOS晶体管。电容器70布置在缓冲电路200的输出连接O200和偏置电流源230或参考电位VSS之间。
在小的输出/负载电流Iout的情况下，为了防止输出电压Vreg的大的电压尖峰，图1中所示的输入放大器级30被配置为根据输出电流Iout的增加或减小来提供具有不同转换速率的控制电压Vc。其思想是通过在功率晶体管20的栅极连接G20处提供不同的控制电压Vc的斜率/斜坡来使控制电压Vc的转换速率(例如栅极-源极电压Vc的转换速率)失去平衡。特别地，与输出电流Iout的减小相比，在输出电流Iout增大的情况下，输入放大器级30产生具有更大的转换速率的控制电压Vc。
根据图1所示的LDO的实施例，输入放大器级30被配置为使得输出驱动器20的控制连接G20，例如功率晶体管的栅极连接，通过具有不同值的两个控制电流Ic进行充电/放电。使得晶体管20的控制电压/栅极-源极电压Vc降低的控制电流Ic被选择为小于使其增加的控制电流Ic，以面对晶体管20在高电流下对栅极电压变化的更大的灵敏度。这就减少了输出电流导数相对电流值的大幅度扩展。充电和放电电流Ic都可以来自缓冲电路200或直接来自LDO的输入放大器电路100。电容器70可以可选地添加在输出驱动器20的控制连接G20处，以增强驱动输出驱动器20的上升/下降时间。
假设输出驱动器20被配置为N-MOS晶体管，如图1所示，输入放大器级30，例如缓冲电路200，被配置为相对于下拉控制电流Ic，选择较大的值用于上拉控制电流Ic。如果N-MOS栅极G20在瞬态上拉，这意味着负载电流/输出电流Iout是小的，并且电源线的尖峰是能够容忍的。相反，当栅极连接G20被下拉时必须引起注意，因为这对应于更大的功率器件跨导。
为了实现与负载/输出电流的减少相比，输出/负载电流Iout的增加以更大的控制电压Vc的转换速率发生，缓冲电路200的电流镜电路210被配置为具有大于1的增益K。这是因为在电源引起的干扰方面，较低的负载/输出电流Iout不如高的负载/输出电流Iout那么重要，并且更好地容忍控制电压Vc的更快变化。为电流镜电路210提供大于1的增益K使得上拉电流等于K*I_tail并且保持下拉电流大于I_tail。
参照LDO输入，除以输入放大器电路100的增益的缓冲电路200的后续偏移量可以忽略不计。如果输入放大器级30仅包括输入放大器电路100，而省略缓冲电路200，则通过将输入差分以相同的K比率失配来消除偏移。根据图1和图2所示的LDO 1的实施例，改变上拉和下拉控制电流Ic之间的比率K的装置优选为失配的有源负载电流镜，即由差分对驱动的非单位增益的电流镜电路210。
如图1和图2所示的LDO的实施例能够提高控制电压Vc的转换速率以用于输出电流Iout的上升沿，但是没有关于输出电流Iout有多小的可用信息。如果输出电流Iout，即输出驱动器20的跨导gm，接近最低边界，则此信息可能有助于进一步提高充电/放电控制电流Ic。
图3示出了LDO2的第二实施例，其中充电和放电控制电流Ic都是根据输出电流Iout获得的。输出驱动器20的控制连接G20，例如晶体管20的栅极连接，在小的输出电流Iout下充电更快，并且在大的输出电流Iout下充电更慢。输入放大器级30可产生控制电压Vc，使得当输出电流Iout小时，控制电压的值增加更快，当输出电流Iout的值大时，控制电压的值增加更慢。
这意味着，在由控制连接G20处的控制电压Vc变化造成的电源引起的干扰方面，当输出电流Iout大时，相关联的电源控制导数保持足够小并且仍然是可接受的。另一方面，当输出电流Iout小时，LDO显示出由增加的控制电压Vc的转换速率引起的快速响应，从而减小了经调节的输出电压的尖峰。
LDO 2包括输出电流支路10，该电流支路10布置在用于提供电源电位VDD的电源线Vsupply和用于提供经调节的输出电压Vreg的输出节点O之间。输出电流支路10包括输出驱动器20以在输出节点O处提供输出电流Iout。LDO还包括输入放大器级30用于在输出驱动器20的控制连接G20处提供控制电压Vc，以控制输出驱动器20的导电率。输入放大器级30包括放大器电路100和缓冲电路200。输入放大器电路100的输出侧O100连接到缓冲电路200的输入侧I200。缓冲电路200的输出侧O200连接到输出驱动器20的控制连接G20。缓冲电路200包括电流镜电路210、差分输入放大器级220和偏置电流源230。缓冲电路200在输出侧O200产生控制电压Vc。电容器70连接到缓冲电路200的输出侧O200/输出驱动器20的控制连接G20和参考电位VSS。
输入放大器电路100具有用于施加参考信号Vref的输入连接E100a和用于施加从经调节的输出电压Vreg得到的反馈信号Vfb的输入连接E100b。缓冲电路200在输入连接E200a处接收输入放大器电路100的输出信号OS。缓冲电路200的输入连接E200b连接到缓冲电路200的输出侧O200。施加到输入放大器电路100的输入连接E100b的反馈信号Vfb通过包括电阻器80和90的分压器从经调节的输出电压Vreg得到。
LDO 2包括控制电路300，以控制缓冲电路200的偏置电流源230，使得当输出电流Iout从第一电平增加到第二平时，缓冲电路200在输出侧O200处提供具有更大转换速率的控制电压Vc，此外，控制电路300控制缓冲电路200的偏置电流源230，使得当输出电流Iout从第二电平增加到第三平时，缓冲电路200在缓冲电路200的输出侧O200处提供具有更小转换速率的控制电压Vc。输出电流的第一电平小于输出电流的第二电平，且第二电平小于第三电平。为了实现LDO的所述操作，LDO2包括电流路径40和电流镜级50。
电流路径40连接在用于提供电源电位VDD的电源线Vsupply和参考电位VSS之间。电流路径40包括电流驱动器41，用于在电流路径40中提供输出电流支路10的输出电流Iout的复制电流。电流驱动器41可被配置为晶体管，例如N-MOS晶体管。电流路径40还包括电阻器42，该电阻器42连接到电源线Vsupply并且串联连接到电流驱动器41。电流驱动器41连接到LDO的输出节点O。具体地，电流驱动器41的源极连接连接到LDO的输出节点O，并且电流驱动器/晶体管41的控制连接/栅极连接G41连接到缓冲电路200的输出侧O200。电流驱动器41通过其漏极连接连接到电阻器42。
电流镜级50耦合到电流路径40和控制电路300。控制电路300可被配置为电流镜级60。电流镜级50耦合到电流镜级60。电流镜级50被配置为在电流镜级50中提供控制电流I1，以控制缓冲电路200的偏置电流源230的偏置电流I_tail。电流镜级50包括晶体管51，该晶体管51布置在电流镜级60和电流路径40的节点N1之间，该节点N1位于电流驱动器41和电阻器42之间。电流镜级50还包括晶体管52和电流源53，该晶体管52和电流源53布置在电源线Vsupply和参考电位VSS之间的电流路径54中。晶体管51和52的控制连接彼此直接连接，并且另外连接到晶体管52和电流源53之间的电流路径54的节点N3。
根据LDO 2的实施例，从产生偏置电流I_tail的共用电流根/偏置电流源230获得充电和放电电流Ic。偏置电流源230跟踪输出电流Iout。当输出驱动器20在低导通状态或接近断开状态下操作时，偏置电流源230产生具有更高值的偏置电流I_tail，并且当输出驱动器20由输出电流Iout的最大预见值通过时，偏置电流I_tail是最小的。
以这种方式，当输出驱动器20通过大的充电/放电控制电流Ic在控制连接G20处偏置(该条件对应于电源线Vsupply的最大临界应力)时，正负电源电流导数都会减小，而当充放电控制电流Ic小时，正负电源电流导数保持足够大。这对应于LDO响应速度的最关键条件，同时不会对电源线路造成明显的干扰。
通过将输出电流Iout镜像成复制电流获得共用电流根/偏置电流I_tail，使得更大的复制电流使偏置电流I_tail的值更小。电流路径40的电流驱动器41和电阻器42与电流镜级50和控制电路300一起使用，以感测输出电流Iout并改变缓冲电路200的偏置电流源230的偏置电流I_tail，或者，如果省略缓冲电路200，则直接改变输入放大器电路100中的偏置电流。
根据图3所示的LDO2的实施例，与输出驱动器20匹配的电流驱动器/晶体管41使其电流通过电阻器42。电流驱动器41将输出电流Iout的复制电流镜像到电阻器42中。一旦输出电流Iout变的更大，电阻器42上随之产生的压降就会改变晶体管51的栅极-源极电压，这样使得从匹配晶体管42镜像的电流不同，并且在电流驱动器41中有大电流时减小。这意味着电阻器42上的压降减小了晶体管51从晶体管52镜像的电流I1，并减小了转换速率限制缓冲电路200的偏置电流I_tail。
以这种方式，与图1和图2所示的LDO的实施例1不同，转换速率控制电流Ic不仅取决于电流输出支路10中输出电流Iout的电流变化的符号，还取决于输出电流Iout的值，确保当输出电流Iout小时的更高的响应速度，也就是说，这时电源电压的尖峰不是严重问题，而经调节的输出电压的尖峰可能是非常关键的。图3所示的解决方案完全解决了对(通常是LDO的)Vsupply/Vreg的剧烈摆动需求，这要归功于电阻器42的电阻器端子所需的电压降低。特别地，图3所示的LDO 2的实施例允许在小的负载电流/输出电流Iout下的更快驱动。以这种方式，最坏情况下的电源干扰保持不变，而经调节的输出电压尖峰(对小的输出电流Iout值是关键的)显著降低。
当然，关于图3中所示的LDO的实施例2，可能的替代方案是可行的，例如增加一个与电流I_tail并联、独立于电阻器42上的压降的恒定的电流值的替代方案。图3在虚线处示出了另一恒定电流源240，以提供另一恒定电流值。
图4示出了LDO 3的第三实施例，该第三实施例是图3所示的LDO实施例2的替代，或者可以与LDO 2的解决方案协同使用。
LDO 3包括具有输出驱动器20的输出电流支路10，以在输出节点O处提供输出电流Iout。LDO 3还包括输入放大器级30，其包括输入放大器电路100和缓冲电路200。缓冲电路200包括电流镜电路210、差分输入放大器级220和提供偏置电流I_tail的偏置电流源230。
图4所示的LDO 3的实施例还包括电流路径40，该电流路径40包括从图3所示的LDO2的实施例中已知的电流驱动器41和电阻器42。电容器70连接到缓冲电路200的输出侧O200。输出驱动器20的控制连接G20以及电流驱动器41的控制连接G41连接到缓冲电路200的输出侧O200。
当与图3中所示的LDO 2的实施例相比时，缓冲电路200的电流镜电路210还包括晶体管213，该晶体管213布置在缓冲电路200的输出侧O200和电流路径40的节点N1之间，该节点N1位于电流驱动器41和电阻器42之间。由于电流镜电路210的配置，LDO 3的缓冲电路200被配置为使得电流镜电路210的比率取决于输出电流Iout。这意味着根据输出电流Iout的电平，缓冲电路200的电流镜210的增益是可变的。
输出电流Iout的复制电流用于改变电流镜电路210的电流镜比率K，以在输出电流Iout变大时进一步降低输出驱动器20的控制电压Vc的上升沿/转换速率。如果电阻器42上的压降可忽略不计，则由于晶体管212和213的并联连接，电流镜比率会变更大。相反，如果大的复制电流流过电阻器42，则电阻器42上的压降会关断晶体管213。一旦晶体管41驱动更多电流，晶体管213就倾向于镜像更少的电流。这意味着如果输出电流Iout很大，则输出驱动器20的控制电压/栅极电压不会大幅上升。
电阻器42上的压降能够可选地用于减小镜像增益，以在大的输出电流Iout的情况下对输出驱动器20的控制连接G20充电。由于所涉及的节点/器件数量最少，图4所示的LDO3的实施例确保了改变控制电压Vc的转换速率的最及时的响应。
尽管在N-MOS实施的情况下明确说明了图1至图4中所示的解决方案，但相同准则和考虑因素仍然适用P-MOS解决方案，当然，其中上拉栅极电流比下拉栅极电流更小，而不是更高。相关实施对于本领域技术人员而言是非常简单。
附图标记说明
1、2、3 LDO的实施例 70 电容器
10 输出电流支路 80、90 电阻器
20 输出驱动器 100 输入放大器电路
30 输入放大器级 200 缓冲电路
40 电流路径 210 电流镜电路
41 电流驱动器 220 差分输入放大器级
42 电阻器 230 偏置电流源
50 电流镜级 300 控制电路
60 电流镜级

Claims (14)

1.一种低压差稳压器，其包括：
-输出节点(O)，其用于提供经调节的输出电压(Vreg)，
-输出电流支路(10)，其布置在用于提供电源电位(VDD)的电源线(Vsupply)和输出节点(O)之间，所述输出电流支路(10)包括输出驱动器(20)，以在输出节点(O)处提供输出电流(Iout)，
-所述输出驱动器(20)具有用于施加控制电压(Vc)的控制连接(G20)，所述输出驱动器被配置成根据控制电压(Vc)以不同的导电率来操作，
-输入放大器级(30)，其用于向所述输出驱动器(20)的控制连接(G20)提供控制电压(Vc)，
-其中，所述输入放大器级(30)被配置成根据所述输出电流(Iout)的增加或减小来提供具有不同转换速率的控制电压(Vc)，
其中，与输出电流(Iout)的减小相比，在输出电流(Iout)增加的情况下，所述输入放大器级(30)产生具有更大转换速率的控制电压(Vc)。
2.如权利要求1所述的低压差稳压器，
-其中，所述输入放大器级(30)包括：具有输出侧(O100)的输入放大器电路(100)，以及具有输入侧(I200)和用于提供控制电压(Vc)的输出侧(O200)的缓冲电路(200)，
-其中，所述输入放大器电路(100)的输出侧(O100)连接到所述缓冲电路(200)的输入侧(I200)，
-其中，所述缓冲电路(200)的输出侧(O200)耦合到所述输出驱动器(20)的控制连接(G20)。
3.如权利要求2所述的低压差稳压器，
-其中，所述输入放大器电路(100)具有用于施加参考信号(Vref)的第一输入连接(E100a)和用于施加反馈信号(Vfb)的第二输入连接(E100b)，所述反馈信号(Vfb)从所述经调节的输出电压(Vreg)得到，
-其中，所述输入放大器电路(100)在输出侧(O100)产生输出信号(OS)，
-其中，所述缓冲电路(200)具有用于接收输入放大器电路(100)的输出信号(OS)的第一输入连接(E200a)和耦合到缓冲电路(200)的输出侧(O200)的第二输入连接(E200b)。
4.如权利要求2或3所述的低压差稳压器，
-其中，所述缓冲电路(200)包括电流镜电路(210)、差分输入放大器级(220)以及向差分输入放大器级(220)提供偏置电流(I_tail)的偏置电流源(230)，
-其中，差分输入放大器级(220)连接到缓冲电路(200)的第一输入连接(E200a)和第二输入连接(E200b)。
5.如权利要求4所述的低压差稳压器，
其中，所述缓冲电路(200)的电流镜电路(210)具有高于1的增益。
6.如权利要求4所述的低压差稳压器，包括：
控制电路(300)，其用于控制缓冲电路(200)的偏置电流源(230)，使得当输出电流(Iout)从第一电平增加到第二电平时，缓冲电路(200)在缓冲电路(200)的输出侧(O200)处提供具有第一转换速率的控制电压(Vc)，并且当输出电流(Iout)从第二电平增加到第三电平时，缓冲电路(200)在缓冲电路(200)的输出侧(O200)处提供具有第二转换速率的控制电压(Vc)，其中，输出电流的第一电平小于输出电流的第二电平，并且输出电流的第二电平小于输出电流的第三电平，以及第一转换速率大于第二转换速率。
7.如权利要求6所述的低压差稳压器，包括：
-电流路径(40)，其连接在用于提供电源电位(VDD)的电源线(Vsupply)和参考电位(VSS)之间，
-其中，所述电流路径(40)包括电流驱动器(41)，以在电流路径(40)中提供所述输出电流支路(10)的输出电流(Iout)的复制电流。
8.如权利要求7所述的低压差稳压器，
-其中，所述电流路径(40)包括电阻器(42)，所述电阻器(42)连接到电源线(Vsupply)并且与所述电流路径(40)的电流驱动器(41)串联，
-其中，所述电流驱动器(41)连接到所述低压差稳压器的输出节点(O)。
9.如权利要求8所述的低压差稳压器，包括：
第一电流镜级(50)，其连接在电源线(Vsupply)和参考电位(VSS)之间。
10.如权利要求9所述的低压差稳压器，
-其中，所述缓冲电路(200)的控制电路(300)被配置为第二电流镜级(60)，
-其中，所述第一电流镜级(50)耦合到所述第二电流镜级(60)，
-其中，所述第一电流镜级(50)被配置为在所述第二电流镜级(50)中提供控制电流(I1)，以控制缓冲电路(200)的偏置电流源(230)的偏置电流(I_tail)。
11.如权利要求10所述的低压差稳压器，
其中，所述第一电流镜级(50)包括晶体管(51)，所述晶体管(51)布置在所述第二电流镜级(60)与电流路径(40)上的电流驱动器(41)和电阻器(42)之间的节点(N1)之间。
12.如权利要求4所述的低压差稳压器，
其中，所述缓冲电路(200)被配置成使得电流镜电路(210)的比率取决于所述输出电流(Iout)。
13.如权利要求12所述的低压差稳压器，
其中，所述缓冲电路(200)的电流镜电路(210)包括晶体管(213)，所述晶体管(213)布置在缓冲电路(200)的输出侧(O200)与电流路径(40)上的电流驱动器(41)和电阻器(42)之间的节点(N1)之间。
14.如权利要求1所述的低压差稳压器，包括：
电容器(70)，其布置在参考电位(VSS)和所述输出驱动器(20)的控制连接(G20)之间。
CN201880020348.3A 2017-03-23 2018-03-12 具有降低的经调节的输出电压尖峰的低压差稳压器 Active CN110446992B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17162558.5 2017-03-23
EP17162558.5A EP3379369B1 (en) 2017-03-23 2017-03-23 Low-dropout regulator having reduced regulated output voltage spikes
PCT/EP2018/056067 WO2018172122A1 (en) 2017-03-23 2018-03-12 Low-dropout regulator having reduced regulated output voltage spikes

Publications (2)

Publication Number Publication Date
CN110446992A CN110446992A (zh) 2019-11-12
CN110446992B true CN110446992B (zh) 2021-03-05

Family

ID=58410190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880020348.3A Active CN110446992B (zh) 2017-03-23 2018-03-12 具有降低的经调节的输出电压尖峰的低压差稳压器

Country Status (4)

Country Link
US (1) US11537155B2 (zh)
EP (1) EP3379369B1 (zh)
CN (1) CN110446992B (zh)
WO (1) WO2018172122A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110764563B (zh) * 2019-10-29 2024-04-19 杰华特微电子股份有限公司 电压调节电路及方法
CN110928358B (zh) * 2019-11-29 2021-11-09 芯原微电子(上海)股份有限公司 低压差电压调节电路
KR20220131063A (ko) * 2021-03-19 2022-09-27 에스케이하이닉스 주식회사 저전압 강하 레귤레이터
US11966240B2 (en) 2021-11-03 2024-04-23 Globalfoundries U.S. Inc. Low-dropout voltage regulator (LDO) having overshoot/undershoot capacitor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135912B2 (en) * 2004-03-22 2006-11-14 Texas Instruments Incorporated Methods and systems for decoupling the stabilization of two loops
CN103412602A (zh) * 2013-08-27 2013-11-27 吴小刚 一种无电容型低压差线性稳压器
CN104950976A (zh) * 2015-05-20 2015-09-30 泰斗微电子科技有限公司 一种基于摆率增强的稳压电路

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300749B1 (en) * 2000-05-02 2001-10-09 Stmicroelectronics S.R.L. Linear voltage regulator with zero mobile compensation
US6522111B2 (en) * 2001-01-26 2003-02-18 Linfinity Microelectronics Linear voltage regulator using adaptive biasing
US6518737B1 (en) * 2001-09-28 2003-02-11 Catalyst Semiconductor, Inc. Low dropout voltage regulator with non-miller frequency compensation
US6806690B2 (en) * 2001-12-18 2004-10-19 Texas Instruments Incorporated Ultra-low quiescent current low dropout (LDO) voltage regulator with dynamic bias and bandwidth
JP4390620B2 (ja) * 2004-04-30 2009-12-24 Ｎｅｃエレクトロニクス株式会社 ボルテージレギュレータ回路
US7323853B2 (en) * 2005-03-01 2008-01-29 02Micro International Ltd. Low drop-out voltage regulator with common-mode feedback
FR2896051B1 (fr) * 2006-01-09 2008-04-18 St Microelectronics Sa Regulateur de tension serie a faible tension d'insertion
CN101038497B (zh) * 2006-03-17 2010-09-29 深圳赛意法微电子有限公司 补偿方法、补偿式调节器和电子电路
US7982448B1 (en) * 2006-12-22 2011-07-19 Cypress Semiconductor Corporation Circuit and method for reducing overshoots in adaptively biased voltage regulators
EP1947544A1 (en) * 2007-01-17 2008-07-23 Austriamicrosystems AG Voltage regulator and method for voltage regulation
JP4914738B2 (ja) * 2007-02-17 2012-04-11 セイコーインスツル株式会社 ボルテージレギュレータ
CN100480944C (zh) * 2007-05-15 2009-04-22 北京中星微电子有限公司 一种压控电流源及带有压控电流源的低压差稳压电源
US8174251B2 (en) * 2007-09-13 2012-05-08 Freescale Semiconductor, Inc. Series regulator with over current protection circuit
EP2109216B1 (en) * 2008-04-08 2011-11-16 austriamicrosystems AG Amplifier arrangement and signal generation method
US7768351B2 (en) * 2008-06-25 2010-08-03 Texas Instruments Incorporated Variable gain current input amplifier and method
US8080983B2 (en) * 2008-11-03 2011-12-20 Microchip Technology Incorporated Low drop out (LDO) bypass voltage regulator
IT1392263B1 (it) * 2008-12-15 2012-02-22 St Microelectronics Des & Appl Regolatore lineare di tipo low-dropout e corrispondente procedimento
US8179108B2 (en) * 2009-08-02 2012-05-15 Freescale Semiconductor, Inc. Regulator having phase compensation circuit
EP2472723B1 (en) * 2011-01-04 2015-12-16 ams AG Amplifier with non-linear current mirror
CN202033682U (zh) * 2011-05-11 2011-11-09 电子科技大学 一种低压差线性稳压器
CN102385410B (zh) * 2011-11-22 2013-09-25 电子科技大学 一种摆率增强电路以及集成该电路的低压差线性稳压器
US8674672B1 (en) * 2011-12-30 2014-03-18 Cypress Semiconductor Corporation Replica node feedback circuit for regulated power supply
CN102609025B (zh) * 2012-03-16 2013-12-11 电子科技大学 一种动态电流倍增电路及集成该电路的线性稳压器
US9134743B2 (en) * 2012-04-30 2015-09-15 Infineon Technologies Austria Ag Low-dropout voltage regulator
US20130293986A1 (en) * 2012-05-07 2013-11-07 Tower Semiconductor Ltd. Current Limit Circuit Architecture For Low Drop-Out Voltage Regulators
US9170590B2 (en) * 2012-10-31 2015-10-27 Qualcomm Incorporated Method and apparatus for load adaptive LDO bias and compensation
EP2816438B1 (en) * 2013-06-20 2017-11-15 Dialog Semiconductor GmbH Active clamps for multi-stage amplifiers in over/under-voltage condition
CN103399608B (zh) * 2013-08-14 2015-04-22 电子科技大学 集成摆率增强电路的低压差线性稳压器
CN103472880B (zh) * 2013-09-13 2014-12-10 电子科技大学 一种低压差线性稳压器
CN104615181B (zh) * 2013-11-05 2016-06-22 智原科技股份有限公司 电压调节器装置与相关方法
CN107741754B (zh) * 2014-01-02 2020-06-09 意法半导体研发(深圳)有限公司 用于内部电源的具有改善的负载瞬态性能的ldo调节器
US9753474B2 (en) 2014-01-14 2017-09-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Low-power low-dropout voltage regulators with high power supply rejection and fast settling performance
EP2897021B1 (en) * 2014-01-21 2020-04-29 Dialog Semiconductor (UK) Limited An apparatus and method for a low voltage reference and oscillator
CN105242734B (zh) 2014-07-08 2017-06-16 广州市力驰微电子科技有限公司 一种无外置电容的大功率ldo电路
DE102015002501B3 (de) * 2015-02-27 2016-07-07 Dialog Semiconductor (Uk) Limited Anstiegsraten- und Einschaltstrom-Controller
EP3367202B1 (en) * 2017-02-27 2020-05-27 ams International AG Low-dropout regulator having sourcing and sinking capabilities
US10775820B2 (en) * 2017-10-12 2020-09-15 Microchip Technology Incorporated On chip NMOS gapless LDO for high speed microcontrollers
US10915121B2 (en) * 2018-02-19 2021-02-09 Texas Instruments Incorporated Low dropout regulator (LDO) with frequency-dependent resistance device for pole tracking compensation
US10571945B2 (en) * 2018-02-21 2020-02-25 Atlazo, Inc. Low power regulator circuits, systems and methods regarding the same
DE102019204594B3 (de) * 2019-04-01 2020-06-25 Dialog Semiconductor (Uk) Limited Indirekte leckkompensation für mehrstufige verstärker
IT202100002618A1 (it) * 2021-02-05 2022-08-05 Sk Hynix Inc Regolatore ad alta tensione

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135912B2 (en) * 2004-03-22 2006-11-14 Texas Instruments Incorporated Methods and systems for decoupling the stabilization of two loops
CN103412602A (zh) * 2013-08-27 2013-11-27 吴小刚 一种无电容型低压差线性稳压器
CN104950976A (zh) * 2015-05-20 2015-09-30 泰斗微电子科技有限公司 一种基于摆率增强的稳压电路

Also Published As

Publication number Publication date
CN110446992A (zh) 2019-11-12
EP3379369B1 (en) 2021-05-26
EP3379369A1 (en) 2018-09-26
US11537155B2 (en) 2022-12-27
US20200012302A1 (en) 2020-01-09
WO2018172122A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
US6806690B2 (en) Ultra-low quiescent current low dropout (LDO) voltage regulator with dynamic bias and bandwidth
CN110446992B (zh) 具有降低的经调节的输出电压尖峰的低压差稳压器
EP2846213B1 (en) Method and apparatus for limiting startup inrush current for low dropout regulator
US7619397B2 (en) Soft-start circuit for power regulators
CN111033431B (zh) 用于高速微控制器的片上nmos无电容ldo
US7602162B2 (en) Voltage regulator with over-current protection
US8624568B2 (en) Low noise voltage regulator and method with fast settling and low-power consumption
US10541677B2 (en) Low output impedance, high speed and high voltage generator for use in driving a capacitive load
US6583644B2 (en) Output buffer for reducing slew rate variation
US7928706B2 (en) Low dropout voltage regulator using multi-gate transistors
US10025334B1 (en) Reduction of output undershoot in low-current voltage regulators
US6300820B1 (en) Voltage regulated charge pump
US7741823B2 (en) Linear voltage regulator with improved large transient response
US8129962B2 (en) Low dropout voltage regulator with clamping
US9146570B2 (en) Load current compesating output buffer feedback, pass, and sense circuits
US9958890B2 (en) Bias-starving circuit with precision monitoring loop for voltage regulators with enhanced stability
CN112698681B (zh) 一种用于调节电压的电路
US10303193B2 (en) Voltage regulator circuit, corresponding device, apparatus and method
TW202225894A (zh) 高速低阻抗升壓低壓降調節器
TW201833707A (zh) 電壓產生器
KR101432494B1 (ko) 로우드랍아웃 전압레귤레이터
CN108459644B (zh) 低压差稳压装置及其操作方法
JP3356223B2 (ja) 降圧回路及びこれを内蔵した半導体集積回路
US11880216B2 (en) Circuit and method for mitigating transient effects in a voltage regulator
US6486646B2 (en) Apparatus for generating constant reference voltage signal regardless of temperature change

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant