TW201821927A - 穩壓器 - Google Patents

穩壓器 Download PDF

Info

Publication number
TW201821927A
TW201821927A TW106142171A TW106142171A TW201821927A TW 201821927 A TW201821927 A TW 201821927A TW 106142171 A TW106142171 A TW 106142171A TW 106142171 A TW106142171 A TW 106142171A TW 201821927 A TW201821927 A TW 201821927A
Authority
TW
Taiwan
Prior art keywords
voltage
current
electronic device
regulator
field effect
Prior art date
Application number
TW106142171A
Other languages
English (en)
Inventor
薩穆里 哈利凱寧
Original Assignee
挪威商諾迪克半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 挪威商諾迪克半導體股份有限公司 filed Critical 挪威商諾迪克半導體股份有限公司
Publication of TW201821927A publication Critical patent/TW201821927A/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power

Abstract

本發明揭示一種穩壓電路(2)，該穩壓電路包括：第一穩壓器(4)與第二穩壓器(6)，每個穩壓器配置成接收一輸入電壓(Vin)與一對應參考電壓；及第一參考電壓源(18)與第二參考電壓源(30)，其配置成分別提供該等第一和第二參考電壓。在一第一工作模式下，該第一穩壓器係響應在該經穩壓的輸出電壓(Vout)與該第一參考電壓之間的電壓差，以改變該經穩壓的輸出電壓。在一第二工作模式下，該第二穩壓器係響應在該經穩壓的輸出電壓與該第二參考電壓之間的電壓差，以改變該經穩壓的輸出電壓。該第二穩壓器配置成提供比該第一穩壓器的輸出電流更大的一最大輸出電流。該穩壓電路更包括一開關部件(8)，其配置成提供一第三工作模式，其中該第一穩壓器提供該經穩壓的輸出電壓，且該第二穩壓器提供額外的輸出電流。

Description

穩壓器
本發明有關一種包括多個穩壓器的電子裝置，特別係，配置成在不同工作條件下使用不同穩壓器的電子裝置。
現代電池供電系統晶片(System-on-Chip，SoC)裝置通常配置成工作在不同功率模式。例如，SoC可具有一第一「正常」工作模式，其中使用特定的電流量，不過亦可具有使用在SoC沒有或低度執行活動(例如處理器工作)時的一第二「低功率」工作模式，低功率消耗模式具有比正常模式更低的與其有關的電流消耗。在某些SoC裝置的正常功率模式與低功率模式間的電流消耗差可高達六個數量級。
SoC裝置需要穩壓器配置成將輸入電壓調節到較低的調節電壓。例如，穩壓器可配置成從鋰離(Li-Ion)電池接收3.7V(伏特)輸入電壓或「電池電壓」，並產生穩定的調節輸出電壓或1.8V「系統電壓」。
盡量減少電池供電裝置的電流消耗是共同目標，以盡可能保持電池高壽命。為了減少電流消耗，SoC可具有兩或多個穩壓器，將電池電壓轉換成系統電壓，其中視需要在每個工作模式下使用不同穩壓器。例如，此SoC可包括一超低功率(Ultra-low Power，ULP)低壓差(Low-dropout，LDO)穩壓器，其配置成提供小於1mA(毫安培)的電流；及一高壓LDO穩壓器，其配置成提供大於1mA的電流。
不過，具有此穩壓器配置的習知裝置通常無法迅速在其間切換，由於需要初始化帶隙參考電路的高功率LDO穩壓器，其中此帶隙參考電路需要提供高功率LDO穩壓器調節其輸出的參考電壓。
此外，提供用於高功率LDO穩壓器的參考電壓之帶隙參考電路通常在供電裝置時(即是，在「啟動」時)不會立即初始化。因此，在啟動時，只可使用ULP LDO穩壓器，直到帶隙參考電路準備就緒，此需要一些時間。如果系統負載(即是由裝置的其餘部件汲取的電流)高於ULP LDO穩壓器的輸出，則ULP LDO穩壓器可能無法將在輸出端的系統電壓「拉高」到想要值。
根據一第一態樣，本發明提供一種電子裝置，該電子裝置包括：一穩壓電路部件，其配置成接收一輸入電壓並提供一經穩壓的輸出電壓，該穩壓電路部件包括：一第一穩壓器，其配置成在一第一穩壓輸入端接收該輸入電壓並在一第一參考輸入端接收一第一參考電壓，該第一穩壓器在一第一工作模式下配置成響應在該經穩壓的輸出電壓與該第一參考電壓之間的電壓差，以改變該經穩壓的輸出電壓；一第一參考電壓源，其配置成提供該第一參考電壓；一第二穩壓器，其配置成在一第二穩壓輸入端接收該輸入電壓並在一第二參考輸入端接收一第二參考電壓，該第二穩壓器在一第二工作模式下配置成響應在該經穩壓的輸出電壓與該第二參考電壓之間的電壓差，以改變該經穩壓的輸出電壓，該第二穩壓器配置成提供比該第一穩壓器的輸出電流更大的一最大輸出電流； 一第二參考電壓源，其配置成提供該第二參考電壓；一開關部件，其配置成在一第三工作模式下將該第一參考電壓連接該第二參考輸入端，其中該第一穩壓器提供該經穩壓的輸出電壓，且該第二穩壓器提供額外的輸出電流。
因此，熟諳此技者應明白，本發明提供一種電子裝置，該電子裝置配置成在三種不同工作模式操作：一第一低功率工作模式，其中該第一穩壓器提供該經穩壓的輸出電壓；一第二正常工作模式，其中該第二穩壓器提供該經穩壓的輸出電壓；及一第三「從屬」工作模式，其中該第二穩壓器「輔助」該第一穩壓器，以提供特別「增強」輸出電流。
有多個不同電路配置結構用於產生實質上在技術中已知的參考電壓。不過，在某些具體實施例中，該第一參考電壓源包括一帶隙參考電路。在一組可能疊加的具體實施例中，該第二參考電壓源包括一帶隙參考電路。帶隙參考電路通常用於其非温度依賴特性與對負載或電源供應變化相對不靈敏。
像似任何控制系統的穩壓器可能有條件穩定。如熟諳此技者應明白，有關控制系統使用的術語「有條件穩定」有關通常僅在一特定範圍的增益值內穩定之類(其中「增益」是控制系統的輸出與輸入值間的比率)。由於該第一穩壓器供作在輸出電流增加位準的情況，因此從控制理論的觀點，前述的第三工作模式可能不穩定，因此增加該第一穩壓器的電流增益。因此，在某些具體實施例中，該第三工作模式包括一暫態模式，該暫態模式係響應輸出電流轉變成大於該第一穩壓器的最大輸出電流的值而啟用。
該裝置可配置成在一預定時間以後從該第三工作模式切換 到該第二工作模式。不過，在一組具體實施例中，該裝置設置成產生一信號，用以指示該第二參考電壓源是否被初始化，並在產生該信號時，從該第三工作模式切換到該第二工作模式。在某些此具體實施例中，該裝置包括一參考電壓監控電路，其配置成產生該用以指示第二參考電壓源是否被初始化之信號。該參考電壓監控電路部件可配置成監控由該第二參考電壓源產生的參考電壓，並決定其是否適合於由該第二穩壓器使用。僅當作非限制性示例，此可包括檢查該第二參考電壓的電壓位準、該電壓位準的穩定性、該電壓位準的變化率、或該第二參考電壓的品質之任何其他適當指示符。
在一組具體實施例中，該第二參考電壓源包括：一帶隙電路部件，其包括第一和第二參考電晶體與一電流源，該電流源配置成以第一電流密度驅動該第一參考電晶體，並以一不同的第二電流密度驅動該第二參考電晶體，其中該第一參考電晶體連接一第一節點，且該第二參考電晶體連接一第二節點；一運算跨導放大器，其配置成產生一輸出電流，該輸出電流係與在該第一節點處的電壓和在該第二節點處的電壓之間的電壓差成比例；及一輸出電流鏡電路部件，其配置成產生一鏡像電流，該鏡像電流是該輸出電流的縮放版本，並透過一負載驅動該鏡像電流，以產生該第二參考電壓；其中該參考電壓監控電路部件配置成監控該運算跨導放大器，且如果流過該運算跨導放大器的電流超過一臨界值，則產生一標記(Flag)。
因此，前面列舉的標記可有利提供給該開關部件以切換到該第二工作模式。
在某些具體實施例中，該運算跨導放大器(Operational Transconductance Amplifier，OTA)包括第一和第二差動對場效應電晶體(Field-effect-transistor，FET)，其配置使得該第一差動對場效應電晶體的一閘極端連接該第一節點，且該第二差動對場效應電晶體的一閘極端連接該第二節點。該等第一和第二差動對場效應電晶體形成本質上在技術中已知的差動對，其提供的輸出取決於施加給該等第一和第二差動對場效應電晶體的該等個別閘極端的電壓之間的電壓差。
在某些具體實施例中，該運算跨導放大器包括第一和第二電流鏡負載場效應電晶體，其配置使得：該第一電流鏡負載場效應電晶體的一汲極端連接該第一差動對場效應電晶體的一汲極端；該第二電流鏡負載場效應電晶體的一汲極端連接該第二差動對場效應電晶體的一汲極端；及該等第一和第二電流鏡負載場效應電晶體的個別閘極端連接該第一電流鏡負載場效應電晶體的汲極端。在一組較佳具體實施例中，該第一電流鏡負載場效應電晶體匹配該第一複製電流鏡場效應電晶體。
在某些具體實施例中，該參考監控電路部件包括一第二電流鏡與一複製場效應電晶體，該複製場效應電晶體的一閘極端連接該第一節點，其中該第二電流鏡配置成產生一複製電流，該複製電流是該輸出電流的縮放版本，並透過一第一參考電阻器驅動該複製電流，以在該第二電流鏡與該第一參考電阻器間之一監控器節點處產生電壓。在一組較佳具體實施例中，該複製場效應電晶體匹配該第一差動對場效應電晶體。
應瞭解，如本說明有關兩電晶體的使用術語「匹配」意指其實質相同，可能有任何典型製造公差和變化。例如，兩匹配的電晶體應利用相同材料(例如，金屬、半導體和摻雜程度)製成，並具有相同幾何形狀(例如，通道長度和寬度)，使得其實質呈現彼此相同的電特性。在具有以此方 式匹配的複製FET電晶體與第一差動FET電晶體下，該複製電流將會是流過包含該第一差動FET電晶體的運算跨導放大器之「分支」的相同電流。
在某些具體實施例中，該第二電流鏡包括第一和第二複製電流鏡場效應電晶體，其配置使得：該等第一和第二複製電流鏡場效應電晶體的個別閘極端連接該第一複製電流鏡場效應電晶體的一汲極端、與該複製場效應電晶體的一汲極端；及該第二複製電流鏡場效應電晶體的一汲極端連接該監控節點。
雖然在該監控節點處的電壓可用作該標記本身，不過在較佳具體實施例中，該參考監控電路部件包括一單輸入邏輯閘，該單輸入邏輯閘的一輸入端連接該監控節點，其中該邏輯閘配置成如果在該監控節點處的電壓高於一第一臨界值，則在其輸出端產生一第一邏輯值，且如果在該監控節點處的電壓低於一第二臨界值，則在該輸出端產生一第二邏輯值。因此，根據此具體實施例，該邏輯閘可產生取決於在該監控節點處的電壓值之一數位信號(即是，二進制「0」或「1」)。
在某些具體實施例中，該邏輯閘包括一布林(Boolean)反相器，其中該第一邏輯值是邏輯「低」，且該第二邏輯值是邏輯「高」。儘管此布林值可使用一單臨界值(即是，該等第一和第二臨界值是相等)，不過在較佳具體實施例中，一遲滯裝置連接在該反相器的輸入端與輸出端間，且配置使得該第一臨界值不同於該第二臨界值。至少在某些具體實施例中，此遲滯裝置可包括一第二參考電阻器與一開關裝置，其中該開關裝置可選擇性耦接該等第一和第二參考電阻器。因此，可看出，連接該監控節點的電阻可在兩不同值間變化，以在該等第一和第二臨界值間切換。
不像通常在該裝置啟動時始終處於導通狀態的第一參考電壓源，該第二參考電壓源可能沒有準備在啟動該裝置時立即提供該第二參 考電壓給該第二穩壓器，因此該第二較高功率穩壓器需要比該第一穩壓器更長的時間來初始化。在某些具體實施例中，該裝置配置成如果需要的輸出電流超過該第一穩壓器的最大輸出電流，則在啟動該裝置時工作在該第三工作模式。在此具體實施例中，該裝置可在該第三模式下啟動，以提供該第一穩壓器有足夠電流，以滿足該連接負載所需的輸出電流要求。在某些配置中，一旦該第二穩壓器準備就緒如前述的使用，則該裝置然後切換到該第二工作模式。
應明白，該第一參考電壓源配置成接收一供應電壓並產生該第一參考電壓，該第一參考電壓足夠穩定供該第一穩壓器使用。在某些具體實施例中，該第一參考電壓源配置成接收該輸入電壓並從其產生該第一參考電壓。因此，應明白，根據此具體實施例，該第一參考穩壓器是在有關該輸入電壓的電壓範圍內。
同樣地，該第二參考電壓源配置成接收一供應電壓並產生該第二參考電壓，該第二參考電壓足夠穩定供該第二穩壓器使用。申請人已認知到，該第二參考電壓源位於「系統電壓」區域中通常是更方便，因此在某些具體實施例中，該第二參考電壓源配置成接收該輸出電壓並從其產生該第二參考電壓。因此，應明白，根據此具體實施例，該第二參考穩壓器是在有關該輸出電壓的電壓範圍內。
在某些具體實施例中，該開關配置成當工作在第三工作模式時，將複製電流從該第一穩壓器鏡像複製到該第二穩壓器。該複製電流可用作為在該第二穩壓器中的一電流比較器或恆定電流源的參考，以確保當該第一穩壓器在同樣工作時，該第二穩壓器僅拉電流。因此，在該第三模式下，該第二穩壓器可在恆定電流模式下工作，以使該調節的輸出電壓能受到該第一穩壓器的控制。在此工作中，該恆定電流源從該第一穩壓器接 收小的複製電流，並提供較大成比例的電流，以使該第一穩壓器將該調節的輸出電壓維持在想要值，儘管增加負載電流需求。當電路工作在該第二模式時，除非輸出電流超過一特定臨界值，否則該恆定電流源通常不會影響電壓調節，此時，該恆定電流源可用於限制該輸出電流。
在某些具體實施例中，該裝置包括一負載電流監控電路部件，其配置成監控該輸出電流，且如果該輸出電流小於一第一臨界值，則選擇性啟用該第一工作模式。該第一臨界值可為該第一穩壓器的最大輸出電流，僅當作非限制性示例，其可為1mA。在一組可能疊加的具體實施例中，一負載電流監控電路部件配置成監控該輸出電流，且如果該輸出電流大於一第二臨界值，則選擇性啟用該第二工作模式。該負載電流監控器可決定是否需要來自該穩壓電路部件的大負載電流，並決定該裝置是否應該切換到該第二工作模式。當然，如果該負載電流大於該第二臨界值，但該第二穩壓器還沒有準備開始使用，該裝置可工作在該第三工作模式直到該第二穩壓器準備就緒為止，如前述。
在某些具體實施例中，該等第一和第二臨界值是相同，不過在其他具體實施例中，該等第一和第二臨界值是不同。使用不同的第一和第二臨界值提供該裝置具有遲滯程度，使得該穩壓電路部件在特定電流下不會在該等第一和第二模式間快速起伏變動。
2‧‧‧穩壓電路
4‧‧‧超低功率低壓差穩壓器
6‧‧‧高功率低壓差穩壓器
8‧‧‧開關
10‧‧‧帶隙參考監控電路
12‧‧‧電池
14‧‧‧負載
16‧‧‧輸出電容器
18‧‧‧帶隙參考電路
20‧‧‧恆定電壓源
22‧‧‧傳輸型FET電晶體
24‧‧‧恆定電壓源
26‧‧‧恆定電流源
28‧‧‧傳輸型場效電晶體
30‧‧‧帶隙參考電路
32‧‧‧標記/信號
34‧‧‧第一模式輸入標記
36‧‧‧第二模式輸入標記
38‧‧‧第三模式輸入標記
40‧‧‧過流標記
42‧‧‧超低功率啟用標記
44‧‧‧高功率啟用標記
50‧‧‧參考監控電路
現將僅以實例，連同參考附圖的方式來描述本發明的具體實施例，其中：圖1示意性顯示根據本發明之一具體實施例的穩壓電路；圖2顯示當從低功率模式切換到高功率模式時之圖1所示電路的典型模擬波形； 圖3顯示在啟動期間之圖1所示電路的典型模擬波形；及圖4為根據本發明之一具體實施例之圖1所示電路中使用的帶隙參考電路與一參考電壓監控電路的電路圖。
圖1顯示根據本發明之一具體實施例的一穩壓電路2。該穩壓電路2包括：一超低功率(ULP)低壓差(LDO)穩壓器4；一高功率LDO穩壓器6；一開關8；及一帶隙參考監控電路10。穩壓電路2配置成接收由一電池12產生的一輸入電壓(Vin)並產生一經穩壓的輸出電壓(Vout)，其上跨接一負載14與一輸出電容器16。在一實例中，由電池12產生的輸入電壓(Vin)是3.7V，且穩壓電路2配置成產生1.8V的經穩壓輸出電壓(Vout)，適合於由該裝置中的進一步電路(未顯示)使用。
ULP LDO穩壓器4包括：一帶隙參考電路18；一恆定電壓源20；及一傳輸型FET(pass-FET)電晶體22。帶隙參考電路18配置成接收由電池12產生的輸入電壓(Vin)，並在連接該恆定電壓源20的正輸入端產生一穩定參考電壓。帶隙參考電路18產生一不受溫度影響的參考電壓，儘管如本質上在技術中已知的電源供應器起伏變動(例如，輸入電壓(Vin)的起伏變動)，該參考電壓相對穩定。恆定電壓源20配置成將輸出電壓(Vout)與由帶隙參考電路18產生的參考電壓相比較，並將與其間的電壓差成比例的電壓施加給傳輸型FET電晶體22的閘極端。此將改變傳輸型FET電晶體22的電導，因此改變流過ULP LDO穩壓器4的電流，以視需要調節輸出電壓(Vout)的值。
由ULP LDO穩壓器4使用的帶隙參考電路18始終處於導通狀態，不過具有非常低的功率消耗要求。不過，帶隙參考電路18的低功率消耗導致精度與驅動功率的折衷，使得其在高負載電流下無法提供其參考 電壓(即是，其不適合使用在下述的第二工作模式)。
高功率LDO穩壓器6包括：一恆定電壓源24；一恆定電流源26；一傳輸型FET電晶體28；及一帶隙參考電路30。高功率LDO穩壓器6的恆定電壓源24與傳輸型FET電晶體28是以類似於前述有關參考ULP LDO穩壓器4的方式工作。不過，高功率LDO穩壓器6使用恆定電流源26來提供偏壓電流給傳輸型FET電晶體28。
應明白，正如ULP LDO穩壓器4的帶隙參考電路18的情況，高功率LDO穩壓器6使用的帶隙參考電路30是由輸出電壓(Vout)驅動，而不是由輸入電壓(Vin)驅動。因此，帶隙參考電路30位於「系統」區域內，然而由ULP LDO穩壓器4使用的帶隙參考電路18位於「電池」區域內。如下面將更詳細描述，此表示由高功率LDO穩壓器6使用的帶隙參考電路30在裝置啟動時沒有準備立即使用，而是必須等待直到輸出電壓(Vout)已初始化。如此，帶隙參考電路30的輸出端連接參考監控電路10，其產生一信號32以指示此帶隙參考電路30是否準備經由該高功率LDO穩壓器6來使用。
開關8配置使得如果需要，ULP LDO穩壓器4與高功率LDO穩壓器6可共同橋接。此開關8與穩壓電路2的其餘部件的工作將參考圖2和圖3的進一步描述。
穩壓電路2配置成工作在三種不同模式。一第一低功率模式利用ULP LDO穩壓器4來調節輸出電壓(Vout)，且其係使用提供給ULP LDO穩壓器4的一第一模式輸入信號34而啟用。一第二高功率工作模式係使用提供給高功率LDO穩壓器6的一第二模式輸入信號36而啟用。在此第二工作模式下，高功率LDO穩壓器6調節輸出電壓(Vout)，而不是調節ULP LDO穩壓器4。高功率LDO穩壓器6能夠在非常大於ULP LDO穩壓器4的負載電流下調節輸出電壓(Vout)。
通常，在第二工作模式下，恆定電壓源24調節輸出電壓(Vout)，且恆定電流源26不會影響調節。不過，如果負載電流(Iload)變成過大，則恆定電流源26可能使恆定電壓源24無效而限制負載電流(Iload)。
穩壓電路2亦可工作在由提供給開關8的第三模式輸入信號38所啟用的一第三暫時或啟動模式。當發生突然增加超出ULP LDO穩壓器4能力的負載電流時，可使用此第三工作模式，如果穩壓電路2直接從第一工作模式切換到第二工作模式，或如果裝置啟動時需要高電流，這對高功率LDO穩壓器6而言，太突然發生負載電流。
當經由第三模式輸入信號38啟用第三工作模式時，開關8啟動將ULP LDO穩壓器4的帶隙參考電路18連接高功率LDO穩壓器6。更特別係，該開關啟用了高功率LDO穩壓器6的恆定電壓源24，將輸出電壓(Vout)與由ULP LDO穩壓器4的帶隙參考電路18所產生的參考電壓相比較，而不是與由其本身的帶隙參考電路30所提供的參考電壓相比較。
開關8還將複製電流傳遞給在高功率LDO穩壓器6中的恆定電流源26，其可避免輸出電壓(Vout)過驅動。複製電流僅為ULP LDO傳輸型FET電晶體22所傳遞電流的微小部分(例如1/500)。這是有利的，其中ULP LDO穩壓器4的帶隙參考電路18產生較高於高功率LDO穩壓器6的帶隙參考電路30的參考電壓。例如，ULP LDO穩壓器4的帶隙參考電路18可配置成提供1.2V參考電壓，而在高功率LDO穩壓器6的帶隙參考電路30可配置成提供0.9V相對較低參考電壓。在第三模式下，恆定電流源26接收相對較小的複製電流並產生較大比例電流，此將增大ULP LDO穩壓器4的電流驅動能力。
在第三工作模式下使用開關8將由帶隙參考電路18產生的電壓連接高功率LDO穩壓器6的恆定電壓源24的情況下，恆定電壓源24可嘗試將輸出電壓(Vout)驅動到一參考值，該參考值係較高於通常在第二工作模式 下。不過，包括恆定電流源26的恆定電流迴路僅在ULP LDO穩壓器4正主動將電流拉到系統且如此將複製電流拉到恆定電流源26時，才允許高功率LDO穩壓器6進行拉電流。輸出電壓(Vout)保持由ULP LDO穩壓器4的電壓控制迴路定義。
請即參考圖2和3描述圖1所示穩壓電路2的典型工作。
圖2顯示當從第一低功率模式切換到第二高功率模式時之圖1所示的穩壓電路2的典型模擬波形。最初，負載電流(Iload)相對較低，因此穩壓電路2工作在低功率模式(即是，第一模式輸入信號34設定成邏輯「高」，如此啟用ULP LDO穩壓器4)。此時，第二和第三模式輸入信號36、38保持在邏輯「低」。
在時間t0，負載電流(Iload)經歷從先前的低值突然增加到超過ULP LDO穩壓器4的最大額定電流的較高值，其是唯一在時間t0啟用的穩壓器(如ULP啟用信號42的邏輯「高」值表示)。當發生此情況時，輸出電壓(Vout)開始下降，因為ULP LDO穩壓器4將根據增加的負載電流要求來努力維持輸出電壓(Vout)。此觸發在「過流」信號40的升緣，其中該信號指示何時電流對於ULP LDO穩壓器4是太大，且此升緣用於觸發工作模式的變化。
在隨後的時間t1，輸出電壓(Vout)已下降足夠低，使第三模式輸入信號38從其先前邏輯「低」狀態轉變成邏輯「高」狀態，如此啟用穩壓電路2的第三工作模式。一高功率啟用信號44亦在此時間t1處從邏輯「低」狀態轉變成邏輯「高」狀態，且此高功率啟用信號44用於使高功率LDO穩壓器6與帶隙參考電路30開始啟動。如先前的討論，此使開關8將ULP LDO穩壓器4的帶隙參考電路18連接在高功率LDO穩壓器6的恆定電壓源24的正輸入端，並將複製電流從ULP LDO穩壓器4傳遞給恆定電流源26。圖2顯示在此第三「從屬」模式期間提供給高功率LDO穩壓器6的額外參考電流 (IrefHP)。
在時間t2稍後的短暫持續時間，在高功率LDO穩壓器6的帶隙參考電路30經由監控電路10就緒，因此由監控電路10產生的信號32設定成邏輯「高」。這對穩壓電路2指示高功率LDO穩壓器6現可單獨使用帶隙參考電路30來操作，以對恆定電壓源24與恆定電流源26提供參考。因此，第二模式輸入信號36設定成邏輯「高」，而第一和第三模式輸入信號34、38設定成邏輯「低」，如此使ULP LDO穩壓器4與開關8處於失能狀態。此外，提供給高功率LDO穩壓器6的參考電流(IrefHP)保持在第二工作模式下，高功率LDO穩壓器6正確工作所需的恆定值。在成功轉變成第二工作模式之後的片刻，ULP啟用信號42下降到邏輯「低」值，使ULP LDO穩壓器4處於失能狀態。
圖3顯示在啟動工作期間之圖1所示穩壓電路2的典型模擬波形。當導通時，電池12提供的輸入電壓(Vin)突然上升到電池12的電壓(即是3.7V)。此時，輸出電壓(Vout)尚未達到穩壓值，因此對於初始時間窗48而言，輸出電壓(Vout)對於帶隙參考電路30的工作來說太低。在此情況下，負載電流(Iload)超過ULP LDO穩壓器4的電流驅動能力，因此穩壓電路2進入如前面有關圖1和2所述的第三工作模式。
在穩壓電路2工作在第三模式的此時間窗48期間，ULP LDO穩壓器4產生的輸出電流(IoutULP)本質上保持恆定在其最大值，而高功率LDO穩壓器6產生的輸出電流(IoutHP)則起伏變動，以符合負載所需的電流要求。如前述，這是藉由將參考電流(Iref)傳遞給恆定電流源26的ULP LDO穩壓器4實現。在時間窗48結束時，帶隙參考電路30會被初始化，且提供給高功率LDO穩壓器6的偏壓電流(IbiasHP)達到一目標值(例如4μA(微安培))。然後經由監控電路10認為高功率LDO穩壓器6準備就緒，因此由監控電路10產生的信 號32設定成邏輯「高」。
因此，由此可見，藉由進入第三「從屬」工作模式，高功率LDO穩壓器6能夠輔助ULP LDO穩壓器4，直到監控電路10經由其輸出信號32指示該帶隙參考電路30準備使用，使得高功率LDO穩壓器6可單獨調節輸出電壓(Vout)。
圖4為根據本發明之一具體實施例之帶隙參考電路30與參考電壓監控電路10的電路圖。如前述，帶隙參考電路30配置成提供不隨溫度變化的一固定參考電壓(Vref)。參考監控電路10配置成監控該帶隙參考電路30，並產生信號32，以指示帶隙參考電路30是否完全被初始化。
帶隙參考電路30利用兩二極體連接的雙極性接面型電晶體(Bipolar Junction Transistor，BJT)(Q1、Q2)作為並聯配置的參考電晶體。這兩參考BJT電晶體(Q1、Q2)配置成以不同電流密度驅動，如下面更詳細描述。如本說明書關於BJT所使用的術語「二極體連接」應理解為意指BJT的基極與集極端彼此連接。第一參考BJT電晶體(Q1)的射極端連接一第一節點(N1)，而第二參考BJT電晶體(Q2)的射極端經由一固定電阻器(R1)連接一第二節點(N2)。
第一參考電晶體(Q1)的射極面積大於第二參考電晶體(Q1)的射極面積。此表示如果流過每個參考電晶體(Q1、Q2)的射極電流是相同，則電流密度是不同。
另一電阻器(R2)係並聯連接該第二參考BJT電晶體(Q2)與該固定電阻器(R1)，並提供如下解釋的溫度線性化。
帶隙參考電路30)更包括一運算跨導放大器(OTA)，其是利用一差動對p通道金屬氧化半導體場效應電晶體(pMOSFET)(M4、M5)構成，其中pMOSFET電晶體(M4)的閘極端連接第二節點(N2)，且pMOSFET電晶體 (M5)的閘極端連接第一節點(N1)。pMOSFET電晶體(M4、M5)的個別源極端經由一尾鏡pMOSFET電晶體(M10)與一級聯pMOSFET電晶體(M11)連接輸出電壓(Vout)，其兩者的工作將在下面更詳細描述。pMOSFET電晶體(M4、M5)的個別汲極端連接一電流鏡負載，該電流鏡負載是利用兩n通道金屬氧化半導體場效應nMOSFET電晶體(M12、M13)構成，其配置使得第一電流鏡負載nMOSFET電晶體(M13)連接pMOSFET電晶體(M5)的汲極端、與nMOSFET電晶體(M12、M13)的閘極端。另一電流鏡負載nMOSFET電晶體(M12)的汲極端連接pMOSFET電晶體(M4)的汲極端，而nMOSFET電晶體(M12、M13)兩者的源極端接地(GND)。此差動放大器的輸出端施加到輸出nMOSFET電晶體(M14)的閘極端，其源極端接地(GND)，且其汲極端連接二極體連接的pMOSFET電晶體(M9)的閘極和汲極端。
該二極體連接的pMOSFET電晶體(M9)的源極端連接輸出電壓(Vout)，並與多個其他pMOSFET電晶體形成一電流鏡。特別係，pMOSFET電晶體(M9)的閘極和汲極端連接下列電晶體的閘極端：尾鏡pMOSFET電晶體(M10)；兩可變pMOSFET電晶體(M1、M2)，其分別與第一和第二參考BJT電晶體(Q1、Q2)串聯配置；一負載鏡pMOSFET電晶體(M3)，其串聯連接一負載電阻器(R3)，如下所述；及一監控鏡pMOSFET電晶體(M23)，其位於參考監控電路(50)中。因此，流過pMOSFET電晶體(M9)(由於如差動放大器的輸出指示的輸出nMOSFET電晶體(M14)的電導)的電流將鏡像(即是複製)到pMOSFET電晶體(M1、M2、M3、M10、M23)。理想上，這些pMOSFET電晶體(M1、M2、M3、M10、M23)的至少某些而最好是全部可匹配pMOSFET電晶體(M9)，且擴大來看，相互匹配。
帶隙參考電路(30)更包括一串疊(Cascode)電路部件，其包括：一第一串疊pMOSFET電晶體(M11)，其串聯連接尾鏡pMOSFET電晶體 (M10)與差動對pMOSFET電晶體(M4、M5)；一第二串疊pMOSFET電晶體(M15)，其連接在pMOSFET電晶體(M1)和BJT電晶體(Q1)間；一第三串疊pMOSFET電晶體(M16)，其連接在pMOSFET電晶體(M2)與固定電阻器(R1)間；一第四串疊pMOSFET電晶體(M17)，其連接在pMOSFET電晶體(M3)與負載電阻器(R3)間；及一第五串疊pMOSFET電晶體(M22)，其連接監控鏡pMOSFET電晶體(M23)。這些串疊pMOSFET電晶體(M11、M15、M16、M17、M22)之每一者的閘極端連接一控制電壓(Vcascode)，以控制該串疊電路部件的電導，並將該等有效電流源(即是，提供給差動對pMOSFET電晶體(M4、M5)的尾電流源、由pMOSFET電晶體(M1、M2)分別提供給參考電晶體(Q1、Q2)的電流源、由pMOSFET電晶體(M3)提供給負載電阻器(R3)的電流源、與由pMOSFET電晶體(M23)提供給參考監控電路部件(6)的電流源)的輸出阻抗設定成一想要值。類似前述的電流鏡配置，如果這些串疊pMOSFET電晶體(M11、M15、M16、M17、M22)之某些且最好是全部能夠彼此匹配是最有利的。
參考監控電路(10)包括監控鏡像pMOSFET電晶體(M23)與監控串疊pMOSFET電晶體(M22)，如前述，且其更包括：一複製pMOSFET電晶體(M6)；一複製電流鏡，其是利用兩複製電流鏡nMOSFET電晶體(M20、M21)構成；一反相器(50)；固定電阻器(R5、R6)；及一遲滯pMOSFET電晶體(M18)。參考監控電路(10)配置使得pMOSFET電晶體(M23)的源極端連接輸出電壓(Vout)；pMOSFET電晶體(M22)的源極端連接pMOSFET電晶體(M23)的汲極端；pMOSFET電晶體(M6)的源極端連接pMOSFET電晶體(M22)的汲極端；及nMOSFET電晶體(M20)的汲極端連接pMOSFET電晶體(M6)的汲極端。此外，nMOSFET電晶體(M20、M21)的閘極端連接pMOSFET電晶體(M6)和nMOSFET電晶體(M20)的個別汲極端。nMOSFET電晶體 (M21)的汲極端在監控節點(N3)連接反相器(50)的輸入端，並連接固定電阻器(R6)，其經由固定電阻器(R5)連接輸出電壓(Vout)。固定電阻器(R5)與遲滯pMOSFET電晶體(M18)並聯配置，使得pMOSFET電晶體(M18)的源極端連接輸出電壓(Vout)，pMOSFET電晶體(M18)的汲極端連接固定電阻器(R5、R6)間的節點，且pMOSFET電晶體(M18)的閘極端連接反相器(50)的輸出端。
反相器(50)配置成對其輸入端提供的信號執行布林「NOT」運算，並提供一數位輸出信號(32)，以指示帶隙參考電路(30)是否準備開始使用。
運算跨導放大器設置成嘗試將兩節點(N1、N2)處的電壓驅動成相同值。兩節點(N1、N2)處的電壓形成的任何電壓差將導致nMOSFET電晶體(M12)的汲極端的非零輸出電壓，該非零輸出電壓施加至nMOSFET電晶體(M14)的閘極端。此將導致nMOSFET電晶體(M14)導通，因此電流從輸出電壓(Vout)通過二極體連接pMOSFET電晶體(M9)流到地端(GND)。由於通過pMOSFET電晶體(M9)的電流透過pMOSFET電晶體(M3)形鏡像電流，使得電流流過參考電阻器(R3)，其根據歐姆定律在參考電阻器(R3)上產生參考電壓(Vref)。
因為分別基於pMOSFET電晶體(M1、M2)的電流鏡，使得通過參考電晶體(Q1、Q2)的射極電流是相同。不過，由於參考電晶體(Q2)較大(例如，N倍大)，使得其基極-射極電壓(VBE2)將低於參考電晶體(Q1)的基極-射極電壓，其中基極-射極電壓(VBE1)如等式1所示：
其中k/q是常數，且T是溫度。
包含pMOSFET電晶體(M4、M5)的運算跨導放大器(OTA)確 保節點(N1、N2)是在相同電壓。因此，跨電阻器(R1)兩端的電壓等於VBE1-VBE2，且通過此電阻器的電流變成：
通過電阻器(R2)的電流可簡單表示如下：
由此，通過pMOSFET電晶體(M2)的電流計算如下所示：
這也是通過pMOSFET電晶體(M3)的電流，因此輸出電壓變成如下所示：
VBE1具有負溫度係數，而kT/q具有正溫度係數。藉由調節電阻器(R1、R2)的比率，在工作溫度範圍內可達成整體溫度係數接近零。然後藉由調節電阻器(R3)將輸出電壓設定成想要的位準(0.9V)。
顯示的電路如此提供隨溫度呈現相對穩定的參考電流，然而習知的帶隙電路提供與絕對溫度成比例的電流。
此外，由於通過pMOSFET電晶體(M9)的電流亦透過pMOSFET電晶體(M23)形成鏡像電流(倘若pMOSFET電晶體(M5)完全匹配pMOSFET電晶體(M6)，且nMOSFET電晶體(M13)完全匹配nMOSFET電晶體(M20))，流過包含pMOSFET電晶體(M10、M11、M5)和nMOSFET電晶體(M13)的運算跨導放大器的「分支」的相同電流將流過包含pMOSFET電晶體(M23、M22、M6)和nMOSFET電晶體(M20)的參考監控電路(10)中的複製 分支。此外，由於nMOSFET電晶體(M20)與nMOSFET電晶體(M21)形成一電流鏡，流過此複製分支的電流亦將流過nMOSFET電晶體(M21)。由於固定電阻器(R6)(且在某些情況下可為固定電阻器(R5))，此電流在連接反相器(50)的輸入端的監控節點(N3)處提供一電壓。
如果在此監控節點(N3)處的電壓足夠低，反相器50)將在其輸出端產生邏輯「高」(即是數位「1」)，且此數位信號是用於指示帶隙參考電路30是否準備由外部電路使用的標記32。當標記32是邏輯「高」時，遲滯電晶體(M18)會被有效失能，由於其閘極端連接反相器50的輸出端。在此情況下，監控節點(N3)處的電壓將等於流過nMOSFET電晶體(M21)的電流與由固定電阻器(R5、R6)串聯組合的電阻(為了簡化，本說明書忽略nMOSFET電晶體(M21)的任何漏極-源極電阻)相乘。
如果在監控節點(N3)處的電壓超過一特定臨界值，反相器50將產生邏輯「低」(即是，數位「0」)標記32。由於反相器50的輸出連接遲滯電晶體(M18)的閘極端，使得此導致遲滯電晶體(M18)導通，有效將固定電阻器(R5)造成「短路」。在此情況下，監控節點(N3)處的電壓然後等於流過nMOSFET電晶體(M21)的電流與固定電阻器(R6)相乘。
因此，參考監控電路10將標記32保持在邏輯「低」，直到足夠電流流過運算跨導放大器(OTA)(即是，通過包含pMOSFET電晶體pMOSFET電晶體(M5、M11、M10)和nMOSFET電晶體(M13)的分支)，此表示帶隙參考電路30準備開始使用。由於參考監控電路10對於運算跨導放大器(OTA)的電流容許空間需求是「無知」，使得當其需要工作時，要有足夠的電流將只流過運算跨導放大器(OTA)，而不管容許空間需求如何，這間接表示帶隙參考電路30可依賴於較高功率穩壓器6，如此不再需要第三「從屬」工作模式，並可使用第二正常工作模式。
因此，由此可見，本發明提供一種穩壓電路，該穩壓電路在從屬模式下可使用一穩壓器，以提高另一穩壓器的電流輸出能力。根據本發明之具體實施例的穩壓電路提供低電流、高電流、與暫態工作模式。熟諳此技者應明白，前述具體實施例僅是示例性而不是限制本發明的範疇。

Claims (26)

  1. 一種電子裝置，其包括一穩壓電路部件，該穩壓電路部件配置成接收一輸入電壓並提供一經穩壓的輸出電壓，該穩壓電路部件包括：一第一穩壓器，其配置成在一第一穩壓輸入端接收該輸入電壓及在一第一參考輸入端接收一第一參考電壓，該第一穩壓器係配置成在一第一工作模式下，響應在該經穩壓的輸出電壓與該第一參考電壓之間的電壓差而改變該經穩壓的輸出電壓；一第一參考電壓源，其配置成提供該第一參考電壓；一第二穩壓器，其配置成在一第二穩壓輸入端接收該輸入電壓及在一第二參考輸入端接收一第二參考電壓，該第二穩壓器係配置成在一第二工作模式下，響應在該經穩壓的輸出電壓與該第二參考電壓之間的電壓差而改變該經穩壓的輸出電壓，該第二穩壓器係配置成提供一個比該第一穩壓器的輸出電流更大的最大輸出電流；一第二參考電壓源，其配置成提供該第二參考電壓；一開關部件，其配置成在一第三工作模式下將該第一參考電壓連接該第二參考輸入端，其中該第一穩壓器提供該經穩壓的輸出電壓，且該第二穩壓器提供額外的輸出電流。
  2. 如請求項1所述之電子裝置，其中該第一參考電壓源包括一帶隙參考電路。
  3. 如請求項1或2所述之電子裝置，其中該第二參考電壓源包括一帶隙參考電路。
  4. 如以上任一請求項所述之電子裝置，其中該第三工作模式包括一暫態模式，該暫態模式係響應於該輸出電流轉變成大於該第一穩壓器的最大輸出電流之值而啟用。
  5. 如以上任一請求項所述之電子裝置，其配置成產生一用以指示該第二參考電壓源被初始化之信號，並在產生該信號時，從該第三工作模式切換到該第二工作模式。
  6. 如請求項5所述之電子裝置，其更包括一參考電壓監控電路，該參考電壓監控電路係配置成產生所述用以指示該第二參考電壓源被初始化之信號。
  7. 如以上任一請求項所述之電子裝置，其中該第二參考電壓源包括：一帶隙電路部件，其包括第一參考電晶體、第二參考電晶體及一電流源，該電流源係配置成以一第一電流密度驅動該第一參考電晶體，並以一不同的第二電流密度驅動該第二參考電晶體，其中該第一參考電晶體連接一第一節點，且該第二參考電晶體連接一第二節點；一運算跨導放大器，其配置成產生一輸出電流，該輸出電流係與該第一節點處的電壓和該第二節點處的電壓之間的電壓差成比例；及一輸出電流鏡電路部件，其配置成產生一鏡像電流，該鏡像電流是該輸出電流的縮放版本，並驅動該鏡像電流流經一負載，以產生該第二參考電壓；其中該參考電壓監控電路部件配置成監控該運算跨導放大器，且如果流過該運算跨導放大器的電流超過一臨界值，則產生一標記。
  8. 如請求項7所述之電子裝置，其中該運算跨導放大器包括第一差動對場效應電晶體及第二差動對場效應電晶體，其係經配置使得該第一差動對場效應電晶體的一閘極端連接該第一節點，且該第二差動對場效應電晶體的一閘極端連接該第二節點。
  9. 如請求項8所述之電子裝置，其中該運算跨導放大器包括第一電流鏡負載場效應電晶體及第二電流鏡負載場效應電晶體，其係經配置使得： 該第一電流鏡負載場效應電晶體的一汲極端連接該第一差動對場效應電晶體的一汲極端；該第二電流鏡負載場效應電晶體的一汲極端連接該第二差動對場效應電晶體的一汲極端；及該等第一和第二電流鏡負載場效應電晶體的各別閘極端連接該第一電流鏡負載場效應電晶體的汲極端。
  10. 如請求項9所述之電子裝置，其中該第一電流鏡負載場效應電晶體係匹配第一複製電流鏡場效應電晶體。
  11. 如以上任一請求項所述之電子裝置，其更包括一第二電流鏡與一複製場效應電晶體，該複製場效應電晶體的一閘極端連接該第一節點，且其中該第二電流鏡係配置成產生一複製電流，該複製電流是該輸出電流的縮放版本，並驅動該複製電流流經一第一參考電阻器，以在該第二電流鏡與該第一參考電阻器間之一監控節點處產生電壓。
  12. 如請求項11所述之電子裝置，其中該第二電流鏡包括第一複製電流鏡場效應電晶體及第二複製電流鏡場效應電晶體，其係經配置使得：該等第一及第二複製電流鏡場效電晶體的各別閘極端連接該第一複製電流鏡場效應電晶體的一汲極端且連接該複製場效應電晶體的一汲極端；且該第二複製電流鏡場效應電晶體的一汲極端連接該監控節點。
  13. 如請求項11或12所述之電子裝置，其中該參考電壓監控電路包括一單輸入邏輯閘，該單輸入邏輯閘的一輸入端連接該監控節點，其中該邏輯閘係配置成如果在該監控節點處的電壓高於一第一臨界值，則在其輸出端產生一第一邏輯值，且如果在該監控節點處的電壓低於一第二臨界值，則在輸出端產生一第二邏輯值。
  14. 如請求項13所述之電子裝置，其中該邏輯閘包括一布林反相器，其中該第一邏輯值是邏輯「低」，且該第二邏輯值是邏輯「高」。
  15. 如請求項14所述之電子裝置，其包括一遲滯裝置，其連接在該反相器的輸入端與輸出端間，且配置使得該第一臨界值不同於該第二臨界值。
  16. 如請求項15所述之電子裝置，其中該遲滯裝置包括一第二參考電阻器與一開關裝置，且其中該開關裝置選擇性耦接該等第一及第二參考電阻器。
  17. 如以上任一請求項所述之電子裝置，其配置成如果需要的輸出電流超過該第一穩壓器的最大輸出電流，在啟動該電子裝置時便工作在該第三工作模式。
  18. 如請求項17所述之電子裝置，其配置成一旦該第二穩壓器處於準備開始使用，便切換到該第二工作模式。
  19. 如以上任一請求項所述之電子裝置，其中該第一參考電壓源配置成接收該輸入電壓，並從其產生該第一參考電壓。
  20. 如以上任一請求項所述之電子裝置，其中該第二參考電壓源配置成接收該輸出電壓，並從其產生該第二參考電壓。
  21. 如以上任一請求項所述之電子裝置，其中該開關部件配置成當工作在該第三工作模式時，將一複製電流從該第一穩壓器鏡像複製到該第二穩壓器。
  22. 如以上任一請求項所述之電子裝置，其更包括一負載電流監控電路部件，其配置成監控該輸出電流，且如果該輸出電流小於一第一臨界值，則選擇性啟用該第一工作模式。
  23. 如請求項1至21之任一項所述之電子裝置，其更包括一負載電流監控電路部件，其配置成監控該輸出電流，且如果該輸出電流大於一第二臨界 值，則選擇性啟用該第二工作模式。
  24. 如請求項22所述之電子裝置，其中該負載電流監控電路部件進一步配置成監控該輸出電流，且如果該輸出電流大於一第二臨界值，則選擇性啟用該第二工作模式。
  25. 如請求項24所述之電子裝置，其中該等第一和第二臨界值是相同的。
  26. 如請求項24所述之電子裝置，其中該等第一和第二臨界值是不同的。
TW106142171A 2016-12-02 2017-12-01 穩壓器 TW201821927A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??1620542.9 2016-12-02
GB1620542.9A GB2557276A (en) 2016-12-02 2016-12-02 Voltage regulators

Publications (1)

Publication Number Publication Date
TW201821927A true TW201821927A (zh) 2018-06-16

Family

ID=58159798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142171A TW201821927A (zh) 2016-12-02 2017-12-01 穩壓器

Country Status (4)

Country Link
US (1) US10551863B2 (zh)
GB (1) GB2557276A (zh)
TW (1) TW201821927A (zh)
WO (1) WO2018100389A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11154597B2 (en) 2016-03-24 2021-10-26 Nantcell, Inc. Sequence arrangements and sequences for neoepitope presentation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE224073T1 (de) * 1999-06-22 2002-09-15 Cit Alcatel Referenzspannungsgenerator mit überwachungs- und anlaufschaltung
JP3394509B2 (ja) 1999-08-06 2003-04-07 株式会社リコー 定電圧電源
EP1361664B1 (en) * 2002-05-10 2008-08-06 Texas Instruments Incorporated LDO regulator with sleep mode
JP3710468B1 (ja) * 2004-11-04 2005-10-26 ローム株式会社 電源装置、及び携帯機器
US7148670B2 (en) * 2005-01-18 2006-12-12 Micrel, Inc. Dual mode buck regulator with improved transition between LDO and PWM operation
US7728688B2 (en) * 2006-12-07 2010-06-01 Intel Corporation Power supply circuit for a phase-locked loop
EP2372485B1 (en) * 2010-04-01 2014-03-19 ST-Ericsson SA Voltage regulator
US9323263B2 (en) * 2012-09-25 2016-04-26 Intel Corporation Low dropout regulator with hysteretic control
US10003891B2 (en) 2013-12-31 2018-06-19 Gn Hearing A/S Power management system for a hearing aid
US9190988B1 (en) * 2014-07-31 2015-11-17 Freescale Semiconductor, Inc. Power management system for integrated circuit
DE102016200390B4 (de) * 2016-01-14 2018-04-12 Dialog Semiconductor (Uk) Limited Spannungsregler mit Bypass-Modus und entsprechendes Verfahren
US20180074532A1 (en) * 2016-09-13 2018-03-15 Freescale Semiconductor, Inc. Reference voltage generator
TWI672576B (zh) * 2017-05-02 2019-09-21 立積電子股份有限公司 帶差參考電路、電壓產生器及其電壓控制方法

Also Published As

Publication number Publication date
WO2018100389A1 (en) 2018-06-07
GB2557276A (en) 2018-06-20
US20190302824A1 (en) 2019-10-03
GB201620542D0 (en) 2017-01-18
US10551863B2 (en) 2020-02-04

Similar Documents

Publication Publication Date Title
US7602162B2 (en) Voltage regulator with over-current protection
US8174251B2 (en) Series regulator with over current protection circuit
US7193399B2 (en) Voltage regulator
US7710090B1 (en) Series regulator with fold-back over current protection circuit
US6703813B1 (en) Low drop-out voltage regulator
US7619397B2 (en) Soft-start circuit for power regulators
US7113025B2 (en) Low-voltage bandgap voltage reference circuit
EP2952996B1 (en) A current sink stage for LDO
US8564263B2 (en) Voltage regulator
US8933682B2 (en) Bandgap voltage reference circuit
US20100289472A1 (en) Low dropout voltage regulator with low quiescent current
CN115309226A (zh) 用于低压差调节器的自适应栅极偏置场效应晶体管
US9348350B2 (en) Voltage regulator
US10788848B2 (en) Voltage regulator with controlled current consumption in dropout mode
JP7354380B2 (ja) 電子部品が安全に起動し終了するための電気回路
US6822428B2 (en) Stabilized power supply unit having a current limiting function
US20100207591A1 (en) Voltage regulator
US9831757B2 (en) Voltage regulator
TW201821929A (zh) 參考電壓
US6310467B1 (en) LDO regulator with thermal shutdown system and method
US9886052B2 (en) Voltage regulator
TW202043964A (zh) 形成半導體裝置之方法
TW201821927A (zh) 穩壓器
US11829171B1 (en) Bandgap module and linear regulator
TWI405064B (zh) 低壓降調節器