JPS5839419Y2 - 電流リセット回路 - Google Patents

Description

【考案の詳細な説明】 本考案は、簡単な回路により、電源のオン、オフ時に正
確にリセット信号を発するようにした電源リセット回路
に関するものである。

電源がオン、オフするときは、第２図の■のような波形
の立上り、立下り特性になる。

即ち、電源オンの場合は、電源オン時から所定電圧まで
徐徐に立上り、電源オフのときも電源オフ時から徐徐に
下って零になるのである。

このため負荷が論理回路であった場合には、この論理回
路が電源電圧上昇時に、正常に作動するための電圧Ｖｚ
以下において作動すると、誤動作を起す危険がある。

このため従来にあっても、負荷である論理回路が正常に
作動し得る電圧Ｖｚに達するまでは、論理回路にリセッ
ト信号を発する回路が案出され、実用化されているが、
電源の立上り、立下り特性によっては、正確にリセット
信号を発しないこともある欠点があった。

本考案はこの点に鑑みてなされたもので、電源のオン、
オフ時に、正確にリセット信号を発する簡単な構成の回
路を提供することを目的とするものである。

以下、本考案の一実施例を第１図について説明すると、
１，２はそれぞれ端子であって、接地３に対して、＋■
ｃｃの電圧が印加されるものである。

そして端子１と接地３との間には抵抗器４゜５．６が直
列に接続されて第１．第３の分圧回路が形成されている
。

また端子１と接地３間には、抵抗器４，５．６に並列に
、抵抗器７，８の直列回路が接続されている。

この抵抗器７，８によって第２の分圧回路が形成される
。

そしてこの第２の分圧回路の抵抗器８にはコンデンサー
９が並列に接続されて、この部分に充放電回路が形成さ
れている。

１０は第１の比較器、１１は第２の比較器である。

第１の比較器１０の正側入力端子１０ａには抵抗器４，
５の接続点が接続されており、負側入力端子１０ｂは、
第２の比較器１１の正側入力端子１１ａと共通に、抵抗
器７，８の接続点に接続されている。

また第２の比較器１１の負側入力端子１１ｂは、抵抗器
５，６の接続点に接続されている。

そして二つの比較器１０．１１の出力端子１０ｃ、１１
ｃは、共通に出力端子１２に接続されている。

またこの部分は抵抗器１３を介して端子２に接続されて
いる。

以上の回路において、抵抗器４，５，６，７゜８の値は
、抵抗器４，５の接続点■と接地間に生ずる電圧ｖ１と
、抵抗器７，８の接続点Ｏと接地間に生ずる電圧ｖ２と
、抵抗器５，６の接続点０と接地間に生ずる電圧ｖ３が
、■１〉ｖ２〉■３となるように設定する。

また抵抗器γ、８と、その接続点と接地間に接続された
コンデンサー９とによる充放電回路の時定数は、電源電
圧Ｖｃｃの立上り、立下り時間より長くしておく。

このように構成されたこの電源リセット回路の作動を第
２図のグラフとともに説明する。

電源をオン、オフすることにより、電源電圧Ｖｃｃは第
２図■のような波形となる。

■、０点は第２図■。０に示すようにＶｃｃを各々分圧
した波形となる。

一方、０点はコンデンサー９の働きにより、第２図０で
示すような充放電特性となる。

ただしコンデンサー９が完全に充電されたときには、ｖ
ｌ〉■２〉■３となる。

電源がオンした直後は、０点、０点の電位は、［Ｆ］点
の電位より高いので、第１の比較器１０の出力はＨレベ
ル、第２の比較器１１の出力はＬレベルとなる。

また二つの比較器１０．１１の出力はワイアードオアと
なっているので、その結果、出力［Ｆ］はＬレベルとな
る。

次にコンデンサー９の充電が進み、■と［Ｆ］の電位が
交差すると、第２の比較器１１の出力はＨレベルとなる
。

このとき第１の比較器１０の出力はＨレベルのままなの
で、出力［Ｆ］はＨレベルとなる。

電源オフでしばらくすると、［Ｆ］と■の電位が交差す
る。

これにより第１の比較器１０はＬレベルとなるので、出
力［Ｆ］はＬレベルとなる。

このように電源オン、オフ時に出力端子１２よりＬレベ
ル信号が発せられるので、この信号により電源電圧Ｖｃ
ｃが供給される論理回路（負荷）をリセットすれば、誤
動作を防止できることになる。

上述した実施例においては、二つの比較器１０゜１１の
出力がワイアードオアとなっているが、比較器１０．１
１の出力をオア回路またはアンド回路等により組合せて
出力としてもよい。

本考案は以上実施例で説明したように、検知電圧を分圧
して■１〉■２〉■３なる三つの電圧を得る第１、第２
、第３の分圧回路を設け、第２の分圧回路にはコンデン
サーを接続して充放電回路を形成し、前記第１の分圧回
路と第３の分圧回路の出力をそれぞれ第１、第２の比較
回路に入力すると共に、前記充放電回路の出力を第１１
第２の比較回路に共通に入力し、前記第１、第２の比較
回路を出力を組合せて出力信号としたものであるから、
電源オン時には電圧Ｖｃｃが所定電圧に達していてもし
ばらくの間リセット信号が発せられることになり、電源
オフ時には電圧Ｖｃｃが所定電圧以下になれば即リセッ
ト信号が発せられることになるので、負荷を誤動作させ
ることがなく、信頼性高い作動をさせることができる。

【図面の簡単な説明】

第１図は本考案の一実施例の回路図、第２図は第１図の
ものの各都電圧を示すグラフである。 １．２・・・・・・端子、３・・・・・・接地、４，５
，６，７゜８・・・・・・抵抗器、９・・・・・・コン
デンサー １０・・・・・・第１の比較器、１１・・・
・・・第２の比較器、１２・・・・・・出力端子。

Claims (1)

【実用新案登録請求の範囲】
1. 検知電圧を分圧して■１〉ｖ２〉■３なる三つの電圧を
   得る第１、第２、第３の分圧回路を設け、第２の分圧回
   路にはコンデンサーを接続して充放電回路を形成し、前
   記第１の分圧回路と第３の分圧回路の出力をそれぞれ第
   １、第２の比較回路に入力すると共に、前記充放電回路
   の出力を第１、第２の比較回路に共通に入力し、前記第
   １、第２の比較回路の出力信号を組合せてリセット信号
   として出力することを特徴とする電源リセット回路。