JPS5838434Y2 - ディジタル装置の初期状態設定回路 - Google Patents
ディジタル装置の初期状態設定回路Info
- Publication number
- JPS5838434Y2 JPS5838434Y2 JP8010277U JP8010277U JPS5838434Y2 JP S5838434 Y2 JPS5838434 Y2 JP S5838434Y2 JP 8010277 U JP8010277 U JP 8010277U JP 8010277 U JP8010277 U JP 8010277U JP S5838434 Y2 JPS5838434 Y2 JP S5838434Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- initial
- pulse signal
- initial setting
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は、電子計算機のディジタル装置の初期状態設定
回路に関する。
回路に関する。
一般に電子計算機等のディジタル装置に於ては、電源投
入後はその内部状態はどのような状態にあるのかは不定
である為に何等かの手段に依って予め定められた初期状
態、通常は全ての内部状態がリセット状態にある状態、
に設定されるように構成されている。
入後はその内部状態はどのような状態にあるのかは不定
である為に何等かの手段に依って予め定められた初期状
態、通常は全ての内部状態がリセット状態にある状態、
に設定されるように構成されている。
斯る構成の一例を第１図に示す。１はディジタル装置で
、該装置１の初期設定端子１にはダイオード２とコンデ
ンサ３とから成る初期設定回路４が接続されている。
、該装置１の初期設定端子１にはダイオード２とコンデ
ンサ３とから成る初期設定回路４が接続されている。
この回路４は負の電源ライン（ＶＤＤ）の電源投入後の
立ち下がり時に初期設定信号を発して〔第２図Ａ〕ディ
ジタル装置１を初期状態に設定せしめるものである。
立ち下がり時に初期設定信号を発して〔第２図Ａ〕ディ
ジタル装置１を初期状態に設定せしめるものである。
ところが電源が断となってしばしの時間を経過するとコ
ンデンサ３への電荷は放電されてし１つて電源の再投入
時に再び初期状態の設定は可能であるが〔第２図Ｂ〕、
電源が断となって瞬時に再給電された場合にはコンデン
サ３の残留電荷に依って電源ライン（ＶＤＤ）の立ち下
がりは殆どなく、初期設定信号の発生はない〔第２図Ｃ
〕。
ンデンサ３への電荷は放電されてし１つて電源の再投入
時に再び初期状態の設定は可能であるが〔第２図Ｂ〕、
電源が断となって瞬時に再給電された場合にはコンデン
サ３の残留電荷に依って電源ライン（ＶＤＤ）の立ち下
がりは殆どなく、初期設定信号の発生はない〔第２図Ｃ
〕。
本考案はこのような不都合を解消する為に為されたもの
であって、第３図以降を参照しつつ詳述する。
であって、第３図以降を参照しつつ詳述する。
第３図に於て、１，２，３，４は夫々第１図と同様にデ
ィジタル装置、ダイオード、コンデンサ、初期設定回路
であり、更に同図に於て、５はディジタル装置１内に存
在するパルス信号源で、例えばクロックパルス源等がこ
れに該当する。
ィジタル装置、ダイオード、コンデンサ、初期設定回路
であり、更に同図に於て、５はディジタル装置１内に存
在するパルス信号源で、例えばクロックパルス源等がこ
れに該当する。
６はこのパルス信号源５からのパルス信号の存在を検出
するパルス信号検出回路で、パルスが存在する時はその
出力に論理的な１”が得られる。
するパルス信号検出回路で、パルスが存在する時はその
出力に論理的な１”が得られる。
γはこの検出回路６の出力に連った論理回路で、インバ
ータ回路８とダイオード９との直列回路から成ってかり
、このダイオード９の他端はディジタル装置１の初期設
定端子Ｉに連っている。
ータ回路８とダイオード９との直列回路から成ってかり
、このダイオード９の他端はディジタル装置１の初期設
定端子Ｉに連っている。
次に第４図の波形図を参照しつつ本考案回路の動作を説
明する。
明する。
電源ＡＣが投入されるとｔｌ、電源ラインのレベルＳＯ
はＶＤＤに向って降下し、その降下に従って初期状態設
定端子■に初期設定回路４からの設定信号ＣＬが得られ
、ディジタル装置１の動作限界レベル■Ｌを越えるとｔ
２、パルス信号源５は動作を開始してパルスＰＬを発生
し、そのパルスを検出回路６が検出してその検出出力Ｄ
Ｅを”Ｈ”レベルの１”とする。
はＶＤＤに向って降下し、その降下に従って初期状態設
定端子■に初期設定回路４からの設定信号ＣＬが得られ
、ディジタル装置１の動作限界レベル■Ｌを越えるとｔ
２、パルス信号源５は動作を開始してパルスＰＬを発生
し、そのパルスを検出回路６が検出してその検出出力Ｄ
Ｅを”Ｈ”レベルの１”とする。
それに伴い、インバータ回路８の出力ＩＮはＬ”レベル
の０”となる。
の０”となる。
この状態で電源ＡＣが断となるとｔ３、電源ラインのレ
ベルＳＯはＶＤＤから立ち上がり、それが動作限界レベ
ルＶＬを越えるとｔ４、パルス信号源５は動作を停止し
、検出回路６の検出出力ＤＥは”ＯＩ＋に、インバータ
回路８の出力ＩＮは１”となる。
ベルＳＯはＶＤＤから立ち上がり、それが動作限界レベ
ルＶＬを越えるとｔ４、パルス信号源５は動作を停止し
、検出回路６の検出出力ＤＥは”ＯＩ＋に、インバータ
回路８の出力ＩＮは１”となる。
従ってこの時ｔ４．論理回路７は初期設定回路４のコン
デンサ３に蓄積された電荷に対する放電路として作用し
、叩ちその電荷は論理回路７のダイオード９を介して放
電され、初期設定回路工は直ちに零電位になる。
デンサ３に蓄積された電荷に対する放電路として作用し
、叩ちその電荷は論理回路７のダイオード９を介して放
電され、初期設定回路工は直ちに零電位になる。
電源ＡＣが断となり、電源ラインのレベルＳＯが限界レ
ベルｖＬを越えて後、直ちに電源ＡＣが立ち上がるとｔ
５、この時は既に初期設定回路４のコンデンサ３の電荷
が放電されているので先の場合と同様に初期設定回路４
からディジタル装置１の初期設定端子Ｉに初期設定信号
ＣＬが印加され、該装置１を初期状態に設定する事が出
来る。
ベルｖＬを越えて後、直ちに電源ＡＣが立ち上がるとｔ
５、この時は既に初期設定回路４のコンデンサ３の電荷
が放電されているので先の場合と同様に初期設定回路４
からディジタル装置１の初期設定端子Ｉに初期設定信号
ＣＬが印加され、該装置１を初期状態に設定する事が出
来る。
本考案は以上の説明から明らかな如く、ディジタル装置
の初期設定端子に初期段５同路を接続すると共に、ディ
ジタル装置内に存在するパルス信号源からのパルスが消
滅した時に初期設定回路のコンデンサに蓄積された電荷
を放電する放電路を構成する論理回路を初期設定端子に
接続しているので、電源が瞬間的に断となっても直ちに
初期設定回路を電源の再給電に対処し得る状態とする事
が出来、電源の瞬間的な給電停止に対しても初期状態設
定機能を失う事なく、初期設定出来る極めて有用な考案
である。
の初期設定端子に初期段５同路を接続すると共に、ディ
ジタル装置内に存在するパルス信号源からのパルスが消
滅した時に初期設定回路のコンデンサに蓄積された電荷
を放電する放電路を構成する論理回路を初期設定端子に
接続しているので、電源が瞬間的に断となっても直ちに
初期設定回路を電源の再給電に対処し得る状態とする事
が出来、電源の瞬間的な給電停止に対しても初期状態設
定機能を失う事なく、初期設定出来る極めて有用な考案
である。
第１図は現存する初期状態設定回路のブロック図、第２
図はその動作説明の為の波形図、第３図は本考案回路の
ブロック図、第４図はその動作説明の為の各所の波形図
であって、１はディジタル装置、４は初期設定回路、５
はパルス信号源、６はパルス信号検出回路、Ｔは論理回
路、を夫々示している。
図はその動作説明の為の波形図、第３図は本考案回路の
ブロック図、第４図はその動作説明の為の各所の波形図
であって、１はディジタル装置、４は初期設定回路、５
はパルス信号源、６はパルス信号検出回路、Ｔは論理回
路、を夫々示している。
Claims (1)
- 電源の立ち上がりを利用してディジタル装置を初期状態
に設定するものに於て、電源投入時に初期状態に設定す
る必要のあるディジタル装置と、電源ラインの電位変化
をコンデンサの働きに依って検出して上記ディジタル装
置の初期設定端子に初期設定信号を印加する初期設定回
路と、上記ディジタル装置が動作している時に得られる
パルス信号を検出するパルス信号検出回路と、該検出回
路と上記ディジタル装置の初期設定端子との間に設けら
れた論理回路と、から成り、被論理回路はパルス信号検
出回路出力が消滅した時に上記設定回路のコンデンサに
蓄積された電荷の放電路を構成する事を特徴としたディ
ジタル装置の初期状態設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8010277U JPS5838434Y2 (ja) | 1977-06-16 | 1977-06-16 | ディジタル装置の初期状態設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8010277U JPS5838434Y2 (ja) | 1977-06-16 | 1977-06-16 | ディジタル装置の初期状態設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS546828U JPS546828U (ja) | 1979-01-17 |
| JPS5838434Y2 true JPS5838434Y2 (ja) | 1983-08-31 |
Family
ID=28998678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8010277U Expired JPS5838434Y2 (ja) | 1977-06-16 | 1977-06-16 | ディジタル装置の初期状態設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5838434Y2 (ja) |
-
1977
- 1977-06-16 JP JP8010277U patent/JPS5838434Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS546828U (ja) | 1979-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297761B1 (en) | Measuring apparatus for digitally detecting analog measured variables | |
| JPS5838434Y2 (ja) | ディジタル装置の初期状態設定回路 | |
| US4939471A (en) | Impulse detection circuit | |
| JP2581735B2 (ja) | 停電検出装置 | |
| US4560889A (en) | Automatic clear circuit | |
| US4845467A (en) | Keyboard having microcomputerized encoder | |
| JPS62199114A (ja) | アナログ・デイジタル混在型集積回路 | |
| KR100263924B1 (ko) | 리셋 신호 발생 장치 | |
| JPS5838435Y2 (ja) | リセット信号発生回路 | |
| JPS6214754Y2 (ja) | ||
| JP2524395B2 (ja) | パワ―オンリセット回路 | |
| JPS5921552Y2 (ja) | リセツト回路 | |
| JPS6115638Y2 (ja) | ||
| JP2558332Y2 (ja) | 電圧監視回路 | |
| KR100360792B1 (ko) | 파워온리셋회로및이것을이용한제어장치 | |
| JPS5839419Y2 (ja) | 電流リセット回路 | |
| JPS6016129A (ja) | 電源リセツト回路 | |
| JPS5824509Y2 (ja) | 発振回路 | |
| JPH066627Y2 (ja) | センサの瞬時停電時の誤動作防止回路 | |
| JPH0119299B2 (ja) | ||
| JPS6059146U (ja) | ガス検出器用アダプタ装置 | |
| JPH076541Y2 (ja) | 初期テスト開始識別回路 | |
| KR920004986Y1 (ko) | 리세트 겸용 워치도그회로 | |
| JPH03198622A (ja) | システムリセット回路 | |
| JPH04265012A (ja) | パワー・オン・リセット回路 |