JPS5824509Y2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS5824509Y2 JPS5824509Y2 JP1976027377U JP2737776U JPS5824509Y2 JP S5824509 Y2 JPS5824509 Y2 JP S5824509Y2 JP 1976027377 U JP1976027377 U JP 1976027377U JP 2737776 U JP2737776 U JP 2737776U JP S5824509 Y2 JPS5824509 Y2 JP S5824509Y2
- Authority
- JP
- Japan
- Prior art keywords
- variable resistor
- capacitor
- inverter
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
この考案は発振回路特に無安定マルチバイブレータに関
する。
する。
従来ＭＯ８やＣＭＯ８などで無安定マルチバイブレータ
を構成するには第１図のようにしている。
を構成するには第１図のようにしている。
すなわち３個のインバータ１，２．３を縦続接続し、そ
の第２段のインバータの出力と第１段の入力間にコンデ
ンサ４を接続しかつ第３段のインバータの出力と第１段
のインバータの入力との間に可変抵抗器５を接続してい
る。
の第２段のインバータの出力と第１段の入力間にコンデ
ンサ４を接続しかつ第３段のインバータの出力と第１段
のインバータの入力との間に可変抵抗器５を接続してい
る。
この場合発振周波数は
ＲＴ；可変抵抗器５の抵抗値
ＣＴ：コンデンサ４の容量
ＶＤＤ ；電源電圧
Ｖｔｈ ； インバータ１のスレンショルド電圧で決定
される。
される。
ここでｖｔｈはＭＯＳやＣＭＯ８等のＩＣなどでは素子
の内部で決定されるため外部から可変することができな
い。
の内部で決定されるため外部から可変することができな
い。
したがって発振周波数を変えるにはＲＴまたはＣＴを変
えることによっている。
えることによっている。
ところでこの発振回路をたとえば計数式タイマに適用す
る場合には可変抵抗器５を時間設定器として使用するの
であるがその回転角度（可変抵抗値）と目盛られた時間
（周波数）を一致させる必要がある。
る場合には可変抵抗器５を時間設定器として使用するの
であるがその回転角度（可変抵抗値）と目盛られた時間
（周波数）を一致させる必要がある。
このためＣＴを可変して調整するしかないがコンデンサ
４を可変型とした場合には容量大きさ、コストで問題が
あり実用化は困難である。
４を可変型とした場合には容量大きさ、コストで問題が
あり実用化は困難である。
本考案は簡単な回路で各回路定数のばらつきを補償する
ことができ所定の発振周波数を得ることができる発振回
路を提供することを目的としている。
ことができ所定の発振周波数を得ることができる発振回
路を提供することを目的としている。
本考案の発振回路は、縦続接続される３個のインバータ
と、その第２段のインバータの出力に接続されたコンデ
ンサと、第３段のインバータに接続された第１の可変抵
抗器と、これらコンデンサ及び第１の可変抵抗器の他端
を接続し、その接続点と第１段のインバータの入力との
間に接続された第２の可変抵抗器と、前記第１段のイン
バータの入力と正の電源ライン間に接続され、かつ前記
コンデンサの電荷を放電するためのダイオードとを有す
るもので、このようにコンデンサの電荷な第２の可変抵
抗器およびダイオードを通して放電させるように構成す
ることによって、第２の可変抵抗器の調整によりコンデ
ンサの電荷の放電時間を変え、発振周波数を調整可能と
する。
と、その第２段のインバータの出力に接続されたコンデ
ンサと、第３段のインバータに接続された第１の可変抵
抗器と、これらコンデンサ及び第１の可変抵抗器の他端
を接続し、その接続点と第１段のインバータの入力との
間に接続された第２の可変抵抗器と、前記第１段のイン
バータの入力と正の電源ライン間に接続され、かつ前記
コンデンサの電荷を放電するためのダイオードとを有す
るもので、このようにコンデンサの電荷な第２の可変抵
抗器およびダイオードを通して放電させるように構成す
ることによって、第２の可変抵抗器の調整によりコンデ
ンサの電荷の放電時間を変え、発振周波数を調整可能と
する。
以下本考案の一実施例について図面を参照しながら説明
する。
する。
第２図は本考案に係る発振回路を計数式タイマに適用し
た実施例を示す。
た実施例を示す。
この図で端子１１．１２は正負の電力入力端子でその間
に定電圧素子２１が接続され回路各部に電源電圧ＶＤＤ
を加えるようにしている。
に定電圧素子２１が接続され回路各部に電源電圧ＶＤＤ
を加えるようにしている。
発振回路３０はインバータ３１及びインバータを兼ねる
ＮＯＲゲート３２、インバータ３３を縦続接続しＮＯＲ
ゲート３２の出力を抵抗３６を介してコンデンサ３５に
接続し、かつインバータ３３の出力を可変抵抗器３４に
接続する。
ＮＯＲゲート３２、インバータ３３を縦続接続しＮＯＲ
ゲート３２の出力を抵抗３６を介してコンデンサ３５に
接続し、かつインバータ３３の出力を可変抵抗器３４に
接続する。
コンデンサ３５と可変抵抗器３４の他端は接続され、そ
の接続点とインバータ３１０入力との間に半固定可変抵
抗器３８が接続される。
の接続点とインバータ３１０入力との間に半固定可変抵
抗器３８が接続される。
こうして無安定マルチバイブレータが構成される。
さらにインバータ３１０入力はダイオード３７を経て正
の電源ラインに接続される。
の電源ラインに接続される。
ＭＯＳやＣＭＯＳインバータではこのダイオード３７は
素子の中に形成されている。
素子の中に形成されている。
なおここで端子１３は発振入力端子、端子１４はこの発
振回路をＩＣで構成した場合にコンデンサ３５を外部か
ら取付けるための端子、端子１５は計数入力端子である
。
振回路をＩＣで構成した場合にコンデンサ３５を外部か
ら取付けるための端子、端子１５は計数入力端子である
。
この発振回路３０の出力は計数回路４０に送られる。
計数回路４０は波形整形回路４１と多数の縦続接続され
たフリップフロップ４２から構成されている。
たフリップフロップ４２から構成されている。
この計数回路４０の出力はインバータを経て発振回路３
０のＮＯＲゲート３２に入力されており計数回路４０に
出力が生じたときＮＯＲゲート３２を遮断して発振回路
３０の発振を停止させるようにしている。
０のＮＯＲゲート３２に入力されており計数回路４０に
出力が生じたときＮＯＲゲート３２を遮断して発振回路
３０の発振を停止させるようにしている。
端子１７は表示端子で計数回路４０を構成するフリップ
フロップ４２の所定の１個の出力が送られている。
フロップ４２の所定の１個の出力が送られている。
この表示端子１７に表示装置を接続すればその表示装置
はタイマ動作前でＯＦＦ、タイマ動作中では点滅し、タ
イムアンプ後には点灯し続ける。
はタイマ動作前でＯＦＦ、タイマ動作中では点滅し、タ
イムアンプ後には点灯し続ける。
したがって表示端子１７の出力を用いることによってタ
イマの３つの動作状態を表示できることになる。
イマの３つの動作状態を表示できることになる。
端子１８は出力端子である。
このタイマのリセットはリセット出力端子１６を１Ｌ“
とすることにより行なわれる。
とすることにより行なわれる。
リセット回路５０はトランジスタ５１とツェナダイオー
ド５２と抵抗５３，５４゜５５．５６とで構成されてお
り、リセット端子１６が”Ｌ″のときトランジスタ５１
がＯＦＦとなりリセット出力が生じるようになっている
。
ド５２と抵抗５３，５４゜５５．５６とで構成されてお
り、リセット端子１６が”Ｌ″のときトランジスタ５１
がＯＦＦとなりリセット出力が生じるようになっている
。
このリセット回路５０は電源投入時あるいは電源電圧に
異常があった場合に自動的にリセット出力を生じるよう
になっている。
異常があった場合に自動的にリセット出力を生じるよう
になっている。
すなわち電源電圧投入時など電源電圧ＶＤＤが低い場合
には抵抗５３．５４で分圧された電圧がツェナー電位を
超えないためトランジスタ５１はＯＦＦでありリセット
出力が生じている。
には抵抗５３．５４で分圧された電圧がツェナー電位を
超えないためトランジスタ５１はＯＦＦでありリセット
出力が生じている。
電源電圧ＶＤＤが所定の電圧に達するとツェナダイオー
ド５２が０ＮＬＪランジスタ５１がＯＮすることにより
リセット出力が停止する。
ド５２が０ＮＬＪランジスタ５１がＯＮすることにより
リセット出力が停止する。
上記の発振回路ではインバータ３１０入力と、コンデン
サ３５と可変抵抗器３４の接続点との間に可変抵抗器３
８が接続されている。
サ３５と可変抵抗器３４の接続点との間に可変抵抗器３
８が接続されている。
インバータを兼ねるＮＯＲゲート３２が“Ｌ“から“Ｈ
“へ反転した瞬間に、コンデンサ３５の電荷が点線で示
すようにダイオード３７と正の電源ラインとを経て放電
する。
“へ反転した瞬間に、コンデンサ３５の電荷が点線で示
すようにダイオード３７と正の電源ラインとを経て放電
する。
可変抵抗器３８の値を大とすれば、放電を遅らせ、その
ため発振周波数を小さくする。
ため発振周波数を小さくする。
ＣＭＯ８ＩＣでの試験結果では発振周波数を約５０多可
変することができた。
変することができた。
なお可変抵抗器３４．３８の値はほぼ等しいことが望ま
しい。
しい。
したがって通常生じるコンデンサ３５の容量のばらつき
±５条〜±１０多及び可変抵抗器３４の抵抗のばらつき
±１０％〜±２０％を十分に補償することが可能である
。
±５条〜±１０多及び可変抵抗器３４の抵抗のばらつき
±１０％〜±２０％を十分に補償することが可能である
。
したがってインバータのスレンショルド電圧や可変抵抗
器３４の抵抗、コンデンサ３５の容量が通常生じる程度
でばらついていたとしてもそのばらつきは可変抵抗器３
８の調整により補償することが可能であり、そのため可
変抵抗器３４の目盛を発振周波数つまりタイマの設定時
間に一致させることができる。
器３４の抵抗、コンデンサ３５の容量が通常生じる程度
でばらついていたとしてもそのばらつきは可変抵抗器３
８の調整により補償することが可能であり、そのため可
変抵抗器３４の目盛を発振周波数つまりタイマの設定時
間に一致させることができる。
第１図は従来の発振回路を示す回路図、第２図は本考案
の一実施例を示す回路図である。 ３０・・・・・・発振回路、４０・・・・・・計数回路
、５０・・・・・・リセット回路。
の一実施例を示す回路図である。 ３０・・・・・・発振回路、４０・・・・・・計数回路
、５０・・・・・・リセット回路。
Claims (1)
- 縦続接続される３個のインバータと、その第２段のイン
バータの出力に接続されたコンデンサと、第３段のイン
バータに接続された第１の可変抵抗器と、これらコンデ
ンサ及び第１の可変抵抗器の他端を接続し、その接続点
と第１段のインバータの入力との間に接続された第２の
可変抵抗器と、前記第１段のインバータの入力と正の電
源ライン間に接続され、かつ前記コンデンサの電荷を放
電するためのダイオードとを有する発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976027377U JPS5824509Y2 (ja) | 1976-03-08 | 1976-03-08 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976027377U JPS5824509Y2 (ja) | 1976-03-08 | 1976-03-08 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52119339U JPS52119339U (ja) | 1977-09-09 |
| JPS5824509Y2 true JPS5824509Y2 (ja) | 1983-05-26 |
Family
ID=28487128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1976027377U Expired JPS5824509Y2 (ja) | 1976-03-08 | 1976-03-08 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824509Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492417A (ja) * | 1972-04-18 | 1974-01-10 |
-
1976
- 1976-03-08 JP JP1976027377U patent/JPS5824509Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492417A (ja) * | 1972-04-18 | 1974-01-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52119339U (ja) | 1977-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021966Y2 (ja) | ||
| JPH01132213A (ja) | リセット信号発生回路 | |
| JPS5824509Y2 (ja) | 発振回路 | |
| JPH0118361B2 (ja) | ||
| JPS5816268Y2 (ja) | 発振回路 | |
| JPS5811340U (ja) | 任意周波数発生装置 | |
| JPS602676Y2 (ja) | タイマ用ｉｃ回路 | |
| JPH0352326A (ja) | パワーオンリセット回路 | |
| JPH0441634Y2 (ja) | ||
| JPS6214754Y2 (ja) | ||
| JP2722348B2 (ja) | 発振回路 | |
| JPH0119299B2 (ja) | ||
| JPS6049365B2 (ja) | 低消費電力水晶発振回路 | |
| JPS5834834Y2 (ja) | タイマ回路 | |
| JPS61150515A (ja) | 半導体集積回路 | |
| JPS5936036Y2 (ja) | Ｃｍｏｓ発振回路 | |
| JPH0247637Y2 (ja) | ||
| JPS622544Y2 (ja) | ||
| JPS5838434Y2 (ja) | ディジタル装置の初期状態設定回路 | |
| JPS5839419Y2 (ja) | 電流リセット回路 | |
| JPS5846584Y2 (ja) | 時限回路 | |
| JPS5811074Y2 (ja) | Ｐｕｔによる可変周波発振回路 | |
| JPS6130413Y2 (ja) | ||
| JPS5966219A (ja) | Ｖ−ｆコンバ−タ | |
| JPS5919470Y2 (ja) | デュ−ティサイクル可変型非安定マルチバイブレ−タ |