JPS622544Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、論理回路等に供給される電源電圧等
の電源リセツト回路に関するもので、負荷となる
論理回路等が誤動作を生じないようにしたもので
ある。

電源がオン、オフするときは、第３図のVcc波
形のような立上り、立下り特性となる。即ち、電
源オンの場合は、電源オン時から所定電圧まで
徐々に立上り、電源オフのときも電源オン時から
徐々に下つて零になるのである。このため、この
電源電圧が供給される論理回路が正常に動作する
ための電圧Vz以下において論理回路が作動する
と、誤動作を起す危険がある。

このため従来においては、第１図に示すように
電源正端子１と接地２（電源負端子）間に抵抗器
３とコンデンサー４とを有列に接続し、抵抗器３
とコンデンサー４の接続点にノツト回路５を介し
て出力端子６を接続した回路が使用された。７は
ダイオードである。

この回路においては、抵抗器３とコンデンサー
４の直列回路に電源電圧Vccが加えられたときコ
ンデンサー４が充電され、充電電圧が所定値にな
るまで出力端子６から論理回路（図示せず）にリ
セツト信号を発し、論理回路を電源電圧Vccが規
定値に達するまでリセツトさせる機能が得られる
が、抵抗器３とコンデンサー４の値で決定される
時定数を、電源の立上り、立下り特性より大きく
しておくことになるので、電源の立上り、立下り
特性が遅くなる場合には、抵抗器３とコンデンサ
ー４の時定数特性と電源の立上り、立下り特性が
近似し、正確な検知が行なえないという欠点があ
る。

本考案はこのような欠点を除去するためになさ
れたもので、電源オン時には電源電圧が、論理回
路が正常に動作するための電圧Vzになつてから
一定時間経過するまでリセツト信号を発し、電源
オフ時には、電源電圧がVz以下になると即リセ
ツト信号を発するようにして、論理回路の動作の
信頼性を高めるようにしたものである。

以下、本考案の一実施例を第２図について説明
すると、８〜１３はそれぞれ端子であつて、接地
１４に対して、＋Vccの電圧が印加されるもので
ある。そして端子８と接地１４間には、ツエナー
ダイオード１５と抵抗器１６が直列に接続されて
いる。端子９と接地間には２個の抵抗器１７，１
８が直列に接続されている。

１９は第１の演算増幅器であつて、入力電圧が
所定レベルに達した時に出力信号を発するもので
ある。この第１の演算増幅器１９の入力端子１９
ａは、ツエナーダイオード１５と抵抗器１６の接
続点に接続されている。また他の入力端子１９ｂ
は、抵抗器１７，１８の接続点に接続されてい
る。端子１０は第１の比較器１９の電源端子１９
ｃに接続されており、接地端子１９ｄは接地され
ている。

第１の演算増幅器１９の出力端子１９ｅは、抵
抗器２０を介してトランジスタ２１のベースに接
続されている。また、この出力端子１９ｅと入力
端子１９ｂとの間には、抵抗器２２が接続されて
いる。トランジスタ２１のコレクタは抵抗器２３
を介して端子１１に接続されており、エミツタは
接地されている。

トランジスタ２１のコレクタと抵抗器２３の接
続点には、抵抗器２４の一端が接続されている。
そしてこの抵抗器２４の他端は、負極を接地され
たコンデンサー２５の正極と、第２の演算増幅器
２６の一つの入力端子２６ａに接続されている。
抵抗器２４とコンデンサー２５とは、第１の演算
増幅器１９の出力の有無によつて充電または放電
を行なう充放電回路を形成する。

第２の演算増幅器２６の他の入力端子２６ｂ
は、端子１２と接地間に直列接続された抵抗器２
７，２８の接続点に接続されている。これによ
り、この入力端子２６ｂには、抵抗器２７，２８
で分圧された電圧が印加されることになる。端子
１３は、第２の演算増幅器２６の電源端子２６ｃ
に接続されており、接地端子２６ｄは接地されて
いる。

第２の演算増幅器２６の出力端子２６ｅには、
ノツト回路２９を介して出力端子３０が接続され
ている。また第２の演算増幅器２６の出力端子２
６ｅと入力端子２６ｂとの間には、抵抗器３１が
接続されている。なお、ツエナーダイオード１
５、抵抗器１６，１７，１８，２２、第１の演算
増幅器１９とで第１の比較回路が構成され、抵抗
器２７，２８，３１と第２の演算増幅器２６とで
第２の比較回路が構成されることになる。

このように構成されたこの電源リセツト回路の
作動を第３図のグラフとともに説明する。第２図
の回路にも第１図の従来のものと同様に第３図の
Vccのような立上り、立下り特性の電圧が供給さ
れる。電源オンにより、，点の電位は第３図
，曲線のようになる。すなわち、点の電位
は、ツエナーダイオード１５のツエナー電圧Vz
（Vzは負荷となる論理回路が正常に作動する下限
電位附近に設定しておく）に電圧Vccの値が来る
と急激にオンし、第３図のような鋭い立上り特
性となる。

一方、Ｂ点の電位は、電圧Vccを抵抗器１７，
１８により分圧された第３図波形となる。第１
の演算増幅器１９は，波形が交差したときに
第３図のように出力を反転する。したがつてそ
れまでオン状態であつたトランジスタ２１がオフ
となり、コンデンサー２５は抵抗器２３，２４を
介して波形のように充電されて行く。時定数は
抵抗器２３とコンデンサー２５の値で定まるよ
う、抵抗器２４の値は小さくしておく。

一方、第２図点の波形は、電圧Vccを抵抗器
２７，２８で分圧した第３図波形となつてお
り、，波形が交差したとき、第２の演算増幅
器２６は状態を反転し、に示すようなＬレベル
になる。これにより電圧Vccがオンしたときに
は、Vccが規定電圧Vzに達してから抵抗器２３と
コンデンサー２５の時定数によつて定まる一定時
間が経過するまでに示すようなリセツト信号
（Ｌレベル）が発せられ、負荷である論理回路は
作動しない。

電源がオフのときには、，波形が交差する
と、第１の演算増幅器１９の出力はＨレベルと
なり、トランジスタ２１をオンするので、コンデ
ンサー２５の電荷は抵抗器２４とトランジスタ２
１を通つて放電される。ここで抵抗器２４は小さ
な値であるので、放電はに示すように一瞬にな
される。したがつてこの放電が始まるとすぐ、
，波形は交差するので、第２の演算増幅器２
６の出力はＨレベルとなり、波形はＬレベル
となつて、リセツト信号が発せられることにな
る。

この回路は以上説明したように、電源オフ時に
は電圧Vccがツエナー電圧Vzに低下すると、即リ
セツト信号が発せられることになる。

本考案は以上実施例で説明したように、入力電
圧が所定レベルに達した時に出力信号を発する第
１の比較回路と、該第１の比較回路の出力の有無
によつて充電または放電を行なう充放電回路と、
該充放電回路の出力が所定レベルに達した時、出
力信号を発する第２の比較回路とを具備し、前記
充放電回路の充放電時定数の一方を他方より小さ
くした（実施例にあつては放電の時定数を充電の
時定数より小さくしてある）ものであるから、電
源オンのときには規定電圧に到達してから一定時
間経過するまでリセツト信号が発せられ、電源オ
フのときには、規定電圧以下となると即リセツト
信号を発することになるので、負荷である論理回
路の誤動作を確実に防止することができる効果が
ある。

またこの場合において、第１の比較回路に実施
例のようにツエナーダイオードを使用することに
より、電源電圧の立上り特性に無関係に、正確に
電圧検知が行なえることになる利点もある。

【図面の簡単な説明】

第１図は従来の電源リセツト回路の一例を示す
回路図、第２図は本考案の一実施例の回路図、第
３図は第２図のものの各部電圧を示すグラフであ
る。 ８，９，１０，１１，１２，１３……端子、１
５……ツエナーダイオード、１６，１７，１８，
２０，２２，２３，２４，２７，２８，３１……
抵抗器、１９……第１の演算増幅器、２１……ト
ランジスタ、２５……コンデンサー、２６……第
２の演算増幅器、２９……ノツト回路、３０……
出力端子。

Claims (1)

【実用新案登録請求の範囲】
1. 入力電圧が所定レベルに達した時に出力信号を
   発する第１の比較回路と、該第１の比較回路の出
   力の有無によつて充電または放電を行なう充放電
   回路と、該充放電回路の出力が所定レベルに達し
   た時、出力信号を発する第２の比較回路とを具備
   し、前記充放電回路の充放電時定数の一方を他方
   より小さくしたことを特徴とする電源リセツト回
   路。