JPS6036905Y2 - 積分波形発生回路 - Google Patents

積分波形発生回路

Info

Publication number
JPS6036905Y2
JPS6036905Y2 JP1976172122U JP17212276U JPS6036905Y2 JP S6036905 Y2 JPS6036905 Y2 JP S6036905Y2 JP 1976172122 U JP1976172122 U JP 1976172122U JP 17212276 U JP17212276 U JP 17212276U JP S6036905 Y2 JPS6036905 Y2 JP S6036905Y2
Authority
JP
Japan
Prior art keywords
switching transistor
capacitor
transistor
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1976172122U
Other languages
English (en)
Other versions
JPS5389148U (ja
Inventor
健二 大江
一巳 浅香
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP1976172122U priority Critical patent/JPS6036905Y2/ja
Publication of JPS5389148U publication Critical patent/JPS5389148U/ja
Application granted granted Critical
Publication of JPS6036905Y2 publication Critical patent/JPS6036905Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 本考案は精測レーダ装置の指示装置等で使用される掃引
波形を発生させる積分波形発生回路に関し、特に積分回
路のスイッチングトランジスタ駆動回路に特徴を有する
積分波形発生回路に関するものである。
第1図は従来の積分波形発生回路図である。
入力端子1からある一定の電圧が抵抗器2およびコンデ
ンサ3からなる積分回路に供給されると、出力端子4に
は抵抗器2とコンデンサ3の時定数で決定される積分さ
れた出力が形成される。
ゲート入力端子5からの入力によってスイッチングトラ
ンジスタ6は制御されるので、この積分出力はゲート入
力と同期している。
すなわち、ゲート入力がハイレベルの時にはスイッチン
グトランジスタ6は非導通状態(以下’OFFヨという
)となり出力端子4に積分出力が現われ、ゲート入力が
ローレベルの時にはスイッチングトランジスタ6は導通
状態(以下”ONJという)となり、コンデンサ3の電
荷が放電され、積分出力は出なくなる。
第1図の回路で周囲温度が降下した場合を考えてみると
、スイッチングトランジスタ6の電流増幅率は、正の温
度係数を持っている場合減少し、このためにコレクタ電
流が減少し、コンデンサ3の放電時間が長くなる、一方
周囲温度が上昇した場合には、電流増幅率およびコレク
タ電流が増加し、コンデンサ3の放電時間は短くなる。
このように、従来の積分波形発生回路ではコンデンサ3
の放電時間は周囲温度により変化する欠点があった。
又、トランジスタ6がONからOFFになる時、入力端
子5の信号をハイレベルにしても直ちにトランジスタ6
がOFFとはならず、周知のように、トランジスタの飽
和電荷のため一定時間遅れてpFFになる。
この時間(ターンオフ遅延時間)はトランジスタの飽和
電荷に起因しており、この飽和電荷は周囲温度により変
化する。
したがって上述従来の回路では入力端子5の信号をハイ
レベルにしてから積分波形が立上るまでの立上り遅延時
間が周囲温度により変化してしまい、精測レーダ装置用
の掃引波形としては好ましくない。
本考案は、温度変化によるスイッチングトランジスタの
電流増幅率の変化分をベース電流の変化分で補償し、コ
レクタ電流を一定によるとともに、得られる積分波形の
立ち上がり遅延時間を常時一定にした積分波形発生回路
を提供するものである。
本考案の動作を本考案の一実施例を示す第2図に従って
説明する。
ゲート入力がローレベルの時、反転ゲート7の出力はハ
イレベルとなり、トランジスタ8はOFFとなる、従っ
てスイッチングトランジスタ6の駆動回路には、ダイオ
ード12.13、定電圧ダイオード9およびトランジス
タ8のコレクタ抵抗11を通して電流が流れる。
この電流Iによって接続点14の電位はダイオード12
.13の順方向電圧降下の和に等しい負の電圧となるた
めスイッチングトランジスタ6はONとなり、コンデン
サ3の充電電圧は放電され、積分出力はOVとなる。
一方、ゲート入力がハイレベルの時、反転ゲート7の出
力はローレベルとなり、トランジスタ8はONとなる。
トランジスタ8がONとなると、トランジスタ8のコレ
クタはほぼOV(グランド電位)となるため、前述した
電流Iによってコンデンサ10に充電された電圧が接続
点14に現われ、スイッチングトランジスタ6をOFF
にするから積分出力が出力端子4に現われる。
第2図の回路で周囲温度が降下した場合の動作を説明す
る。
スイッチングトランジスタ6の電流増幅率が低下すると
、スイッチングトランジスタ6のコレクタ電流は減少し
ようとするが、接続点14の負電圧をさらに負にしてベ
ース電流を増加することによりコレクタ電流の減少を防
止している。
すなわち、この接続点14の電圧を決めているダイオー
ド12.13の順方向電圧降下は負の温度係数を持つ場
合、周囲温度が低下すれば増加する。
この順方向電圧降下の増加により接続点14の電圧はさ
らに負に下がり、スイッチングトランジスタ6のベース
電流が増加するので、スイッチングトランジスタ6のコ
レクタ電流は電流増幅率の減少にもかかわらずほぼ一定
となる。
また、周囲温度が上昇した場合には前述とは逆にスイッ
チングトランジスタ6の電流増幅率は増加するがスイッ
チングトランジスタ6のベース電流が減少するのでコレ
クタ電流はほぼ一定に保たれる。
このようにして温度変化によるスイッチングトランジス
タの電流増幅率の変化はべ一又電流の変化により補償さ
れ、コレクタ電流はほぼ一定になり、積分回路の放電時
間は一定に保たれる。
このとき、ゲート入力信号がハイレベルの時、接続点1
4に現われるトランジスタをOFFにする電圧はコンデ
ンサ10の充電電圧に等しく、コンデンサ10の充電電
圧は定電圧ダイオード9の定格電圧に等しい。
トランジスタ6をOFFにする電圧によりトランジスタ
6のベース領域に充電された飽和電荷は放電され、この
放電に要する時間が前述ターンオフ遅延時間となる。
定電圧ダイオード10も又ダイオード12.13と同様
に温度特性をもつから、仮りにトランジスタ6の飽和電
荷が周囲温度により変化したとしても定電圧ダイオード
9の温度特性によりこの飽和電荷量の変化を補償するこ
とができる。
その結果、得られる積分波形の立上り時間を温度に拘ら
ず常時略一定に保つことができることは明らかである。
本考案による積分波形発生回路は上述したように使用温
戒範囲の広い環境において極めて有効である。
【図面の簡単な説明】
第1図は従来の回路図、第2図は本考案の実施例の回路
図である。 図において1・・・・・・入力端子、2・・・・・・抵
抗器、3,10・・・・・・コンデンサ、4・・・・・
・出力端子、5・・・・・・ゲート入力端子、6・・・
・・・スイッチングトランジスタ、7・・・・・・反転
ゲート、8・・・・・・トランジスタ、9・・・・・・
定電圧ダイオード、11・・・・・・コレクタ抵抗、1
2,13・・・・・・ダイオード、14・・・・・・接
続点である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 抵抗とコンデンサとの直列回路と、前記コンデンサに並
    列接続されたスイッチングトランジスタと、このスイッ
    チングトランジスタのベースに並列接続されたダイオー
    ドと、ゲート入力端子から供給されるゲート信号により
    出力側をアース又は所定電位とするスイッチ素子と、こ
    のスイッチ素子の出力側と前記スイッチングトランジス
    タのペース間に直列に挿入された定電圧ダイオードとコ
    ンデンサとの並列回路とを備えて成ることを特徴とする
    積分波形発生回路。
JP1976172122U 1976-12-21 1976-12-21 積分波形発生回路 Expired JPS6036905Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1976172122U JPS6036905Y2 (ja) 1976-12-21 1976-12-21 積分波形発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1976172122U JPS6036905Y2 (ja) 1976-12-21 1976-12-21 積分波形発生回路

Publications (2)

Publication Number Publication Date
JPS5389148U JPS5389148U (ja) 1978-07-21
JPS6036905Y2 true JPS6036905Y2 (ja) 1985-11-01

Family

ID=28779627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1976172122U Expired JPS6036905Y2 (ja) 1976-12-21 1976-12-21 積分波形発生回路

Country Status (1)

Country Link
JP (1) JPS6036905Y2 (ja)

Also Published As

Publication number Publication date
JPS5389148U (ja) 1978-07-21

Similar Documents

Publication Publication Date Title
US2976432A (en) Stable-fast recovery transistorized multivibrator circuit
US2731571A (en) Delay circuit
US4115748A (en) MOS IC Oscillation circuit
JPS6036905Y2 (ja) 積分波形発生回路
US4015218A (en) Temperature compensated solid-state oscillator
US4182963A (en) Pulse shaping circuit
US3967216A (en) Pulse generator stabilized for change of ambient temperature and source voltage
JPS625687Y2 (ja)
JPS5824517Y2 (ja) 動作時前信号送出回路
JPS645384Y2 (ja)
US6184731B1 (en) Reset signal generation circuit
JPS5855696Y2 (ja) 電子タイマ−
JPH0115238Y2 (ja)
US4086838A (en) Vibrato signal generating arrangement for an electronic musical instrument
JPS635296Y2 (ja)
KR790002073Y1 (ko) 펄스폭 변조기
JPS5473254A (en) Constant-voltage circuit
SU868867A1 (ru) Реле времени
SU1188858A1 (ru) Одновибратор
JPS622544Y2 (ja)
JPS56160134A (en) Pulse generating circuit
JPS5826850B2 (ja) アステ−ブルマルチバイブレ−タ
JPS591004B2 (ja) プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ
JPS6218991Y2 (ja)
JPS5816274Y2 (ja) キヨシジヨウハハツセイカイロ