JPS6115638Y2 - - Google Patents

Info

Publication number
JPS6115638Y2
JPS6115638Y2 JP13288780U JP13288780U JPS6115638Y2 JP S6115638 Y2 JPS6115638 Y2 JP S6115638Y2 JP 13288780 U JP13288780 U JP 13288780U JP 13288780 U JP13288780 U JP 13288780U JP S6115638 Y2 JPS6115638 Y2 JP S6115638Y2
Authority
JP
Japan
Prior art keywords
circuit
power supply
reset
capacitor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13288780U
Other languages
English (en)
Other versions
JPS5756041U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13288780U priority Critical patent/JPS6115638Y2/ja
Publication of JPS5756041U publication Critical patent/JPS5756041U/ja
Application granted granted Critical
Publication of JPS6115638Y2 publication Critical patent/JPS6115638Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 本考案は論理回路を含む負荷に対して直流電圧
を供給する直流電源回路において、その出力電圧
が立上つてから所定時間後にリセツト信号を発生
させ、論理回路をリセツトするリセツト回路に関
する。
近年、半導体論理素子により構成された論理回
路が各装置に広く使用されてきている。このよう
な装置において、動作を規定通りに行わさせるた
めに、その装置の電源投入時に内部の論理回路、
例えばフリツプ・フロツプやレジスターメモリ等
の内容を一旦リセツトすることが必要である。そ
して、このリセツト操作を確実に行うため、従来
は、電源電圧が一定値に到達し論理素子の動作を
保証できる時機をみはからつて、リセツト信号を
発生し、リセツト信号により上記リセツト操作を
自動的に行うようにしている。
第1図はこのような従来のリセツト信号発生を
行うリセツト回路を示す図である。
第1図において、Eは図示しない商用交流電源
から電力供給を受けて直流電圧を発生する直流電
源回路、rはこの直流電源回路の内部抵抗を等価
的に示したもの、Rは外付けの抵抗、Cは抵抗R
と直列に接続され、該抵抗Rとの直列回路に直流
電源回路の出力電圧を印加されるコンデンサ、D
はダイオード、DET1はコンデンサCの充電々圧
を検出する検出回路である。コンデンサCに充電
を行う場合、すなわち直流電源回路Eの出力電圧
立上り時には、抵抗Rと、内部抵抗rとの直列抵
抗値(R+r)が充電時定数をある程度大きな値
にするので、コンデンサの充電々圧は緩慢に上昇
し、逆にコンデンサCを放電させる場合、すなわ
ち直流電源回路Eの出力電圧立下り時には、ダイ
オードDが導通するため、内部抵抗rのみにより
比較的小さな放電定数が与えられ、従つてコンデ
ンサCの充電々圧は出力電圧の立下りに急速に迫
従して下降する。
第2図は第1図に示す回路の各部信号波形を示
し、Eは直流電源回路の出力電圧波形、Vcはコ
ンデンサの充電々圧、RESETは検出回路の出力
信号波形、Sは検出回路のスレツシユホールドレ
ベルである。図示のように、電源投入時ON以
後、電源出力電圧Eが一定値に到達するまでの時
間Aを経た後、コンデンサ充電々圧Vcがスレツ
シユホールド・レベルSに到達し、それによつて
検出回路の出力RESETが立上がる。従つて、こ
の出力RESETの立上りを図示しない論理回路の
リセツト入力へ直接もしくは所定のパルス変換し
て印加すれば、動作が確実な状態でリセツト操作
を行うことができる。
しかしながら、電源切断後直ちに電源投入を行
う場合、もしくはこれと同じことだが停電が瞬間
的に生じた場合、誤動作を招来する危険を内包し
ている。
第3図はかかる場合の動作例を示す図であり、
各波形は第2図と同一符号を援用している。図示
のように、電源切断OFF後、直ちに電源投入ON
がなされると、直流電源回路の出力電圧Eに比較
してコンデンサCの充電々圧が若干遅めに下降す
ると共に、ダイオードDの順方向電圧降下分は更
に遅れて下降する。従つて、再び電源投入がなさ
れる時点では、コンデンサCにまだかなりの充
電々荷が残り、一方直流電源回路の出力電圧Eは
負荷となる論理素子の動作保証電圧以下となる事
態を招くからリセツト信号を発生して、装置を初
期動作から再嫁動させる必要がある。
このような場合、図示しないがややもするとス
レツシユホぶルド・レベルS以下に下がらず、リ
セツト信号RESETが発生しない不都合があつた
り、或いはリセツト信号RESETが発生しても、
コンデンサCにはかなりの充電々荷が残つた状態
で充電を開始するため、時定数C・(R+r)に
基ずく遅れ時間が減少し、早めにスレツシユホー
ルド・レベルSを越えるので、電源投入から短時
間A′でリセツト信号が発生してしまい出力電圧
Eが一定値に達するまえにリセツトすることにな
る。
これらの場合、いずれにしても確実にリセツト
操作を行うことができない。
そこで、本考案は上述の場合であつても確実に
リセツト操作を行うことができるリセツト回路を
提供することを目的としている。この目的は本考
案においては、直流電源回路からの出力電圧を印
加される抵抗とコンデンサの直列回路、該コンデ
ンサの充電々圧を検出する充電々圧検出回路より
なり、上記直流電源回路から電源電圧を供給され
る論理回路を上記充電々圧検出回路の出力により
リセツトするリセツト回路において、上記直流電
源回路への電力供給停止を検出する給電停止検出
回路と、該給電停止検出回路の出力により起動さ
れるクロツク周期を計数することで所定時間経過
を出力するタイマ回路と、該タイマ回路の出力に
より上記コンデンサを所定充電量以下まで放電さ
せる強制放電回路とを設けたことによつて達成さ
れるが、以下その一実施例を図面に従つて詳細に
説明する。
第4図は本考案に係るリセツト回路を示す回路
図、第5図および第6図はその動作波形を示す図
である。
第4図において、直流電源回路E、その内部抵
抗r、抵抗R1、コンデンサC、充電々圧検出回
路DET1はいずれも第1図と同一であり、符号も
同一のものを援用している。
そして、本考案により新たにもうけられたもの
は、DET2で示す給電停止検出回路であつて直流
電源回路Eに対し商用交流電力の供給停止を検出
するものと、この給電停止検出回路DET2の出力
により動作を開始するシフトレジスタまたはリン
グカウンタ等で構成されるタイマ回路Tと、この
タイマ回路の出力によりコンデンサCを所定充電
量以下まで放電させるための例えば増幅器AMP
および抵抗R2からなる強制放電回路である。
上記タイマ回路Tは、図示の例ではシフトレジ
スタにより構成されており、一定周期のクロツク
信号φと、初段のレジスタのみを論理“1”格納
状態に常に保つ入力信号とが上記給電停止検出回
路の出力以外に加えられる。その動作は、次のよ
うになつており、給電停止検出回路DET2の出力
により、一旦全段のレジスタの内容がリセツトさ
れ(このとき初段のレジスタの内容はリセツト信
号解除後直ちに“1”に復帰する)、次いで初段
のレジスタからの“1”信号が順次シフトされ
て、最終段に到達する。この到達期間の間、最終
段のレジスタの内容が読出されて、タイマ回路の
出力として送出され、一定時間幅の低レベル信号
を発生する。
そして、このタイマ回路Tの出力を増幅器
AMPにより増幅し、抵抗R2を介しコンデンサC
に対しその充電々圧より低い電圧の電流吸収源を
形成する。
従つて、コンデンサCの充電々圧は急速に下降
し、タイマ回路Tの出力が立上るまで所定レベル
以下にされる。
すなわち、第5図に従来回路の第2図の動作と
対応して示すように、電源投入時には、タイマ回
路Tは動作せず、コンデンサCの充電は緩慢に行
われ、直流電源回路の出力電圧Eが一定値に達し
論理素子(負荷)の動作が保証される状態でリセ
ツト信号RESETが発生する。なお、図示省略し
ているが、抵抗R2と直列にコンデンサCへの充
電電流を阻止するダイオードを設けることができ
る。この動作においては、従来回路と何ら変わる
ものではない。
しかし、第6図に示すように、従来の第3図の
動作に対応する電源寸断の場合には、一旦、電源
の切断があると、これを給電検出回路DET2が検
出し、タイマ回路Tを起動するため、増幅器
AMPの出力AMPがφnで示すように、クロツク
周期φと、シフトレジスタの段数nとの積に等し
い期間だけ低レベルになり、コンデンサCを急速
放電させる。
そして、電源投入後より以後にタイマ回路Tの
動作が終了し、その時点から十分に充電々荷を除
去された状態からコンデンサCの充電が開始さ
れ、充電々圧検出回路DET1のスレツシユホール
ドレベルSに到達した時点において、リセツト信
号DESETが発生する(立上る)。
従つて、この時点では直流電源回路の出力電圧
が一定値となつてから十分時間がたつていること
になり、確実にリセツト信号が働く。
なお、上記給電停止検出回路DET2は、例えば
直流電源回路の供電端子間の電圧のピーク値を所
定レベルと比較するような回路であつてもよく、
また例えば供給される交流電圧に同期したクロツ
クを作成して、各ピーク点電位をサンプリング
し、先行するのピーク点電位との差を検出するよ
うにしてもよい。このように交流レベルの監視を
行う回路であつて直流電源回路よりも動作が速い
ものであれば、どのようなものでもよいが、更に
それ以外に供電スイツチの動作自体を検出するよ
うにもできる。
以上説明したように本考案によれば、電源投入
切断等がどのように行われても確実に必要なリセ
ツト動作を行なつて装置の動作を保証することが
でき、その実用上の効果は大である。
【図面の簡単な説明】
第1図は従来のリセツト回路を例示する図、第
2図および第3図は第1図に示す従来回路の動作
波形図、第4図は本考案に係るリセツト回路を例
示する図、第5図および第6図は第4図に示す本
考案に係る回路の動作波形図である。 E……直流電源回路、R1……直列抵抗、C…
…コンデンサ、DET1……充電々圧検出回路、
DET2……給電停止検出回路、T……タイマ回
路、AMP……増幅器、R2……放電用の抵抗。

Claims (1)

    【実用新案登録請求の範囲】
  1. 直流電源回路からの出力電圧を印加される抵抗
    とコンデンサの直列回路、及び、該コンデンサの
    充電電圧が所定電圧以下になつたことを検出する
    充電電圧検出回路を備え、上記直流電源回路から
    電源電圧を供給されクロツクにて動作する論理回
    路を上記充電電圧検出回路の出力によりリセツト
    するリセツト回路において、上記直流電源回路へ
    の電力供給停止を検出する給電停止検出回路と、
    該給電停止検出回路の出力により起動され、上記
    クロツクを係数することで所定時間経過後に出力
    を行うタイマ回路と、該タイマ回路が出力をする
    迄は上記コンデンサを放電させる強制放電回路を
    設けたことを特徴とするリセツト回路。
JP13288780U 1980-09-17 1980-09-17 Expired JPS6115638Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13288780U JPS6115638Y2 (ja) 1980-09-17 1980-09-17

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13288780U JPS6115638Y2 (ja) 1980-09-17 1980-09-17

Publications (2)

Publication Number Publication Date
JPS5756041U JPS5756041U (ja) 1982-04-01
JPS6115638Y2 true JPS6115638Y2 (ja) 1986-05-15

Family

ID=29493123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13288780U Expired JPS6115638Y2 (ja) 1980-09-17 1980-09-17

Country Status (1)

Country Link
JP (1) JPS6115638Y2 (ja)

Also Published As

Publication number Publication date
JPS5756041U (ja) 1982-04-01

Similar Documents

Publication Publication Date Title
EP0442287A2 (en) A direct current power supply device
JP4119543B2 (ja) 極めて迅速なパワーオフ検出を行うパワーオン検出回路
US5587866A (en) Power-on reset circuit
JPS6115638Y2 (ja)
KR100232219B1 (ko) 저전압 감지 회로
US4845467A (en) Keyboard having microcomputerized encoder
JPH07141087A (ja) 抵抗膜方式入力装置の駆動装置
KR100228284B1 (ko) 타이밍 시퀀스를 이용한 방전회로
JPS5838434Y2 (ja) ディジタル装置の初期状態設定回路
JPH0229117A (ja) リセット回路
JPH0528823Y2 (ja)
JP2642950B2 (ja) 半導体集積回路
KR900009467Y1 (ko) 리세트회로
JPS5838435Y2 (ja) リセット信号発生回路
JPS58119019A (ja) 論理回路のリセツト方式
JPS5839419Y2 (ja) 電流リセット回路
JPH0553693A (ja) 情報端末機器等のリセツト回路
KR930008110Y1 (ko) 마이컴의 폭주자동 리세트 장치
JPS59126322A (ja) 半導体集積回路
JPH05218834A (ja) リセット回路
JPH05175810A (ja) リセット装置
JPH0389845A (ja) スロースタート回路
JP3000824B2 (ja) 電圧検出回路
KR890003753Y1 (ko) 마이콤의 오동작시 자동 리세트회로
KR860002473Y1 (ko) 초기설정용 리세트 신호발생회로