JPS58119019A - 論理回路のリセツト方式 - Google Patents
論理回路のリセツト方式Info
- Publication number
- JPS58119019A JPS58119019A JP57001543A JP154382A JPS58119019A JP S58119019 A JPS58119019 A JP S58119019A JP 57001543 A JP57001543 A JP 57001543A JP 154382 A JP154382 A JP 154382A JP S58119019 A JPS58119019 A JP S58119019A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- power
- logical circuit
- power failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
!iil@の技術分野
本発明は停電時の電源保障手段を具備した論理回路のリ
セット方式に関する。
セット方式に関する。
発VSO技術的背景とその問題点
レジスタ、フリッグフ四ッグ等の論!1回路で構成され
ているシステムにおいて、電源保障用コンデンサによっ
て停電時の電源保障(パ、クアッf)を実現している場
合、;ンデンナによる電源保障能力が時間と共に徐々に
低下していくと、システムの論理回路ではその特性上誤
動作の原因となる0%に電源保障用コンデンサ電圧が論
理システムの最低保障電位を割うた場合、が問題であシ
、この問題を簡易な手段で解決することが費望され九。
ているシステムにおいて、電源保障用コンデンサによっ
て停電時の電源保障(パ、クアッf)を実現している場
合、;ンデンナによる電源保障能力が時間と共に徐々に
低下していくと、システムの論理回路ではその特性上誤
動作の原因となる0%に電源保障用コンデンサ電圧が論
理システムの最低保障電位を割うた場合、が問題であシ
、この問題を簡易な手段で解決することが費望され九。
発明の目的
本発明の目的とするところは、停電したら一定時間後に
電源保障用コンデンサの蓄積電荷を放電し、電源の給電
がなされたら論理システムを初期化できるようにすると
とくよシ、前記従来の問題点を解決できる論理回路のリ
セット方式を提供するととKある。
電源保障用コンデンサの蓄積電荷を放電し、電源の給電
がなされたら論理システムを初期化できるようにすると
とくよシ、前記従来の問題点を解決できる論理回路のリ
セット方式を提供するととKある。
発明の概要
停電(例えば短時間の停電)があった時、電源が切れて
は困るので、電源保障用;ンデンナでバックアップして
システム(論理回路)の動作を継続させる場合がある。
は困るので、電源保障用;ンデンナでバックアップして
システム(論理回路)の動作を継続させる場合がある。
しかしこの;ンデンサによる電源保障にも例えば10分
と寿命があpl例えば8分ぐらいたってくると電圧が下
がりて龜て、システムの正常論理動作を保障できなくな
る。そこて上記停電を検出して、例えば8分位九つえら
上記コンデンサを放電させてしまい、電源を投入する初
期状態と同じ状態から論理回路動作が行なえるようにす
るものでおる。
と寿命があpl例えば8分ぐらいたってくると電圧が下
がりて龜て、システムの正常論理動作を保障できなくな
る。そこて上記停電を検出して、例えば8分位九つえら
上記コンデンサを放電させてしまい、電源を投入する初
期状態と同じ状態から論理回路動作が行なえるようにす
るものでおる。
発明の実施例
以下図面を参照して本発明の一実施例を説明する0図中
1は電源端子、2はこの端子1と論理回路(例えばマイ
コン)JのvDD端子間に設けられるダイオード、4は
電源保障用コンデンサ、5は電源端子Jが一定値以下に
なり九ことを検出する丸めの停電検出回路、6は停電検
出後の時間を測るタイマ、7はタイマ6の計測出力に応
じてコンデンサ4の放電を行なう放電制御回路、8は端
子1に給電され、コンデンt4の電圧が例えばスレ、シ
箇ルド電圧(例エバvDO/2)をこえたら論理回路3
をリセットするリセット回路である。
1は電源端子、2はこの端子1と論理回路(例えばマイ
コン)JのvDD端子間に設けられるダイオード、4は
電源保障用コンデンサ、5は電源端子Jが一定値以下に
なり九ことを検出する丸めの停電検出回路、6は停電検
出後の時間を測るタイマ、7はタイマ6の計測出力に応
じてコンデンサ4の放電を行なう放電制御回路、8は端
子1に給電され、コンデンt4の電圧が例えばスレ、シ
箇ルド電圧(例エバvDO/2)をこえたら論理回路3
をリセットするリセット回路である。
第1図において通常は、交流を整流したV、の電源によ
りて論理回路3が動作する。初期状態でV、が供給され
ると、リセット回路8によυ論理回路3にリセットがか
がシ、論理回路1は動作を始める。同時に電源保障用コ
ンデンサ4には電荷の蓄積が行なわれる・コンデンサ4
に充分な電荷が貯えられた後停電が起こると、コンデン
サ4により動作が保障される。論理回路1側では、検出
回路5で停電を検出するとタイマ6を起動する。このタ
イマ6は、予め決められた時間(1,とする)後に論理
@1 “または10mのリセット信号を出力するもので
ある。コンデンt4は少なくとも時間t、の関は電源保
障能力をもつ必:g!がある。上記停電が発生してから
時間t、が経過すると、タイマ6からのリセット信号に
よシ;ンデンサ4の余剰電荷は全て放電し、論理回路3
は初期状態となるものである。
りて論理回路3が動作する。初期状態でV、が供給され
ると、リセット回路8によυ論理回路3にリセットがか
がシ、論理回路1は動作を始める。同時に電源保障用コ
ンデンサ4には電荷の蓄積が行なわれる・コンデンサ4
に充分な電荷が貯えられた後停電が起こると、コンデン
サ4により動作が保障される。論理回路1側では、検出
回路5で停電を検出するとタイマ6を起動する。このタ
イマ6は、予め決められた時間(1,とする)後に論理
@1 “または10mのリセット信号を出力するもので
ある。コンデンt4は少なくとも時間t、の関は電源保
障能力をもつ必:g!がある。上記停電が発生してから
時間t、が経過すると、タイマ6からのリセット信号に
よシ;ンデンサ4の余剰電荷は全て放電し、論理回路3
は初期状態となるものである。
第2図は第1図を更に具体化した回路例である0図示さ
れゐ如く停電検出回路5はインバータiz、izよりな
シ、タイマ6はDWフリリッフロy f J J e
J ’、イン/4−夕25m1lJよりなる。タイマ6
は、検出回路5のインバータIJO回路スレッシ璽ルド
電圧を割りたところからカウントを開始するが、このス
レ、シ曹ルド電圧以上ではり+ット端子Rへ高レベルの
論理値が入力されるためカウント動作はしない。
れゐ如く停電検出回路5はインバータiz、izよりな
シ、タイマ6はDWフリリッフロy f J J e
J ’、イン/4−夕25m1lJよりなる。タイマ6
は、検出回路5のインバータIJO回路スレッシ璽ルド
電圧を割りたところからカウントを開始するが、このス
レ、シ曹ルド電圧以上ではり+ット端子Rへ高レベルの
論理値が入力されるためカウント動作はしない。
放電制御回路7はトランジスタJ7、ダイオード18、
抵抗J 9120.コンデンサ21よシなシ、タイ16
のインバータJ6がらダイオード18への信号は、論理
回路S*からのリセット信号となる。コンアンt21の
役目ハ、トランジスタ11がオン状態となってコンデン
サ4−22の放電が始tシ、コンデンサ4の電圧が論理
回路Sのスレッシ菖ルド電圧以下になると、トランジス
タ17がオフ状態となってコンデンサ4の充電電圧を完
全に放電できなくなるおそれがある丸め、成る時間はト
ランジスタJjをオン状態としておくものである。上記
;ンデン−y−40′f/LcEを完全に放電できない
と、次に電源が入った時にシステムのRKSETがかか
らなくなるおそれがある。リセット回路8は=ンデンサ
22、抵抗2S1ダイオード24よシなシ、時定数を得
るコンデンサ22及び抵抗21は、システム電源vDD
が、リセット後ちょうど通常の値まで上昇した時リセッ
トがかかるように、容量及び抵抗値が選定しである。
抵抗J 9120.コンデンサ21よシなシ、タイ16
のインバータJ6がらダイオード18への信号は、論理
回路S*からのリセット信号となる。コンアンt21の
役目ハ、トランジスタ11がオン状態となってコンデン
サ4−22の放電が始tシ、コンデンサ4の電圧が論理
回路Sのスレッシ菖ルド電圧以下になると、トランジス
タ17がオフ状態となってコンデンサ4の充電電圧を完
全に放電できなくなるおそれがある丸め、成る時間はト
ランジスタJjをオン状態としておくものである。上記
;ンデン−y−40′f/LcEを完全に放電できない
と、次に電源が入った時にシステムのRKSETがかか
らなくなるおそれがある。リセット回路8は=ンデンサ
22、抵抗2S1ダイオード24よシなシ、時定数を得
るコンデンサ22及び抵抗21は、システム電源vDD
が、リセット後ちょうど通常の値まで上昇した時リセッ
トがかかるように、容量及び抵抗値が選定しである。
なお本発明は上記実施例のみに限られることなく、種々
の応用が可能である0例えば論理回路を含む論理回路3
として1チツプiイコンを適用し、そのプログラムによ
って停電検出、タイマカウントを行なわせることにより
、同等の効果が得られることは云うまでもない・ま九上
記実施例に限りて云えば、電源端子1の出力を直接タイ
i6に供給し、咳タイマを制御するようにしてもよい等
、穐々の変形が考えら・れる。
の応用が可能である0例えば論理回路を含む論理回路3
として1チツプiイコンを適用し、そのプログラムによ
って停電検出、タイマカウントを行なわせることにより
、同等の効果が得られることは云うまでもない・ま九上
記実施例に限りて云えば、電源端子1の出力を直接タイ
i6に供給し、咳タイマを制御するようにしてもよい等
、穐々の変形が考えら・れる。
発明の詳細
な説明した如く本発明によれば、予め決められた電源保
障時間内に、論m回路側からリセ、ト信号を出力するこ
とによプコンデンサに残りている余剰電荷を放電させ、
初期状態にするようにし九から、論m回路の特性上の誤
動作を防止できる。また付加回路もタイマとコンデンサ
の放電制御回路等を用いればよいから、構成も簡単化で
きるものである。
障時間内に、論m回路側からリセ、ト信号を出力するこ
とによプコンデンサに残りている余剰電荷を放電させ、
初期状態にするようにし九から、論m回路の特性上の誤
動作を防止できる。また付加回路もタイマとコンデンサ
の放電制御回路等を用いればよいから、構成も簡単化で
きるものである。
JIIEIli本発明の一実施例を示す概略的構成図、
纂2図は同構成の具体偶を示す回路図である。 1・−・電源端子、3・・・論m回路、4・・・電源保
障用コンデンサ、5・・・停電検出回路、6・・・タイ
マ、7・・・放電制御回路、8・・・リセット回路。
纂2図は同構成の具体偶を示す回路図である。 1・−・電源端子、3・・・論m回路、4・・・電源保
障用コンデンサ、5・・・停電検出回路、6・・・タイ
マ、7・・・放電制御回路、8・・・リセット回路。
Claims (1)
- 電m供給を受ける電源保障用コシデンナと、前記電源が
一定値以下になりたことを検出する丸めの停電検出手段
と、前記停電検出後の時間を糊るタイマ部と、諌タイi
部の出力に応じて前記コンデンサの蓄積電荷を放電する
放電制御回路と、前記;ンデンナ電圧が所定値をこした
ら論N回路をす七ッ卜するリセット回路とを具備したこ
とを41黴とする論理回路のリセット方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57001543A JPS58119019A (ja) | 1982-01-08 | 1982-01-08 | 論理回路のリセツト方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57001543A JPS58119019A (ja) | 1982-01-08 | 1982-01-08 | 論理回路のリセツト方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58119019A true JPS58119019A (ja) | 1983-07-15 |
Family
ID=11504431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57001543A Pending JPS58119019A (ja) | 1982-01-08 | 1982-01-08 | 論理回路のリセツト方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58119019A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61103463A (ja) * | 1984-10-25 | 1986-05-21 | 株式会社 藤商事 | 弾球遊戯機 |
-
1982
- 1982-01-08 JP JP57001543A patent/JPS58119019A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61103463A (ja) * | 1984-10-25 | 1986-05-21 | 株式会社 藤商事 | 弾球遊戯機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10331204B2 (en) | Semiconductor device with power on reset circuitry | |
US20080304195A1 (en) | Power abnormal protection circuit | |
EP0787379B1 (en) | Power-on reset circuit | |
CA2136384A1 (en) | Microprocessor watchdog circuit | |
JPH01195522A (ja) | 電源制御回路 | |
JPS58119019A (ja) | 論理回路のリセツト方式 | |
GB2149984A (en) | Backup power source circuit for control circuit | |
JPH0342496Y2 (ja) | ||
JPH0122367Y2 (ja) | ||
JPS6115638Y2 (ja) | ||
JPH066627Y2 (ja) | センサの瞬時停電時の誤動作防止回路 | |
KR840000475Y1 (ko) | 충방전 전지를 이용한 출력전원 제어회로 | |
JPS59126322A (ja) | 半導体集積回路 | |
JP2586462B2 (ja) | 電子カウンタ | |
JP3000824B2 (ja) | 電圧検出回路 | |
JPH04418Y2 (ja) | ||
JPH08205391A (ja) | 計算機の給電装置 | |
JPH05218834A (ja) | リセット回路 | |
JPS5860358A (ja) | 中央演算処理装置の誤動作防止回路 | |
JPH07105703B2 (ja) | リセツト信号発生回路 | |
JP2546352Y2 (ja) | ウオッチドッグタイマ装置 | |
JPH073943B2 (ja) | 過電流保護回路 | |
JPH0438133A (ja) | バックアップ装置 | |
JPH05334461A (ja) | 1チップマイクロコンピュータ | |
JPH01147710A (ja) | パワーオンリセット回路 |