JPH01147710A - パワーオンリセット回路 - Google Patents
パワーオンリセット回路Info
- Publication number
- JPH01147710A JPH01147710A JP62305787A JP30578787A JPH01147710A JP H01147710 A JPH01147710 A JP H01147710A JP 62305787 A JP62305787 A JP 62305787A JP 30578787 A JP30578787 A JP 30578787A JP H01147710 A JPH01147710 A JP H01147710A
- Authority
- JP
- Japan
- Prior art keywords
- power
- capacitor
- turned
- voltage
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000007599 discharging Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパワーオンリセット回路に係わり、特に電源オ
ン時から一定時間後にリセット信号を発生するパワーオ
ンリセット回路に関する。
ン時から一定時間後にリセット信号を発生するパワーオ
ンリセット回路に関する。
コンビ二−タシステム等にあっては電源投入直後にＣＰ
Ｕ等にリセットをかけて初期状態に戻すために、電源投
入に同期してリセット信号を発生する必要がある。この
ような目的のためにパワーオンリセット回路が設けられ
ている。
Ｕ等にリセットをかけて初期状態に戻すために、電源投
入に同期してリセット信号を発生する必要がある。この
ような目的のためにパワーオンリセット回路が設けられ
ている。
第３図は従来のパワーオンリセット回路を示す回路図で
ある。
ある。
直流電源Ｖｃｃとアース間には抵抗１とコンデンサ２が
直列接続され、抵抗１にはダイオード３が逆方向接続状
態で並列接続される。抵抗１とコンデンサ２の接続点に
はインバータ４が接続され、入力電圧を反転出力する。
直列接続され、抵抗１にはダイオード３が逆方向接続状
態で並列接続される。抵抗１とコンデンサ２の接続点に
はインバータ４が接続され、入力電圧を反転出力する。
以上の構成によるパワーオンリセット回路の動作を、第
４図を参照して説明する。
４図を参照して説明する。
電源がオンにされ、直流電圧Ｖｃｃが抵抗１に印加され
ると、抵抗１を介してコンデンサ２に充電が開始され、
コンデンサ２の端子電圧は徐々に上昇する。コンデンサ
２の電圧がインバータ４の動作可能電圧に達すると、イ
ンバータ４の出力は“Ｈ”レベルから“Ｌ”レベルに転
じる。この“Ｌ”レベルに転じる立下がりに同期してＣ
ＰＵ１ごリセッ、） （Ｒ１３Ｓ８Ｔ） がかかる。
ると、抵抗１を介してコンデンサ２に充電が開始され、
コンデンサ２の端子電圧は徐々に上昇する。コンデンサ
２の電圧がインバータ４の動作可能電圧に達すると、イ
ンバータ４の出力は“Ｈ”レベルから“Ｌ”レベルに転
じる。この“Ｌ”レベルに転じる立下がりに同期してＣ
ＰＵ１ごリセッ、） （Ｒ１３Ｓ８Ｔ） がかかる。
なお、ＣＰＵが正論理のりセラ） （ＲＥＳＢＴ）
を必要とする場合には、さらに、インバータ回路を一段
追加するか、あるいはインバータ４に正論理のものを用
いる。
を必要とする場合には、さらに、インバータ回路を一段
追加するか、あるいはインバータ４に正論理のものを用
いる。
電源がオフにされると、コンデンサ２の充電電荷はダイ
オード３を介して電源側に流され、コンデンサ２に電荷
が保持されたままにされるのを防止する。これによって
−旦電源がオフにされたのち、再度電源がオンにされた
場合でも、動作を再開することができる。
オード３を介して電源側に流され、コンデンサ２に電荷
が保持されたままにされるのを防止する。これによって
−旦電源がオフにされたのち、再度電源がオンにされた
場合でも、動作を再開することができる。
しかし、従来のパワーオンリセット回路によれば、コン
デンサ′の充電電荷を電源ラインを介してディスチャー
ジしているため、電源ラインの電圧が充分低くならなけ
れば完全なディスチャージができないという欠点があっ
た。この゛ため、電源スィッチをオフにして直ちに電源
スィッチをオンにすると、コンデンサに残る電荷のため
に回路が正常に動作せず、リセット信号が出されない不
都合があった。
デンサ′の充電電荷を電源ラインを介してディスチャー
ジしているため、電源ラインの電圧が充分低くならなけ
れば完全なディスチャージができないという欠点があっ
た。この゛ため、電源スィッチをオフにして直ちに電源
スィッチをオンにすると、コンデンサに残る電荷のため
に回路が正常に動作せず、リセット信号が出されない不
都合があった。
本発明の目的は、電源オフ時におけるコンデンサの電荷
のディスチャージを瞬時的に行なえるようにしたパワー
オンリセット回路を提供することにある。
のディスチャージを瞬時的に行なえるようにしたパワー
オンリセット回路を提供することにある。
上記目的を達成するために、本発明は、電源オンと同時
にコンデンサへの充電を開始し、その充電電圧が設定値
に達したときにリセット用信号を発生するパワーオンリ
セット回路において、電源電圧がツェナーダイオードの
ツェナー電圧以下に降下したことを検知する電圧検知回
路と、この電圧検知回路が電圧降下を検出したことをも
ってコンデンサをディスチャージさせる放電回路とを有
している。
にコンデンサへの充電を開始し、その充電電圧が設定値
に達したときにリセット用信号を発生するパワーオンリ
セット回路において、電源電圧がツェナーダイオードの
ツェナー電圧以下に降下したことを検知する電圧検知回
路と、この電圧検知回路が電圧降下を検出したことをも
ってコンデンサをディスチャージさせる放電回路とを有
している。
したがって本発明は、電源オフによって電源電圧が降下
を始め、設定電圧に達したことが検知されると放電回路
が動作し、電荷を有するコンデンサの両端を短絡状態に
し、急速にディスチャージが行なわれるため、電源オフ
ののち直ちに電源スィッチの再投入があっても、正常に
回路を動作させることができる。
を始め、設定電圧に達したことが検知されると放電回路
が動作し、電荷を有するコンデンサの両端を短絡状態に
し、急速にディスチャージが行なわれるため、電源オフ
ののち直ちに電源スィッチの再投入があっても、正常に
回路を動作させることができる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例におけるパワーオンリセット
回路を示す回路図、第２図は第１１図の回路の動作を説
明するタイミング図である。なお、本実施例においては
、第３図に示した従来例と同一部分については同一符号
を付してその説明を省略し、異なる構成について説明す
る。
回路を示す回路図、第２図は第１１図の回路の動作を説
明するタイミング図である。なお、本実施例においては
、第３図に示した従来例と同一部分については同一符号
を付してその説明を省略し、異なる構成について説明す
る。
、電源Ｖｃ、ｃ（例えば、＋５ｖ〉とアース間にはツェ
ナーダイオード５（ツェナー電圧はＶｃｃより小さい値
に設定）と抵竺６の直列回路が接続され・両者の接続点
にはダイオード７のアノードが接続されて電圧検知回路
が構成されている。ダイオード７のカソードにはトラン
ジスタ８のベースおよび抵抗９、の一端が接続され、こ
の抵抗９の他端は接地されている。トランジスタ８はＰ
ＮＰ型で、コレクタが接地されると共に、エミッタは電
流制限用の抵抗、１０を介してコンデンサ２の電圧供給
端に接続され、放電回路を構成している。
ナーダイオード５（ツェナー電圧はＶｃｃより小さい値
に設定）と抵竺６の直列回路が接続され・両者の接続点
にはダイオード７のアノードが接続されて電圧検知回路
が構成されている。ダイオード７のカソードにはトラン
ジスタ８のベースおよび抵抗９、の一端が接続され、こ
の抵抗９の他端は接地されている。トランジスタ８はＰ
ＮＰ型で、コレクタが接地されると共に、エミッタは電
流制限用の抵抗、１０を介してコンデンサ２の電圧供給
端に接続され、放電回路を構成している。
以上の構成において、電源オンを同時に電源電圧Ｖｃｃ
が発生し、抵抗１を介してコンデンサ２に電圧が印加さ
れ、前述のようにコンデンサ２が充電される。一方、電
源電圧Ｖｃｃは、ツェナーダイオード５に印加され、抵
抗６に一定電流を流し、ツェナーダイオード５の・どエ
ナー電圧により定まる電圧を抵抗６に生じさせる。抵抗
６に生じた電圧は、ダイオード７を介してトランジスタ
８のベースに動作不可能なレベルの正電圧を付与し、ト
ランジスタ８を非導通にする。したがって、コンデンサ
２は充電を妨げられることなく電圧が印加され、所定の
充電電圧に達した時点でインバータ４より出力信号を発
生させる。
が発生し、抵抗１を介してコンデンサ２に電圧が印加さ
れ、前述のようにコンデンサ２が充電される。一方、電
源電圧Ｖｃｃは、ツェナーダイオード５に印加され、抵
抗６に一定電流を流し、ツェナーダイオード５の・どエ
ナー電圧により定まる電圧を抵抗６に生じさせる。抵抗
６に生じた電圧は、ダイオード７を介してトランジスタ
８のベースに動作不可能なレベルの正電圧を付与し、ト
ランジスタ８を非導通にする。したがって、コンデンサ
２は充電を妨げられることなく電圧が印加され、所定の
充電電圧に達した時点でインバータ４より出力信号を発
生させる。
次に、電源がオン状態にあるときに電源をオフにした場
合の動作について、第２図を参照して説明する。
合の動作について、第２図を参照して説明する。
電源がオフにされると、電源電圧Ｖｃｃは急速に低下し
始め、ツェナーダイオード５のツェナー電圧以下になる
と、抵抗６に電流が流れなくなる。
始め、ツェナーダイオード５のツェナー電圧以下になる
と、抵抗６に電流が流れなくなる。
これによってトランジスタ８の動作をブロックしていた
ベース電圧が消滅し、代りに抵抗９を介してベースバイ
アスが与えられ、トランジスタ８が導通する。トランジ
スタ８が導通することによってコンデンサ２の端子間に
抵抗１０が並列接続される。抵抗１０は数十オームない
し数百オーム程度であるため、コンデンサ２の電荷は急
速に放電され、第２図の破線図示の従来の放電に対し瞬
時的に無電荷状態になる。
ベース電圧が消滅し、代りに抵抗９を介してベースバイ
アスが与えられ、トランジスタ８が導通する。トランジ
スタ８が導通することによってコンデンサ２の端子間に
抵抗１０が並列接続される。抵抗１０は数十オームない
し数百オーム程度であるため、コンデンサ２の電荷は急
速に放電され、第２図の破線図示の従来の放電に対し瞬
時的に無電荷状態になる。
したがって、電源オフ状態にしたのち、直ちに電源の再
投入が行なわれたとしても、その再投入時点ではコンデ
ンサ２に電荷が無いため、コンデンサ２はゼロレベルか
ら充電が開始され、確実にリセット信号を発生すること
ができる。
投入が行なわれたとしても、その再投入時点ではコンデ
ンサ２に電荷が無いため、コンデンサ２はゼロレベルか
ら充電が開始され、確実にリセット信号を発生すること
ができる。
なお、以上の実施例においては、ツェナーダイオードを
用いた電圧検出回路の例を示したが、これによらず、例
えばバックアップ電池を基準電圧に用いて比較器により
電圧を検知する等の構成にすることもできる。また、放
電回路は、他の半導体スイッチ素子やリレーを用いて構
成することも可能である。
用いた電圧検出回路の例を示したが、これによらず、例
えばバックアップ電池を基準電圧に用いて比較器により
電圧を検知する等の構成にすることもできる。また、放
電回路は、他の半導体スイッチ素子やリレーを用いて構
成することも可能である。
以上説明した通り、本発明によれば、電源オフに伴なう
電源電圧の低下を検出し、この検出に基づいてコンデン
サの電荷を放電させるようにしたため、電源オフと共に
瞬時的にコンデンサの電荷を放電させることができ、電
源オフ後に直ちに電源オンが行なわれた場合でも、確実
にパワーオンリセットを行なうことができる。
電源電圧の低下を検出し、この検出に基づいてコンデン
サの電荷を放電させるようにしたため、電源オフと共に
瞬時的にコンデンサの電荷を放電させることができ、電
源オフ後に直ちに電源オンが行なわれた場合でも、確実
にパワーオンリセットを行なうことができる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の実施例の動作を示すタイミング図、第３図は従来の
パワーオンリセット回路を示す回路図、第４図は第３図
の回路の動作を示すタイミング図である。 １．６．９・・・・・・抵抗、 ２・・・・・・コンデンサ、 ４・・・・・・インバータ、 ５・・・・・・ツェナーダイオード、 ８・・・・・・トランジスタ。 出 願 人 日本電気株式会社 日本データ機器株式会社 代 理 人
図の実施例の動作を示すタイミング図、第３図は従来の
パワーオンリセット回路を示す回路図、第４図は第３図
の回路の動作を示すタイミング図である。 １．６．９・・・・・・抵抗、 ２・・・・・・コンデンサ、 ４・・・・・・インバータ、 ５・・・・・・ツェナーダイオード、 ８・・・・・・トランジスタ。 出 願 人 日本電気株式会社 日本データ機器株式会社 代 理 人
Claims (1)
- 電源オンと同時にコンデンサへの充電を開始し、その充
電電圧が設定値に達したときにリセット用信号を発生す
るパワーオンリセット回路において、電源電圧がツェナ
ーダイオードのツェナー電圧以下に降下したことを検知
する電圧検知回路と、この電圧検知回路が電圧降下を検
出したことをもって前記コンデンサをディスチャージさ
せる放電回路とを具備することを特徴とするパワーオン
リセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305787A JPH01147710A (ja) | 1987-12-04 | 1987-12-04 | パワーオンリセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305787A JPH01147710A (ja) | 1987-12-04 | 1987-12-04 | パワーオンリセット回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01147710A true JPH01147710A (ja) | 1989-06-09 |
Family
ID=17949346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62305787A Pending JPH01147710A (ja) | 1987-12-04 | 1987-12-04 | パワーオンリセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01147710A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102641878A (zh) * | 2012-05-12 | 2012-08-22 | 山东电力集团公司济南供电公司 | 全自动玻璃器皿清洗机 |
-
1987
- 1987-12-04 JP JP62305787A patent/JPH01147710A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102641878A (zh) * | 2012-05-12 | 2012-08-22 | 山东电力集团公司济南供电公司 | 全自动玻璃器皿清洗机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0637613A (ja) | Ｃｍｏｓパワーオンリセット回路 | |
| US5357395A (en) | Undervoltage protection circuit, system and method of operating same | |
| JP2731528B2 (ja) | 直流電源瞬断検出装置 | |
| JPH01147710A (ja) | パワーオンリセット回路 | |
| JP3535520B2 (ja) | リセット回路 | |
| CN113109738B (zh) | 掉电时间检测电路及掉电时间检测系统 | |
| US5804995A (en) | Monitoring circuit for a supply voltage | |
| CN107241014A (zh) | 用于scr脉宽调制器的单粒子瞬态效应抵抗电路 | |
| JP2002165155A (ja) | 電源電圧制御装置 | |
| CN212622777U (zh) | 一种电压突降检测电路及电子装置 | |
| JPH0122367Y2 (ja) | ||
| JP2585111B2 (ja) | パワーオンリセット回路 | |
| JPS6016129A (ja) | 電源リセツト回路 | |
| JPH086674A (ja) | 電源検出回路 | |
| JPH066627Y2 (ja) | センサの瞬時停電時の誤動作防止回路 | |
| JPH063454Y2 (ja) | メモリ用バックアップ回路 | |
| KR20230099945A (ko) | 가스 경보 장치 | |
| KR810001513B1 (ko) | 정전원 감지 및 지연회로 | |
| JPS60236320A (ja) | Ｃｐｕリセツト回路 | |
| JPS62269414A (ja) | パワ−オン・リセツト回路 | |
| JPH03198622A (ja) | システムリセット回路 | |
| EP0997035A1 (en) | X-ray protection circuit | |
| JPH02297206A (ja) | マイクロコンピュータのリセット回路 | |
| JPH05175810A (ja) | リセット装置 | |
| JPH07234799A (ja) | ラッチアップ保護回路 |