JP2002165155A - 電源電圧制御装置 - Google Patents
電源電圧制御装置Info
- Publication number
- JP2002165155A JP2002165155A JP2000360804A JP2000360804A JP2002165155A JP 2002165155 A JP2002165155 A JP 2002165155A JP 2000360804 A JP2000360804 A JP 2000360804A JP 2000360804 A JP2000360804 A JP 2000360804A JP 2002165155 A JP2002165155 A JP 2002165155A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- transistor
- voltage
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】
【課題】 瞬間的な停電が発生した際にも、デジタル処
理回路を確実にリセットすることができるようにする。 【解決手段】 電源電圧の低下を低電圧検出回路１９で
検出して、電源コンデンサ放電回路１８によって、電源
コンデンサ１７の電荷を放電させることにより、電源電
圧を短時間で実質ゼロに低下させるようにし、停電復帰
でデジタル処理回路１６のリセット機能を確実に動作さ
せるように構成する。
理回路を確実にリセットすることができるようにする。 【解決手段】 電源電圧の低下を低電圧検出回路１９で
検出して、電源コンデンサ放電回路１８によって、電源
コンデンサ１７の電荷を放電させることにより、電源電
圧を短時間で実質ゼロに低下させるようにし、停電復帰
でデジタル処理回路１６のリセット機能を確実に動作さ
せるように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル信号処理
回路を備えたテレビジョン受像機等の電源電圧制御装置
に関し、特に瞬時停電等により、電源電圧が瞬間的に低
下した場合であってもデジタル信号処理回路を正常に動
作させることができるようにした電源電圧制御装置に関
する。
回路を備えたテレビジョン受像機等の電源電圧制御装置
に関し、特に瞬時停電等により、電源電圧が瞬間的に低
下した場合であってもデジタル信号処理回路を正常に動
作させることができるようにした電源電圧制御装置に関
する。
【０００２】
【従来の技術】商用電源を電源とする電子機器におい
て、停電が発生した際の対処については、機器によって
多様な方法が実行されている。例えばコンピュータのよ
うなデジタル機器においては、無停電電源を使用するこ
とで、停電が発生しても何ら問題なく処理を継続して実
行できるように構成されることが多い。
て、停電が発生した際の対処については、機器によって
多様な方法が実行されている。例えばコンピュータのよ
うなデジタル機器においては、無停電電源を使用するこ
とで、停電が発生しても何ら問題なく処理を継続して実
行できるように構成されることが多い。
【０００３】これに対して、一般民生機器、例えばデジ
タル信号処理回路を備えたテレビジョン受像機等では、
コスト、安全性あるいは消費電力の観点に立った対処が
なされるのが一般で、高価な無停電電源等は適用され
ず、停電時には回路を初期状態にリセットするようにし
ている（特開平７−２３９７９５号参照）。
タル信号処理回路を備えたテレビジョン受像機等では、
コスト、安全性あるいは消費電力の観点に立った対処が
なされるのが一般で、高価な無停電電源等は適用され
ず、停電時には回路を初期状態にリセットするようにし
ている（特開平７−２３９７９５号参照）。
【０００４】このような、停電時に回路を初期状態にリ
セットする構成の機器では、リセットが確実に実行され
ることが極めて重要で、リセットが完全に実行されず中
途半端に回路が設定されると誤動作の元になることがあ
る。
セットする構成の機器では、リセットが確実に実行され
ることが極めて重要で、リセットが完全に実行されず中
途半端に回路が設定されると誤動作の元になることがあ
る。
【０００５】例えば、１ビットのデータをフリップフロ
ップで記憶する回路が存在する場合、電源電圧が低くな
ると正常動作時の動作状態を維持することが困難にな
り、出力が１と０のどちらになるか確定しなくなる。こ
の状態で電源が停電から復帰すると、その確定しないデ
ータが正規のデータとして扱われ、このデータがデジタ
ル機器のシステム全体の動作を決定するような重要なデ
ータであった場合には、重大な問題が発生する可能性が
ある。
ップで記憶する回路が存在する場合、電源電圧が低くな
ると正常動作時の動作状態を維持することが困難にな
り、出力が１と０のどちらになるか確定しなくなる。こ
の状態で電源が停電から復帰すると、その確定しないデ
ータが正規のデータとして扱われ、このデータがデジタ
ル機器のシステム全体の動作を決定するような重要なデ
ータであった場合には、重大な問題が発生する可能性が
ある。
【０００６】このように、完全に回路がリセットされな
いような現象は、瞬間的な停電すなわち、瞬時停電の際
にしばしば発生する。
いような現象は、瞬間的な停電すなわち、瞬時停電の際
にしばしば発生する。
【０００７】例えば、図６に示すように、通常状態でＶ
１なる電圧を供給し、時刻ｔ０で停電になり、ｔ１で停
電が復帰して急速に電圧Ｖ１まで上昇するようにな特性
の電源の場合には、電圧が完全にゼロにならないため、
完全にリセットが実行されるとは限らない。
１なる電圧を供給し、時刻ｔ０で停電になり、ｔ１で停
電が復帰して急速に電圧Ｖ１まで上昇するようにな特性
の電源の場合には、電圧が完全にゼロにならないため、
完全にリセットが実行されるとは限らない。
【０００８】特に回路がデジタルＩＣで構成される場合
には、電源電圧がＩＣの推奨電圧（５Ｖ，３．３Ｖ，
２．５Ｖ等）から所定電圧（例えば１／２の電圧）に低
下するまでは、推奨電圧が供給されているのと同様な電
流が流れて電圧が急激に低下するが、回路の動作が不安
定になる電圧にまで低下すると電圧の降下が緩慢にな
り、ゼロになるまでにはかなりの時間を必要とする。
には、電源電圧がＩＣの推奨電圧（５Ｖ，３．３Ｖ，
２．５Ｖ等）から所定電圧（例えば１／２の電圧）に低
下するまでは、推奨電圧が供給されているのと同様な電
流が流れて電圧が急激に低下するが、回路の動作が不安
定になる電圧にまで低下すると電圧の降下が緩慢にな
り、ゼロになるまでにはかなりの時間を必要とする。
【０００９】したがって、デジタル回路では、瞬時停電
が発生した場合、電圧がゼロにならずに回路の動作が不
安定な状態のまま復帰して、システムが誤動作してしま
うという現象が多発する傾向にあり、その対策が求めら
れていた。
が発生した場合、電圧がゼロにならずに回路の動作が不
安定な状態のまま復帰して、システムが誤動作してしま
うという現象が多発する傾向にあり、その対策が求めら
れていた。
【００１０】このため、従来、瞬時停電が発生した場
合、電源電圧が完全にゼロになるのに必要な時間経過し
てから復帰させるように構成したり、あるいは、デジタ
ル回路の電源端子に接続されたコンデンサに並列に低抵
抗値の抵抗を接続して瞬時停電時の電圧降下速度を速く
するように構成することで、一応の解決を図った装置が
存在している。
合、電源電圧が完全にゼロになるのに必要な時間経過し
てから復帰させるように構成したり、あるいは、デジタ
ル回路の電源端子に接続されたコンデンサに並列に低抵
抗値の抵抗を接続して瞬時停電時の電圧降下速度を速く
するように構成することで、一応の解決を図った装置が
存在している。
【００１１】しかしながら、前者の場合、正常動作が得
られるまでに時間が掛かり好ましくなく、また、後者の
場合、通常動作時に不必要な電流を流すことになり、エ
ネルギーの浪費に繋がって好ましくなかった。
られるまでに時間が掛かり好ましくなく、また、後者の
場合、通常動作時に不必要な電流を流すことになり、エ
ネルギーの浪費に繋がって好ましくなかった。
【００１２】
【発明が解決しようとする課題】以上のように、従来の
デジタル処理回路を備えた装置では、瞬時停電が発生し
た際に、回路のリセットが不完全のまま電源が復帰して
しまうことがあり、システムの誤動作の要因となってい
た。また、リセットを完全に行わせるには、電源電圧が
ゼロになるまで待つ必要があり、回路の立上げが遅くな
るという問題があった。また、電源電圧を素早くゼロに
低下させるようにした装置では消費電力が浪費されると
いう問題があった。
デジタル処理回路を備えた装置では、瞬時停電が発生し
た際に、回路のリセットが不完全のまま電源が復帰して
しまうことがあり、システムの誤動作の要因となってい
た。また、リセットを完全に行わせるには、電源電圧が
ゼロになるまで待つ必要があり、回路の立上げが遅くな
るという問題があった。また、電源電圧を素早くゼロに
低下させるようにした装置では消費電力が浪費されると
いう問題があった。
【００１３】本発明は、電源電圧を監視して電圧が所定
値に下がったら、電源回路に接続されているコンデンサ
の充電電圧を放電させることで、電源電圧を急減にゼロ
にまて低下させることができるようにした電源電圧制御
装置を提供することを目的とする。
値に下がったら、電源回路に接続されているコンデンサ
の充電電圧を放電させることで、電源電圧を急減にゼロ
にまて低下させることができるようにした電源電圧制御
装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明の電源電圧制御装
置は、電源回路と、前記電源回路からの電源電圧を受け
る２端子を有し、デジタル情報の処理を行うデジタル信
号処理回路と、前記デジタル信号処理回路の電源供給２
端子間に並列に接続されたコンデンサと、前記デジタル
処理回路の電源供給２端子間の電圧が所定値以下に降下
したことを検出して検出信号を出力する検出回路と、前
記検出信号を受けて前記コンデンサの蓄積電荷を放電さ
せる放電回路とを具備したことを特徴とする。
置は、電源回路と、前記電源回路からの電源電圧を受け
る２端子を有し、デジタル情報の処理を行うデジタル信
号処理回路と、前記デジタル信号処理回路の電源供給２
端子間に並列に接続されたコンデンサと、前記デジタル
処理回路の電源供給２端子間の電圧が所定値以下に降下
したことを検出して検出信号を出力する検出回路と、前
記検出信号を受けて前記コンデンサの蓄積電荷を放電さ
せる放電回路とを具備したことを特徴とする。
【００１５】また、本発明の電源電圧制御装置は、電源
回路からの所定の電圧を受ける第１の端子と前記電源回
路の基準電位を受ける第２の端子を有し、デジタル情報
の処理を行うデジタル信号処理回路と、前記デジタル信
号処理回路の第１及び第２の端子間に並列に接続された
コンデンサと、ベースと前記第１の端子間に第１の抵抗
素子とツェナーダイオードが直列に接続され、エミッタ
が前記第２の端子に接続され、コレクタが第２の抵抗素
子を介して前記第１の端子に接続されて前記第１及び第
２の端子間の電圧が所定値以下に降下した際に非動作状
態となる第１のトランジスタを有する検出回路と、ベー
スが前記第１のトランジスタのコレクタに接続され、エ
ミッタが前記第２の端子に接続され、コレクタが第３の
抵抗素子を介して前記第１の端子に接続されて前記第１
のトランジスタが非動作状態で動作状態となり前記コン
デンサの蓄積電荷を放電させる第２のトランジスタを有
する放電回路とを具備したことを特徴とする。
回路からの所定の電圧を受ける第１の端子と前記電源回
路の基準電位を受ける第２の端子を有し、デジタル情報
の処理を行うデジタル信号処理回路と、前記デジタル信
号処理回路の第１及び第２の端子間に並列に接続された
コンデンサと、ベースと前記第１の端子間に第１の抵抗
素子とツェナーダイオードが直列に接続され、エミッタ
が前記第２の端子に接続され、コレクタが第２の抵抗素
子を介して前記第１の端子に接続されて前記第１及び第
２の端子間の電圧が所定値以下に降下した際に非動作状
態となる第１のトランジスタを有する検出回路と、ベー
スが前記第１のトランジスタのコレクタに接続され、エ
ミッタが前記第２の端子に接続され、コレクタが第３の
抵抗素子を介して前記第１の端子に接続されて前記第１
のトランジスタが非動作状態で動作状態となり前記コン
デンサの蓄積電荷を放電させる第２のトランジスタを有
する放電回路とを具備したことを特徴とする。
【００１６】本発明によれば、電源電圧が所定値に下が
った際に、これを検出して電源端子に接続されているコ
ンデンサを放電させるようにしたため、電源電圧を瞬時
にゼロにすることができ、デジタル回路を確実にリセッ
トさせることが可能となるものである。
った際に、これを検出して電源端子に接続されているコ
ンデンサを放電させるようにしたため、電源電圧を瞬時
にゼロにすることができ、デジタル回路を確実にリセッ
トさせることが可能となるものである。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。
施の形態について詳細に説明する。
【００１８】図１は、この発明の電源電圧制御装置１１
のブロック図である。
のブロック図である。
【００１９】電源回路１２は、コンセント１３を介して
商用電源に接続され、この商用電源から所定の電圧の直
流電圧を得て、２本の電源線路１４，１５により、デジ
タル処理回路１６へ電源を供給している。
商用電源に接続され、この商用電源から所定の電圧の直
流電圧を得て、２本の電源線路１４，１５により、デジ
タル処理回路１６へ電源を供給している。
【００２０】デジタル回路１６は、電源線路１４，１５
にそれぞれ接続された電源端子１６ａ，１６ｂを有し、
さらにこの電源端子１６ａ，１６ｂ間にコンデンサ１７
が接続されている。デジタル回路１６は、電源投入時に
電源電圧のゼロからの立ち上がりによって、リセットさ
れた後、正常動作を行うように動作するものである。な
お、２本の電源線路の一方１５は接地されている。
にそれぞれ接続された電源端子１６ａ，１６ｂを有し、
さらにこの電源端子１６ａ，１６ｂ間にコンデンサ１７
が接続されている。デジタル回路１６は、電源投入時に
電源電圧のゼロからの立ち上がりによって、リセットさ
れた後、正常動作を行うように動作するものである。な
お、２本の電源線路の一方１５は接地されている。
【００２１】電源電圧制御装置１１は、電源線路１４に
接続された端子ＶDDと、電源線路１５に接続された端子
GNDと、これら端子ＶDDとGNDに接続された電源コンデン
サ放電回路１８と、端子ＶDDとGNDに接続された低電圧
検出回路１９を含む。
接続された端子ＶDDと、電源線路１５に接続された端子
GNDと、これら端子ＶDDとGNDに接続された電源コンデン
サ放電回路１８と、端子ＶDDとGNDに接続された低電圧
検出回路１９を含む。
【００２２】低電圧検出回路１９は、端子ＶDD，GND間
の電圧を監視し、それが所定電圧値以下に低下した際に
検出信号を電源コンデンサ放電回路１８に出力する。電
源コンデンサ放電回路１８は、低電圧検出回路１９の検
出信号によって駆動され、コンデンサ１７の電極間を短
絡させ充電電圧を実質的に接地電位、すなわちゼロに落
すように動作する。
の電圧を監視し、それが所定電圧値以下に低下した際に
検出信号を電源コンデンサ放電回路１８に出力する。電
源コンデンサ放電回路１８は、低電圧検出回路１９の検
出信号によって駆動され、コンデンサ１７の電極間を短
絡させ充電電圧を実質的に接地電位、すなわちゼロに落
すように動作する。
【００２３】電源電圧制御装置１１の動作を図２の特性
図を参照して詳細に説明する。
図を参照して詳細に説明する。
【００２４】電源回路１２から、電源線路１４，１５に
出力される電源電圧は、正常動作時ではＶ１である。時
刻ｔ０において、停電が発生したとするとこの瞬間か
ら、電源電圧が低下し、時刻ｔ１において、端子ＶDD，
GND間の電圧がＶ２になったことが低電圧検出回路１９
で検出されると、低電圧検出回路１９は検出信号を電源
コンデンサ放電回路１８に出力する。
出力される電源電圧は、正常動作時ではＶ１である。時
刻ｔ０において、停電が発生したとするとこの瞬間か
ら、電源電圧が低下し、時刻ｔ１において、端子ＶDD，
GND間の電圧がＶ２になったことが低電圧検出回路１９
で検出されると、低電圧検出回路１９は検出信号を電源
コンデンサ放電回路１８に出力する。
【００２５】電源コンデンサ放電回路１８は、低電圧検
出回路１９からの検出信号によって駆動され、端子ＶD
D，GND間を短絡するように動作する。これによって、端
子ＶDD，GND間の電圧は急激に低下して時刻ｔ２で実質
的にゼロになる。
出回路１９からの検出信号によって駆動され、端子ＶD
D，GND間を短絡するように動作する。これによって、端
子ＶDD，GND間の電圧は急激に低下して時刻ｔ２で実質
的にゼロになる。
【００２６】その後、時刻ｔ３で停電が復帰して急激に
電源電圧がＶ１に回復するが、この過程で、デジタル処
理回路１６に具備されているリセット機能が動作して、
デジタル処理回路１６は、一旦初期状態に設定されてか
ら、通常動作に移るため、誤動作することなく正常動作
を行うようになる。
電源電圧がＶ１に回復するが、この過程で、デジタル処
理回路１６に具備されているリセット機能が動作して、
デジタル処理回路１６は、一旦初期状態に設定されてか
ら、通常動作に移るため、誤動作することなく正常動作
を行うようになる。
【００２７】図３は、図１に示す電源コンデンサ放電回
路１８と低電圧検出回路１９とを少ない素子数で構成で
きるようにした具体的回路図の一例を示すものである。
路１８と低電圧検出回路１９とを少ない素子数で構成で
きるようにした具体的回路図の一例を示すものである。
【００２８】図において、図１と同一個所に同一番号を
付す。
付す。
【００２９】図３において、低電圧検出回路１９は、エ
ミッタが端子GNDに接続され、コレクタが抵抗Ｒ１を介
して端子ＶDDに接続されたトランジスタＴr１を有して
いる。このトランジスタＴr１のベースには、ツェナー
ダイオードＺDのアノードが接続され、ツェナーダイオ
ードＺDのカソードは、抵抗Ｒ２を介して端子ＶDDに接
続されている。
ミッタが端子GNDに接続され、コレクタが抵抗Ｒ１を介
して端子ＶDDに接続されたトランジスタＴr１を有して
いる。このトランジスタＴr１のベースには、ツェナー
ダイオードＺDのアノードが接続され、ツェナーダイオ
ードＺDのカソードは、抵抗Ｒ２を介して端子ＶDDに接
続されている。
【００３０】また、電源コンデンサ放電回路１８は、エ
ミッタが端子GNDに接続され、コレクタが抵抗Ｒ3を介し
て端子ＶDDに接続されたトランジスタＴr２を有してい
る。このトランジスタＴr２のベースは、低電圧検出回
路１８のトランジスタＴr１のコレクタに接続されてい
る。
ミッタが端子GNDに接続され、コレクタが抵抗Ｒ3を介し
て端子ＶDDに接続されたトランジスタＴr２を有してい
る。このトランジスタＴr２のベースは、低電圧検出回
路１８のトランジスタＴr１のコレクタに接続されてい
る。
【００３１】なお、抵抗Ｒ1とＲ2は高抵抗値を有し、抵
抗Ｒ3は低抵抗値を有する。
抗Ｒ3は低抵抗値を有する。
【００３２】図３の回路の動作を説明する。
【００３３】端子ＶDD、GND間の電圧が通常動作状態
で、例えば２Ｖ以上の値であったとする。この状態にお
けるツェナーダイオードＺDのツェナー電圧とトランジ
スタＴr１のベース−エミッタ間電圧Ｖbeを加算した値
を２Ｖ以上に設定すると、抵抗Ｒ1を通じて供給される
トランジスタＴr２のベース電流は、トランジスタＴr１
が抜き去るため、トランジスタＴr２は通常状態では非
導通状態、すなわちOFFとなっている。
で、例えば２Ｖ以上の値であったとする。この状態にお
けるツェナーダイオードＺDのツェナー電圧とトランジ
スタＴr１のベース−エミッタ間電圧Ｖbeを加算した値
を２Ｖ以上に設定すると、抵抗Ｒ1を通じて供給される
トランジスタＴr２のベース電流は、トランジスタＴr１
が抜き去るため、トランジスタＴr２は通常状態では非
導通状態、すなわちOFFとなっている。
【００３４】次に、端子ＶDD、GND間の電圧が２Ｖ以下
になると、この電圧はツェナー電圧とトランジスタＴr1
のＶbe電圧を加えた電圧以下になるため、トランジスタ
Ｔr１にはベース電流がほとんど流れなくなり、OFF状態
になる。
になると、この電圧はツェナー電圧とトランジスタＴr1
のＶbe電圧を加えた電圧以下になるため、トランジスタ
Ｔr１にはベース電流がほとんど流れなくなり、OFF状態
になる。
【００３５】これによって、トランジスタＴr２には、
抵抗Ｒ１を介して充分なベース電流が流れ、導通状態す
なわちＯＮとなり、抵抗Ｒ３を介して端子ＶDDと端子GN
Dを短絡させる。抵抗Ｒ３の抵抗値は小さいため、この
とき大きな電流が流れ、コンデンサ１７に充電されてい
る電荷を急速に放電させ、図２に示すような特性で電源
電圧を短時間で実質的にゼロに下げるように動作する。
抵抗Ｒ１を介して充分なベース電流が流れ、導通状態す
なわちＯＮとなり、抵抗Ｒ３を介して端子ＶDDと端子GN
Dを短絡させる。抵抗Ｒ３の抵抗値は小さいため、この
とき大きな電流が流れ、コンデンサ１７に充電されてい
る電荷を急速に放電させ、図２に示すような特性で電源
電圧を短時間で実質的にゼロに下げるように動作する。
【００３６】以上のように、図３の回路によれば、少な
い回路素子で、確実に動作する電源電コンデンサ放電回
路１８及び低電圧検出回路１９を得ることができるもの
である。
い回路素子で、確実に動作する電源電コンデンサ放電回
路１８及び低電圧検出回路１９を得ることができるもの
である。
【００３７】なお、図３の回路において、抵抗Ｒ１，Ｒ
２は高抵抗値に設定されているため、通常動作状態でト
ランジスタＴr１の導通によって流れる電流はわずかで
ある。また、通常状態では、トランジスタＴr２はOFFで
あるため、抵抗Ｒ３には電流は流れることはなく、無駄
な電力を消費することはない。
２は高抵抗値に設定されているため、通常動作状態でト
ランジスタＴr１の導通によって流れる電流はわずかで
ある。また、通常状態では、トランジスタＴr２はOFFで
あるため、抵抗Ｒ３には電流は流れることはなく、無駄
な電力を消費することはない。
【００３８】図４は、この発明の電源コンデンサ放電回
路１８及び低電圧検出回路１９の具体的回路の他の例を
示すものである。図４において、図３と同一部分に同一
符号を付する。
路１８及び低電圧検出回路１９の具体的回路の他の例を
示すものである。図４において、図３と同一部分に同一
符号を付する。
【００３９】図４の回路は、図３の回路と比較して、抵
抗Ｒ１を直列接続の２個の抵抗Ｒ４，Ｒ５で構成し、さ
らにそれらの抵抗の相互接続点とトランジスタＴr１の
エミッタ間にコンデンサＣを接続した点で異なってい
る。
抗Ｒ１を直列接続の２個の抵抗Ｒ４，Ｒ５で構成し、さ
らにそれらの抵抗の相互接続点とトランジスタＴr１の
エミッタ間にコンデンサＣを接続した点で異なってい
る。
【００４０】図４の回路では、通常状態でコンデンサＣ
に充電された電荷が、停電時に抵抗Ｒ５を介してトラン
ジスタＴr２のベース電流として流れるため、図３の回
路に比べて、トランジスタＴr２の導通期間を長く設定
することが可能で、コンデンサ１７の放電をより確実に
実行させることができるものである。
に充電された電荷が、停電時に抵抗Ｒ５を介してトラン
ジスタＴr２のベース電流として流れるため、図３の回
路に比べて、トランジスタＴr２の導通期間を長く設定
することが可能で、コンデンサ１７の放電をより確実に
実行させることができるものである。
【００４１】以上述べたように、本発明の電源電圧制御
装置によれば、瞬間的な停電が発生した場合であって
も、電源電圧の低下を検出して、電源端子に接続されて
いるコンデンサの充電電荷を放電させるように構成した
ため、電源電圧を急速に実質的にゼロに落すことが可能
で、停電復帰によって、デジタル処理回路を確実にリセ
ットできるため、システムが誤動作するような事故を防
止することができるものである。
装置によれば、瞬間的な停電が発生した場合であって
も、電源電圧の低下を検出して、電源端子に接続されて
いるコンデンサの充電電荷を放電させるように構成した
ため、電源電圧を急速に実質的にゼロに落すことが可能
で、停電復帰によって、デジタル処理回路を確実にリセ
ットできるため、システムが誤動作するような事故を防
止することができるものである。
【００４２】図５は、この発明のさらに他の実施の形態
を示すものであり、図１と同一個所に同一符号を付す。
を示すものであり、図１と同一個所に同一符号を付す。
【００４３】図５では、電源回路５１として、低電圧検
出回路１９の検出信号によって停電復帰を所定時間遅延
させる機能を持ったものとして構成したものである。
出回路１９の検出信号によって停電復帰を所定時間遅延
させる機能を持ったものとして構成したものである。
【００４４】すなわち、低電圧検出回路１９によって電
源電圧が所定電圧値以下に低下したことが検出された際
に、その検出信号によって電源回路５１を制御し、停電
復帰が少なくとも所定時間経過後となるように動作させ
るものである。
源電圧が所定電圧値以下に低下したことが検出された際
に、その検出信号によって電源回路５１を制御し、停電
復帰が少なくとも所定時間経過後となるように動作させ
るものである。
【００４５】これによって、停電復帰までの時間が短く
て、コンデンサ１７の充電電荷の放電が充分になされな
いうちに、すなわち電圧が確実にゼロに落ちないうち
に、電源が復活して、デジタル処理回路のリセットが不
完全となるのを防止することができるものである。
て、コンデンサ１７の充電電荷の放電が充分になされな
いうちに、すなわち電圧が確実にゼロに落ちないうち
に、電源が復活して、デジタル処理回路のリセットが不
完全となるのを防止することができるものである。
【００４６】
【発明の効果】以上説明したように、本発明によれば、
電源電圧の低下を検出して、所定値以下に下がった場
合、デジタル処理回路の電源端子に接続されているコン
デンサの電荷を放電するように構成したので回路瞬間的
な停電が発生した場合であっても、電源電圧を確実に実
質ゼロにすることが可能で、停電復帰によってデジタル
処理回路のリセット機能を確実に働かせることが可能と
なるものである。
電源電圧の低下を検出して、所定値以下に下がった場
合、デジタル処理回路の電源端子に接続されているコン
デンサの電荷を放電するように構成したので回路瞬間的
な停電が発生した場合であっても、電源電圧を確実に実
質ゼロにすることが可能で、停電復帰によってデジタル
処理回路のリセット機能を確実に働かせることが可能と
なるものである。
【図１】本発明に係る電源電圧制御装置の一実施の形態
を示すブロック図。
を示すブロック図。
【図２】図１に示す装置の動作を説明するための特性
図。
図。
【図３】本発明に係る電源電圧制御装置の要部の具体的
構成を示す回路図。
構成を示す回路図。
【図４】本発明に係る電源電圧制御装置の要部の他の具
体的構成を示す回路図。
体的構成を示す回路図。
【図５】本発明に係る電源電圧制御装置の他の実施の形
態を示すブロック図。
態を示すブロック図。
【図６】従来の電源回路の動作を説明するための特性
図。
図。
１１…電源電圧制御装置 １２，５１…電源回路 １６…デジタル処理回路 １７…電源コンデンサ １８…電源コンデンサ放電回路 １９…低電圧検出回路
Claims (8)
- 【請求項１】 電源回路と、 前記電源回路からの電源電圧を受ける２端子を有し、デ
ジタル情報の処理を行うデジタル信号処理回路と、 前記デジタル信号処理回路の電源供給２端子間に並列に
接続されたコンデンサと、 前記デジタル処理回路の電源供給２端子間の電圧が所定
値以下に降下したことを検出して検出信号を出力する検
出回路と、 前記検出信号を受けて前記コンデンサの蓄積電荷を放電
させる放電回路とを具備したことを特徴とする電源電圧
制御装置。 - 【請求項２】 前記検出回路は、抵抗素子とツェナーダ
イオードの直列接続と、当該直列接続にベース−エミッ
タ経路が直列に接続され、コレクタから前記検出信号を
出力する第1のトランジスタで構成され、 前記放電回路は、前記第１のトランジスタのコレクタに
ベースが接続され、コレクタ−エミッタ経路が前記コン
デンサの両電極に並列に接続された第２のトランジスタ
で構成されていることを特徴とする請求項１に記載の電
源電圧制御装置。 - 【請求項３】 前記検出回路は、抵抗素子とツェナーダ
イオードの直列接続がベースに接続された第１のトラン
ジスタで構成され、該第１のトランジスタは前記２端子
間の電圧が前記ツェーナダイオードのツェナー電圧と自
身のベース−エミッタ間電圧の和電圧に基づく電圧を閾
値としてスイッチング動作を行い、 前記放電回路は、前記第１のトランジスタによって駆動
されてスイッチング動作を行う第２のトランジスタで構
成され、該第2のトランジスタが前記第１及び第２の端
子間電圧が所定電圧以下に降下した際に前記第1のトラ
ンジスタによって前記コンデンサの蓄積電荷を放電させ
るように駆動されるものであることを特徴とする請求項
１に記載の電源電圧制御装置。 - 【請求項４】 前記検出回路は、前記第１のトランジス
タのコレクタに直列接続された２個の抵抗素子と、当該
２個の抵抗素子の相互接続点と前記第１のトランジスタ
のエミッタ間に接続されたコンデンサを含むことを特徴
とする請求項２に記載の電源電圧制御装置。 - 【請求項５】 前記検出回路は、前記第１及び第２の端
子間電圧が所定値以下に降下した後、前記第1のトラン
ジスタの動作状態を所定時間、前記第１及び第２の端子
間電圧が前記所定値以下に降下しない際と同じ状態に保
持する保持手段を備えることを特徴とする請求項３に記
載の電源電圧制御装置。 - 【請求項６】 電源回路が、前記検出回路が前記第１及
び第２の端子間電圧が所定値以下に降下したことを検出
した際に、当該検出回路の検出出力によって、前記電源
電圧の供給再開を所定時間遅らせるように動作するもの
であることを特徴とする請求項１に記載の電源電圧制御
装置。 - 【請求項７】 電源回路からの所定の電圧を受ける第１
の端子と前記電源回路の基準電位を受ける第２の端子を
有し、デジタル情報の処理を行うデジタル信号処理回路
と、 前記デジタル信号処理回路の第１及び第２の端子間に並
列に接続されたコンデンサと、 ベースと前記第１の端子間に第１の抵抗素子とツェナー
ダイオードが直列に接続され、エミッタが前記第２の端
子に接続され、コレクタが第２の抵抗素子を介して前記
第１の端子に接続されて前記第１及び第２の端子間の電
圧が所定値以下に降下した際に非動作状態となる第１の
トランジスタを有する検出回路と、 ベースが前記第１のトランジスタのコレクタに接続さ
れ、エミッタが前記第２の端子に接続され、コレクタが
第３の抵抗素子を介して前記第１の端子に接続されて前
記第１のトランジスタが非動作状態で動作状態となり前
記コンデンサの蓄積電荷を放電させる第２のトランジス
タを有する放電回路とを具備したことを特徴とする電源
電圧制御装置。 - 【請求項８】 前記デジタル信号処理回路は、前記電源
回路からの電圧が、ゼロから立上がる際に、初期状態に
設定されるリセット機能を具備していることを特徴とす
る請求項１乃至７のいずれかに記載の電源電圧制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000360804A JP2002165155A (ja) | 2000-11-28 | 2000-11-28 | 電源電圧制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000360804A JP2002165155A (ja) | 2000-11-28 | 2000-11-28 | 電源電圧制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002165155A true JP2002165155A (ja) | 2002-06-07 |
Family
ID=18832341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000360804A Pending JP2002165155A (ja) | 2000-11-28 | 2000-11-28 | 電源電圧制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002165155A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7274999B1 (en) | 2006-03-10 | 2007-09-25 | Atmel Corporation | Brownout detector system and method |
| JP2007306218A (ja) * | 2006-05-10 | 2007-11-22 | Nec Infrontia Corp | ハングアップ防止回路及び方法 |
| WO2009110875A1 (en) * | 2008-03-03 | 2009-09-11 | Thomson Licensing | A switchable load for initializing an output voltage of a power supply |
| EP2387137A1 (en) * | 2010-05-13 | 2011-11-16 | Nxp B.V. | An SMPS having a saftey arrangement, a method of operating an SMPS, and a controller therefor |
| JP2021005939A (ja) * | 2019-06-26 | 2021-01-14 | ニチコン株式会社 | 電源装置 |
-
2000
- 2000-11-28 JP JP2000360804A patent/JP2002165155A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7274999B1 (en) | 2006-03-10 | 2007-09-25 | Atmel Corporation | Brownout detector system and method |
| JP2007306218A (ja) * | 2006-05-10 | 2007-11-22 | Nec Infrontia Corp | ハングアップ防止回路及び方法 |
| WO2009110875A1 (en) * | 2008-03-03 | 2009-09-11 | Thomson Licensing | A switchable load for initializing an output voltage of a power supply |
| JP2011514098A (ja) * | 2008-03-03 | 2011-04-28 | トムソン ライセンシング | 電源の出力電圧を初期化する切り替え可能な負荷 |
| US8564338B2 (en) | 2008-03-03 | 2013-10-22 | Thomson Licensing | Switchable load for initializing an output voltage of a power supply |
| EP2387137A1 (en) * | 2010-05-13 | 2011-11-16 | Nxp B.V. | An SMPS having a saftey arrangement, a method of operating an SMPS, and a controller therefor |
| US8848321B2 (en) | 2010-05-13 | 2014-09-30 | Nxp B.V. | SMPS having a safety arrangement, a method of operating a SMPS, and a controller therefor |
| JP2021005939A (ja) * | 2019-06-26 | 2021-01-14 | ニチコン株式会社 | 電源装置 |
| JP7252072B2 (ja) | 2019-06-26 | 2023-04-04 | ニチコン株式会社 | 電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4677311A (en) | Power supply system for an electronic apparatus having memory | |
| US6985343B2 (en) | Programmable power management switch | |
| KR20050053774A (ko) | 버스 제어형 전원 스위치 | |
| JPH05282079A (ja) | 瞬断処理方法 | |
| CN110008069B (zh) | 电源切换控制电路及控制方法 | |
| EP0787379B1 (en) | Power-on reset circuit | |
| JP2002165155A (ja) | 電源電圧制御装置 | |
| JP3535520B2 (ja) | リセット回路 | |
| KR101025535B1 (ko) | 단락보호회로를 구비한 스위치 제어 회로 | |
| CN114597864A (zh) | 电源保护电路和电路系统 | |
| US6252312B1 (en) | Direct-voltage power pack | |
| JP2004015881A (ja) | 保護機能付きｄｃ−ｄｃコンバータおよび電圧検出機能付きｄｃ−ｄｃコンバータ | |
| JP2002062903A (ja) | 制御装置 | |
| CN218783718U (zh) | 一种放电电路、系统及低压直流用电设备 | |
| CN216672978U (zh) | 一种用于嵌入式系统的稳定复位电路 | |
| JP2002165437A (ja) | 電源監視制御回路 | |
| WO2023007558A1 (ja) | 電力供給装置 | |
| CN109494120B (zh) | 继电器控制电路 | |
| JP2507594B2 (ja) | スロ―スタ―ト回路 | |
| JP3870874B2 (ja) | インバータ回路の出力電流を制御する回路 | |
| JP2001118165A (ja) | 防災監視盤の電源切換回路 | |
| JP2804119B2 (ja) | 自己動作監視機能を有した火災感知器 | |
| JP2021189893A (ja) | Ｕｓｂ電源制御回路 | |
| US20030099472A1 (en) | Flash control circuit | |
| JPH02201618A (ja) | システムリセット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |