JPS60236320A - Ｃｐｕリセツト回路 - Google Patents
Ｃｐｕリセツト回路Info
- Publication number
- JPS60236320A JPS60236320A JP9486184A JP9486184A JPS60236320A JP S60236320 A JPS60236320 A JP S60236320A JP 9486184 A JP9486184 A JP 9486184A JP 9486184 A JP9486184 A JP 9486184A JP S60236320 A JPS60236320 A JP S60236320A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- terminal
- voltage
- cpu
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、電源断の状態からＣＰＵ Ｋ Ｔｈ Ｋ
を圧が印加されるごとにＣＰＵの中の所足の論理回路の
状態をそれぞれその初期状態に復帰させるＣＰＵ ！Ｊ
上セツト路に関するものである。
を圧が印加されるごとにＣＰＵの中の所足の論理回路の
状態をそれぞれその初期状態に復帰させるＣＰＵ ！Ｊ
上セツト路に関するものである。
従来この種の装置としては第１図に示すものがあった。
図において＋１１は電源の正極端子、（２１はＡＶＲ（
自動電圧ｇ整装置）、ｆ３＋’Ｕ ＣＰＵ ｃＤ電源入
力端子の正側端子、（４１４’ｌｌＪセツトパルス入力
端子、（５１はＣＰＵ、 １６１はコンデンサ、（７）
は抵抗、１８１は第１のダイオード、（９）はＣＰＬＩ
１５＋の電源入力端子の負側端子、１１αは゛電源の
負極端子、旧）は周辺回路、ｆ＋２１はその正側端子、
Ｈは負ｌｌｌ］端子である。図に示す例では端子ｉ９１
、 Ｈｉｌｌ 、 １３１は接地されておシ、抵抗（
７）の一方の端と、ダイオード１８１のアノードは接地
される。端子（４；の電圧の最低値はダイオード１８１
により接地電位にクランプされる。端子１４１の電圧が
接地電位以上である場合ダイオード１８）には電流が流
れないからコンデンサ（６１と抵抗（７）との直列回路
で正側端子（３１の電圧に対する微分回路を構成する。
自動電圧ｇ整装置）、ｆ３＋’Ｕ ＣＰＵ ｃＤ電源入
力端子の正側端子、（４１４’ｌｌＪセツトパルス入力
端子、（５１はＣＰＵ、 １６１はコンデンサ、（７）
は抵抗、１８１は第１のダイオード、（９）はＣＰＬＩ
１５＋の電源入力端子の負側端子、１１αは゛電源の
負極端子、旧）は周辺回路、ｆ＋２１はその正側端子、
Ｈは負ｌｌｌ］端子である。図に示す例では端子ｉ９１
、 Ｈｉｌｌ 、 １３１は接地されておシ、抵抗（
７）の一方の端と、ダイオード１８１のアノードは接地
される。端子（４；の電圧の最低値はダイオード１８１
により接地電位にクランプされる。端子１４１の電圧が
接地電位以上である場合ダイオード１８）には電流が流
れないからコンデンサ（６１と抵抗（７）との直列回路
で正側端子（３１の電圧に対する微分回路を構成する。
したがって、電源断の状態から新に電圧が印加され、す
なわち端子（１）の電圧が０から所定の値まで立上り、
端子（３１の電圧がＯからＣＰＵ１５）に対する正規の
電源電圧まで立上るとき、端子（４１には正極性のパル
ス電圧が発生し、ＣＰＵ １５１中の所定の論理回路へ
このパルス電圧が供給されて、それぞれの論理回路を初
期状態にリセットする。それぞれの論理回路におけるリ
セット動作、及び新に電圧を印加するごとにリセットを
行うことの必要性については従来よく知られているので
その説明を省略する。
なわち端子（１）の電圧が０から所定の値まで立上り、
端子（３１の電圧がＯからＣＰＵ１５）に対する正規の
電源電圧まで立上るとき、端子（４１には正極性のパル
ス電圧が発生し、ＣＰＵ １５１中の所定の論理回路へ
このパルス電圧が供給されて、それぞれの論理回路を初
期状態にリセットする。それぞれの論理回路におけるリ
セット動作、及び新に電圧を印加するごとにリセットを
行うことの必要性については従来よく知られているので
その説明を省略する。
次に電源が切断された時は端子（１）、端子（３）の電
圧は０となり、コンデンサ（６）の電荷は端子（３１、
ＣＰＵ １５１、端子（９）、ダイオード１８）の回路
及びＡＶＲｆ２）、端子（１２１、周辺回路旺υ、端子
ｕ１タイオード（８）の回路によって放電される。ダイ
オード１８）は放電回路における抵抗（７）を短絡して
放電の時定数を小さくしている。
圧は０となり、コンデンサ（６）の電荷は端子（３１、
ＣＰＵ １５１、端子（９）、ダイオード１８）の回路
及びＡＶＲｆ２）、端子（１２１、周辺回路旺υ、端子
ｕ１タイオード（８）の回路によって放電される。ダイ
オード１８）は放電回路における抵抗（７）を短絡して
放電の時定数を小さくしている。
従来の回路は以上のように構成されているので次に述べ
るような欠点があった。すなわち、電源が断となって短
時間後に回復した場合、コンデンサ（６）が放電途中で
１だ比較的高い電圧にある状態の時に端子＋３１の電圧
が上昇するので、コンデンサ（６）の充電電流が十分に
大きくならず、したがって端子（４１のパルス電圧のピ
ーク値が十分に大きなものとならず、そのため、ＣＰＵ
＋５１のリセットに失敗するという現象が発生する。特
にＡＶＲ＋２１を端子（３；から端子ｆｉ＋の方向に見
たインピーダンスが高く、かつＣＰＵ ＋５＋の端子（
３）と端子（９）の間のインピーダンスが高い場合には
コンデンサ（６）の放電に長い時間を必要とするので、
ＣＰＵ 第５１のリセットに失敗することが多いという
現象が発生する。
るような欠点があった。すなわち、電源が断となって短
時間後に回復した場合、コンデンサ（６）が放電途中で
１だ比較的高い電圧にある状態の時に端子＋３１の電圧
が上昇するので、コンデンサ（６）の充電電流が十分に
大きくならず、したがって端子（４１のパルス電圧のピ
ーク値が十分に大きなものとならず、そのため、ＣＰＵ
＋５１のリセットに失敗するという現象が発生する。特
にＡＶＲ＋２１を端子（３；から端子ｆｉ＋の方向に見
たインピーダンスが高く、かつＣＰＵ ＋５＋の端子（
３）と端子（９）の間のインピーダンスが高い場合には
コンデンサ（６）の放電に長い時間を必要とするので、
ＣＰＵ 第５１のリセットに失敗することが多いという
現象が発生する。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、この発明では、電源断の場合のコ
ンデンサの放電回路を追加して設けることにより、コン
デンサに充電されていた電荷を速かに放電させるように
したものである。
めになされたもので、この発明では、電源断の場合のコ
ンデンサの放電回路を追加して設けることにより、コン
デンサに充電されていた電荷を速かに放電させるように
したものである。
以下この発明の実施例を図面について説明する。
第２図はこの発明の一実施例を示す接続図で、オニ図と
同一符号は同−又は相当部分を示し、（６０）。
同一符号は同−又は相当部分を示し、（６０）。
（６１）は互に直列に接続されたコンデンサで直列接続
された静電容量がコンデンサ（６１に相当すると考えて
よい。α喧は第２のダイオードである。コンデンサ（ｂ
Ｏ）、（６１）の接続点より端子（１）の電圧が高い間
、ダイオードα→には電流が流れないので、第２図の回
路は第１図と等価であって、端子（４１にリセットパル
スを発生することは第１図の場合と同様である。
された静電容量がコンデンサ（６１に相当すると考えて
よい。α喧は第２のダイオードである。コンデンサ（ｂ
Ｏ）、（６１）の接続点より端子（１）の電圧が高い間
、ダイオードα→には電流が流れないので、第２図の回
路は第１図と等価であって、端子（４１にリセットパル
スを発生することは第１図の場合と同様である。
電源が断となってコンデンサ（６０）、（６１）が放電
する場合の回路は第１図について説明した放′亀回路の
外に、コンデンサ（６１） Ｋついてはダイオード（Ｘ
４、端子１１２１１周辺回路ｔ１１１、端子１３１．ダ
イオード；８１の回路が形成され、この回路の抵抗は一
般に低いのでコンデンサ（６１）は短時間に放電されＬ
１ ・ノ ４１ ・ノ ４← ｔ １＋Ｉｌ １ ｔ
ｆ 武１１ θ）自偽噛ｔ 勾 １番 〃）＾−１４
１、をコンデンサ（６１）の方がコンデンサ（６０）よ
り十分小さい静電容量を持つようにしておけば、電源オ
ンの状態におけるＡ■（２）の出力電圧の大部分がコン
デンサ（６１）にかかることとなり、従ってコンデンサ
（６１）を速に放電すれは、コンデンサ（ｂｕ）、（６
１）の直列回路の電圧は速に降下し、次に電源が回復゛
し、端子（３１の電圧が立上るとき、抵抗（７１には充
分な電流が流れ、端子（４１にピーク電圧の大きなパル
スが発生し、リセットの失敗が起らない。
する場合の回路は第１図について説明した放′亀回路の
外に、コンデンサ（６１） Ｋついてはダイオード（Ｘ
４、端子１１２１１周辺回路ｔ１１１、端子１３１．ダ
イオード；８１の回路が形成され、この回路の抵抗は一
般に低いのでコンデンサ（６１）は短時間に放電されＬ
１ ・ノ ４１ ・ノ ４← ｔ １＋Ｉｌ １ ｔ
ｆ 武１１ θ）自偽噛ｔ 勾 １番 〃）＾−１４
１、をコンデンサ（６１）の方がコンデンサ（６０）よ
り十分小さい静電容量を持つようにしておけば、電源オ
ンの状態におけるＡ■（２）の出力電圧の大部分がコン
デンサ（６１）にかかることとなり、従ってコンデンサ
（６１）を速に放電すれは、コンデンサ（ｂｕ）、（６
１）の直列回路の電圧は速に降下し、次に電源が回復゛
し、端子（３１の電圧が立上るとき、抵抗（７１には充
分な電流が流れ、端子（４１にピーク電圧の大きなパル
スが発生し、リセットの失敗が起らない。
但し、電源の瞬断時間が極めて短かく、その瞬断中でも
ＡＶＲ１２＋の放電の時定数によって端子（３１の電圧
は正常に保たれ、ＣＰＵ 第５１が正常な動作を継続し
ている場合は、その電源瞬断が終了し、次に電源が復旧
した場合ＶＣＣＰＵ 第５１のリセットを行う必要はな
い。従りて、コンデンサ（６１）の放電の時定数と、Ａ
ＶＲ１２＋の放電の時定数との相互関係は上述の事実を
考慮して決定しなければならない。
ＡＶＲ１２＋の放電の時定数によって端子（３１の電圧
は正常に保たれ、ＣＰＵ 第５１が正常な動作を継続し
ている場合は、その電源瞬断が終了し、次に電源が復旧
した場合ＶＣＣＰＵ 第５１のリセットを行う必要はな
い。従りて、コンデンサ（６１）の放電の時定数と、Ａ
ＶＲ１２＋の放電の時定数との相互関係は上述の事実を
考慮して決定しなければならない。
以上のようにこの発明によれば、リセットパルスを発生
する微分回路に用いられているコンデンサの電荷を第２
のダイオードを経て速に放電するようにしたので、安価
な装置によりＣＰＵのリセット動作を確実にすることが
できる。
する微分回路に用いられているコンデンサの電荷を第２
のダイオードを経て速に放電するようにしたので、安価
な装置によりＣＰＵのリセット動作を確実にすることが
できる。
第１図は従来の回路を示す接続図、第２図はこの発明の
一実施例を示す接続図である。 （１１・・・電源の正極端子、（２）・・・Ａ■Ｌ（３
）・・・ＣＰＵの電源入力端子（正側端子）、（４１・
・・ＣＰＵのリセットパルス入力端子、（５）・・・Ｃ
ＰＵ、（６（Ｊ） 、 （ｂｌ）・・・コンデンサ、（
７）・・・抵抗、；８１・・・第１のダイオード、（９
）・・・ＣＰＵの電源入力端子（負側端子）、←尋・・
・第２のダイオード。 尚、各図中同一符号は同−又は相当部分を示すう代理人
大岩増雄 第１図 第２図
一実施例を示す接続図である。 （１１・・・電源の正極端子、（２）・・・Ａ■Ｌ（３
）・・・ＣＰＵの電源入力端子（正側端子）、（４１・
・・ＣＰＵのリセットパルス入力端子、（５）・・・Ｃ
ＰＵ、（６（Ｊ） 、 （ｂｌ）・・・コンデンサ、（
７）・・・抵抗、；８１・・・第１のダイオード、（９
）・・・ＣＰＵの電源入力端子（負側端子）、←尋・・
・第２のダイオード。 尚、各図中同一符号は同−又は相当部分を示すう代理人
大岩増雄 第１図 第２図
Claims (1)
- 【特許請求の範囲】 電源から自動電圧調整装置を介してＣＰＵ （中央処理
装置）に対し電源電圧がＷｎＫ印加されるごとに、上記
ＣＰＵの中の所定の論理回路の状態をそれぞれその初期
状態に復帰させるＣＰＵ ！ｊ上セツト路において、 ＣＰＵの電源入力端子の正側端子にコンデンサの一方の
端子が接続され、上記電源入力端子の負側端子に抵抗の
一方の端子が接続されるコンデンサと抵抗の直列回路、 この直列回路の上記コンデンサと抵抗との接続点の電圧
をリセットパルスとして用いる手段、上記抵抗と並列に
、かつ上記負側端子から電流が流れる極性で接続される
第１のダイオード、上記コンデンサを２個のコンデンサ
の直列接続により構成し、その直列接続点から上記′に
源の正極端子に向けて電流が流れる極性で接続される第
２のダイオード金偏えたことを特徴とするＣＰＵリセッ
ト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9486184A JPS60236320A (ja) | 1984-05-09 | 1984-05-09 | Ｃｐｕリセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9486184A JPS60236320A (ja) | 1984-05-09 | 1984-05-09 | Ｃｐｕリセツト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60236320A true JPS60236320A (ja) | 1985-11-25 |
Family
ID=14121811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9486184A Pending JPS60236320A (ja) | 1984-05-09 | 1984-05-09 | Ｃｐｕリセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60236320A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004021539A3 (en) * | 2002-08-30 | 2004-04-22 | Koninkl Philips Electronics Nv | Transition detection at input of integrated circuit device |
| CN104656737A (zh) * | 2013-11-21 | 2015-05-27 | 恩智浦有限公司 | 具有镜像的输入电路 |
-
1984
- 1984-05-09 JP JP9486184A patent/JPS60236320A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004021539A3 (en) * | 2002-08-30 | 2004-04-22 | Koninkl Philips Electronics Nv | Transition detection at input of integrated circuit device |
| CN104656737A (zh) * | 2013-11-21 | 2015-05-27 | 恩智浦有限公司 | 具有镜像的输入电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07336905A (ja) | 組電池の充電装置 | |
| JPS6162325A (ja) | 充電器 | |
| US5608385A (en) | Device for determining state of electricity generation of solar battery | |
| JP2008198434A (ja) | パック電池 | |
| JPH04156233A (ja) | 充電装置 | |
| JP3294754B2 (ja) | 二次電池の保護回路 | |
| JPH02246740A (ja) | 電源バックアップ回路 | |
| JPS60236320A (ja) | Ｃｐｕリセツト回路 | |
| JP3278487B2 (ja) | 充電式電源装置 | |
| JP3451768B2 (ja) | ２次電池の充電電流バイパス回路 | |
| GB2149984A (en) | Backup power source circuit for control circuit | |
| JPH01248935A (ja) | バッテリーバックアップ装置 | |
| JPH053634A (ja) | バツテリ充放電回路 | |
| JPS596733A (ja) | 浮動充電装置 | |
| JPH0514158A (ja) | パワーオンリセツトパルス制御回路 | |
| JPS5838435Y2 (ja) | リセット信号発生回路 | |
| JP2952315B2 (ja) | 蓄電池装置 | |
| JPH10307174A (ja) | 過放電検出回路 | |
| JP2714689B2 (ja) | マイクロコンピュータのリセット回路 | |
| JP2004120947A (ja) | 充電装置 | |
| JPH1189099A (ja) | 充放電制御回路 | |
| JP3056099B2 (ja) | 携帯端末システム用の電源装置および電源回路 | |
| JPS595325A (ja) | メモリ保持電圧検出回路 | |
| JPH0630552B2 (ja) | 電池の充電装置 | |
| KR900009460Y1 (ko) | 마이크로 프로세서 정전검출 인터럽회로 |