JP2714689B2 - マイクロコンピュータのリセット回路 - Google Patents
マイクロコンピュータのリセット回路Info
- Publication number
- JP2714689B2 JP2714689B2 JP1118219A JP11821989A JP2714689B2 JP 2714689 B2 JP2714689 B2 JP 2714689B2 JP 1118219 A JP1118219 A JP 1118219A JP 11821989 A JP11821989 A JP 11821989A JP 2714689 B2 JP2714689 B2 JP 2714689B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- circuit
- power supply
- terminal
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Microcomputers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明はマイクロコンピュータのリセット回路の改
良に関する。
良に関する。
［従来の技術］ 従来のマイクロコンピュータのリセット回路は第３図
に示すように、マイクロコンピュータ１と、交流電源２
を整流して直流電圧を得る電源回路３と、充電可能な電
池等のバックアップ電源４と、リセットパルス発生回路
５を含んでいる。
に示すように、マイクロコンピュータ１と、交流電源２
を整流して直流電圧を得る電源回路３と、充電可能な電
池等のバックアップ電源４と、リセットパルス発生回路
５を含んでいる。
又マイクロコンピュータ１は内部に実行すべきプログ
ラムを記憶したメモリROM及び使用者が選択した局やス
テップを記憶したメモリ素子RAMを有し、図示しないチ
ューナ、コンパクトディスクプレーヤのプリセットデー
タや実行すべきプログラム等が記憶されており、又LE
D、蛍光表示管、LCD等で構成される表示装置７を駆動す
る信号を出力し、更に、表示モニタ端子［DSP］、ホー
ルド検出端子［HOLD］、リセット端子［RST］及び電源
入力端子［VDD］を有する。前記表示モニタ端子［DSP］
は表示装置７の動作状態に対応した信号（例えば、表示
装置７が動作状態で「Ｌ」、非動作状態で「Ｈ」）を発
生し、ホールド検出端子［HOLD］は、入力された電圧が
スレシホールドより以下になった場合は通常モードから
バックアップモードへの切換動作、すなわちバックアッ
プ電源４の消費量を最小とするようにメモリ素子RAMへ
の供給を除いて例えば表示装置７を非動作にするように
システムが制御される。又リセット端子［RST］は通常
モードでは入力電圧がスレシホールド以下になった時
に、RAMの記憶内容を初期化し、入力電圧がスレシホー
ルド以上になったときRAMの初期化された内容でスター
トする。又、バックアップモードにおいて、入力電圧が
スレシホールド以下になったときRAMの記憶内容を保持
しつつ初期化し、入力電圧がスレシホールド以上になっ
た時RAMに記憶された内容でスタートする。リセットパ
ルス発生回路５はトランジスタ51、コンデンサ52、ダイ
オード54、抵抗53を含み、電源回路３の出力はコンデン
サ52、抵抗53を介してトランジスタ51のベースに印加さ
れ、トランジスタ51のエミッタは接地されている。そし
てトランジスタ51のコレクタはマイクロコンピュータ１
のリセット端子［RST］に接続される。又コンデンサ52
及び抵抗53の接続点はダイオード54を介して接地され
る。
ラムを記憶したメモリROM及び使用者が選択した局やス
テップを記憶したメモリ素子RAMを有し、図示しないチ
ューナ、コンパクトディスクプレーヤのプリセットデー
タや実行すべきプログラム等が記憶されており、又LE
D、蛍光表示管、LCD等で構成される表示装置７を駆動す
る信号を出力し、更に、表示モニタ端子［DSP］、ホー
ルド検出端子［HOLD］、リセット端子［RST］及び電源
入力端子［VDD］を有する。前記表示モニタ端子［DSP］
は表示装置７の動作状態に対応した信号（例えば、表示
装置７が動作状態で「Ｌ」、非動作状態で「Ｈ」）を発
生し、ホールド検出端子［HOLD］は、入力された電圧が
スレシホールドより以下になった場合は通常モードから
バックアップモードへの切換動作、すなわちバックアッ
プ電源４の消費量を最小とするようにメモリ素子RAMへ
の供給を除いて例えば表示装置７を非動作にするように
システムが制御される。又リセット端子［RST］は通常
モードでは入力電圧がスレシホールド以下になった時
に、RAMの記憶内容を初期化し、入力電圧がスレシホー
ルド以上になったときRAMの初期化された内容でスター
トする。又、バックアップモードにおいて、入力電圧が
スレシホールド以下になったときRAMの記憶内容を保持
しつつ初期化し、入力電圧がスレシホールド以上になっ
た時RAMに記憶された内容でスタートする。リセットパ
ルス発生回路５はトランジスタ51、コンデンサ52、ダイ
オード54、抵抗53を含み、電源回路３の出力はコンデン
サ52、抵抗53を介してトランジスタ51のベースに印加さ
れ、トランジスタ51のエミッタは接地されている。そし
てトランジスタ51のコレクタはマイクロコンピュータ１
のリセット端子［RST］に接続される。又コンデンサ52
及び抵抗53の接続点はダイオード54を介して接地され
る。
この様なリセット回路において、マイクロコンピュー
タ１のバックアップモードにおいて、遮断されていた電
源スイッチ８が導通すると、電源回路３の出力電圧が上
昇し、リセットパルス回路５は前記電源電圧の上昇割合
を検出してマイクロコンピュータ１にリセットパルスを
供給する。すなわち、電源回路３の電圧が上昇するとコ
ンデンサ52が充電され、トランジスタ51が導通する。す
るとマイクロコンピュータ１のリセット端子が「Ｌ」と
なり、次いでコンデンサ52の充電が完了するとトランジ
スタ51のベース電圧が低下し、トランジスタのコレクタ
電圧が上昇しリセット端子［RST］が「Ｈ」となる。し
たがってワンショットパルスがリセット端子［RST］に
供給される事となる。このリセットパルスによりシステ
ムを起動しROMに記憶された内容にしたがって通常モー
ドの動作を開始する。
タ１のバックアップモードにおいて、遮断されていた電
源スイッチ８が導通すると、電源回路３の出力電圧が上
昇し、リセットパルス回路５は前記電源電圧の上昇割合
を検出してマイクロコンピュータ１にリセットパルスを
供給する。すなわち、電源回路３の電圧が上昇するとコ
ンデンサ52が充電され、トランジスタ51が導通する。す
るとマイクロコンピュータ１のリセット端子が「Ｌ」と
なり、次いでコンデンサ52の充電が完了するとトランジ
スタ51のベース電圧が低下し、トランジスタのコレクタ
電圧が上昇しリセット端子［RST］が「Ｈ」となる。し
たがってワンショットパルスがリセット端子［RST］に
供給される事となる。このリセットパルスによりシステ
ムを起動しROMに記憶された内容にしたがって通常モー
ドの動作を開始する。
通常モードにおいて、電源スイッチ８を遮断すると、
電源回路３の出力電圧が低下しマイクロコンピュータ１
のホールド検出端子［HOLD］に印加される電圧がスレシ
ホールド以下になるとシステムの動作を中断し、マイク
ロコンピュータ１に記憶されているプログラムにより駆
動電流が最小になるように設定したバックアップモード
に変わり、バックアップ電源５の消費を少なくしRAMの
内容を長時間保持できるようにする。又、ダイオード54
を介してコンデンサ52の電荷が放電されるのでトランジ
スタ51のベース電位が低いままで保持され、トランジス
タ51が遮断状態を継続するのでリセットパルスは発生し
ない。
電源回路３の出力電圧が低下しマイクロコンピュータ１
のホールド検出端子［HOLD］に印加される電圧がスレシ
ホールド以下になるとシステムの動作を中断し、マイク
ロコンピュータ１に記憶されているプログラムにより駆
動電流が最小になるように設定したバックアップモード
に変わり、バックアップ電源５の消費を少なくしRAMの
内容を長時間保持できるようにする。又、ダイオード54
を介してコンデンサ52の電荷が放電されるのでトランジ
スタ51のベース電位が低いままで保持され、トランジス
タ51が遮断状態を継続するのでリセットパルスは発生し
ない。
［発明が解決しようとする問題点］ 上述のマイクロコンピュータ１のリセット回路におい
ては、マイクロコンピュータ１のホールド端子［HOL
D］、リセット端子［RST］のスレシホールドや、リセッ
トパルス発生回路６の感度を最も望ましい状態に設定す
る事が困難であり、例えば交流電源２の瞬断等が発生し
た場合ホールド検出端子［HOLD］、リセット端子［RS
T］のそれぞれの検出が一致しないことが起こる。例え
ば、ホールド端子［HOLD］は瞬断検出しているが、リセ
ット端子［RST］は検出していないような状態及び逆の
状態が発生することが起こる。すなわち、ホールド端子
［HOLD］、リセット端子［RST］のスレシホールドや、
リセットパルス発生回路５構成素子のバラツキがその原
因となっている。従って、交流電源２の瞬断により電源
回路３の出力電圧が低下すると、マイクロコンピュータ
１のホールド端子［HOLD］のスレシホールド以下になっ
ていないのにも拘らず、リセットパルスが発生する場合
がある。この場合、マイクロコンピュータ１において実
行されているプログラム及びデータ等の記憶内容が初期
化してしまい、実行すべきプログラムを最初から実行し
なければならず、又データを入力しなおす必要がある。
この様な誤動作を解消するにはタイミング回路を付加す
る必要があり構成が複雑化する問題がある。
ては、マイクロコンピュータ１のホールド端子［HOL
D］、リセット端子［RST］のスレシホールドや、リセッ
トパルス発生回路６の感度を最も望ましい状態に設定す
る事が困難であり、例えば交流電源２の瞬断等が発生し
た場合ホールド検出端子［HOLD］、リセット端子［RS
T］のそれぞれの検出が一致しないことが起こる。例え
ば、ホールド端子［HOLD］は瞬断検出しているが、リセ
ット端子［RST］は検出していないような状態及び逆の
状態が発生することが起こる。すなわち、ホールド端子
［HOLD］、リセット端子［RST］のスレシホールドや、
リセットパルス発生回路５構成素子のバラツキがその原
因となっている。従って、交流電源２の瞬断により電源
回路３の出力電圧が低下すると、マイクロコンピュータ
１のホールド端子［HOLD］のスレシホールド以下になっ
ていないのにも拘らず、リセットパルスが発生する場合
がある。この場合、マイクロコンピュータ１において実
行されているプログラム及びデータ等の記憶内容が初期
化してしまい、実行すべきプログラムを最初から実行し
なければならず、又データを入力しなおす必要がある。
この様な誤動作を解消するにはタイミング回路を付加す
る必要があり構成が複雑化する問題がある。
［問題を解決するための手段］ この発明はバックアップモードに移行すると消費電力
を最小にするために表示装置を消灯するプログラムが内
蔵され、且つ当該表示装置の動作状態を示す表示モニタ
端子を有するマイクロコンピュータにおいて、当該表示
モニタ端子とパルス発生回路間に接続され、表示装置の
動作時においては電源回路の電圧上昇に関係なくリセッ
トパルスの発生を阻止する回路を含む。
を最小にするために表示装置を消灯するプログラムが内
蔵され、且つ当該表示装置の動作状態を示す表示モニタ
端子を有するマイクロコンピュータにおいて、当該表示
モニタ端子とパルス発生回路間に接続され、表示装置の
動作時においては電源回路の電圧上昇に関係なくリセッ
トパルスの発生を阻止する回路を含む。
［作用］ バックアップモードに移行する以前の通常モードにお
いて表示モニタ端子が「Ｌ」を維持することによりパル
ス発生回路のコンデンサの電荷をダイオードを介して表
示モニタ端子に流すことによってトランジスタを遮断状
態に保持しリセットパルスの発生を防止し、バックアッ
プモードに移行後は電源電圧の低下がスレシホールド以
下になるとリセットパルスを発生する ［実施例］ 以下図面に示した実施例について説明する。
いて表示モニタ端子が「Ｌ」を維持することによりパル
ス発生回路のコンデンサの電荷をダイオードを介して表
示モニタ端子に流すことによってトランジスタを遮断状
態に保持しリセットパルスの発生を防止し、バックアッ
プモードに移行後は電源電圧の低下がスレシホールド以
下になるとリセットパルスを発生する ［実施例］ 以下図面に示した実施例について説明する。
第１図において１はマイクロコンピュータ、３は交流
電源２を整流して直流電圧を出力する電源回路、４はバ
ックアップ電源、５はリセットパルス発生回路、６はプ
ルアップ抵抗、７はマイクロコンピュータ１の出力信号
により制御される表示装置、８は電源スイッチである。
電源２を整流して直流電圧を出力する電源回路、４はバ
ックアップ電源、５はリセットパルス発生回路、６はプ
ルアップ抵抗、７はマイクロコンピュータ１の出力信号
により制御される表示装置、８は電源スイッチである。
マイクロコンピュータ１は電源端子［VDD］、ホール
ド検出端子［HOLD］、リセット端子［RST］、表示モニ
タ端子［DSP］を備え、電源端子［VDD］は電源回路３及
びバックアップ電源４に、ホールド検出端子［HOLD］は
保護抵抗を介して電源回路３に、リセット端子［RST］
はリセットパルス発生回路５にそれぞれ接続されてい
る。リセットパルス発生回路５は、電源回路３に接続さ
れたコンデンサ52と、当該コンデンサ52とトランジスタ
51間に接続された抵抗53と、前記コンデンサ52と抵抗53
の接続点と接地間に接続されたダイオード54と、エミッ
タを接地に、コレクタをリセット端子［RST］に接続し
たトランジスタ51を含む。又表示モニタ端子［DSP］は
ダイオード９のカソードに、当該ダイオード９のアノー
ドはリセットパルス発生回路５のコンデンサ52と抵抗53
の接続点それぞれ接続されている。
ド検出端子［HOLD］、リセット端子［RST］、表示モニ
タ端子［DSP］を備え、電源端子［VDD］は電源回路３及
びバックアップ電源４に、ホールド検出端子［HOLD］は
保護抵抗を介して電源回路３に、リセット端子［RST］
はリセットパルス発生回路５にそれぞれ接続されてい
る。リセットパルス発生回路５は、電源回路３に接続さ
れたコンデンサ52と、当該コンデンサ52とトランジスタ
51間に接続された抵抗53と、前記コンデンサ52と抵抗53
の接続点と接地間に接続されたダイオード54と、エミッ
タを接地に、コレクタをリセット端子［RST］に接続し
たトランジスタ51を含む。又表示モニタ端子［DSP］は
ダイオード９のカソードに、当該ダイオード９のアノー
ドはリセットパルス発生回路５のコンデンサ52と抵抗53
の接続点それぞれ接続されている。
上記構成において、マイクロコンピュータ１のバック
アップモードにおいて、遮断されていた電源スイッチ８
が導通すると、電源回路３の出力電圧が上昇し、リセッ
トパルス発生回路５は前記電源電圧の上昇割合を検出し
てマイクロコンピュータ１にリセットパルスを供給す
る。すなわち、電源回路３の電圧が上昇するとコンデン
サ52が充電され、トランジスタ51が導通する。するとマ
イクロコンピュータ１のリセット端子が「Ｌ」となり、
次いでコンデンサ52の充電が完了するとトランジスタ51
のベース電圧が低下し、トランジスタのコレクタ電圧が
上昇しリセット端子［RST］が「Ｈ」となる。したがっ
てワンショットパルスがリセット端子［RST］に供給さ
れる事となる。
アップモードにおいて、遮断されていた電源スイッチ８
が導通すると、電源回路３の出力電圧が上昇し、リセッ
トパルス発生回路５は前記電源電圧の上昇割合を検出し
てマイクロコンピュータ１にリセットパルスを供給す
る。すなわち、電源回路３の電圧が上昇するとコンデン
サ52が充電され、トランジスタ51が導通する。するとマ
イクロコンピュータ１のリセット端子が「Ｌ」となり、
次いでコンデンサ52の充電が完了するとトランジスタ51
のベース電圧が低下し、トランジスタのコレクタ電圧が
上昇しリセット端子［RST］が「Ｈ」となる。したがっ
てワンショットパルスがリセット端子［RST］に供給さ
れる事となる。
このリセットパルスによりシステムを起動しROMに記
憶された内容にしたがって通常モードの動作を開始すと
共に、表示装置７が駆動される。
憶された内容にしたがって通常モードの動作を開始すと
共に、表示装置７が駆動される。
通常モードにおいて、電源スイッチ８を遮断すると、
電源回路３の出力電圧が低下しマイクロコンピュータ１
のホールド検出端子［HOLD］に印加される電圧がスレシ
ホールド以下になるとシステムの動作を中断し、マイク
ロコンピュータ１に記憶されているプログラムにより駆
動電流が最小になるように設定したバックアップモード
に変わり、バックアップ電源４の消費を少なくしRAMの
内容を長時間保持できるようにする。又、ダイオード54
を介してコンデンサ52の電荷が放電されるのでトランジ
スタ51のベース電位が低いままで保持され、トランジス
タ51が遮断状態を継続するのでリセットパルスは発生し
ない。
電源回路３の出力電圧が低下しマイクロコンピュータ１
のホールド検出端子［HOLD］に印加される電圧がスレシ
ホールド以下になるとシステムの動作を中断し、マイク
ロコンピュータ１に記憶されているプログラムにより駆
動電流が最小になるように設定したバックアップモード
に変わり、バックアップ電源４の消費を少なくしRAMの
内容を長時間保持できるようにする。又、ダイオード54
を介してコンデンサ52の電荷が放電されるのでトランジ
スタ51のベース電位が低いままで保持され、トランジス
タ51が遮断状態を継続するのでリセットパルスは発生し
ない。
電源の瞬断時の動作について説明すると、第２図ａに
示すように電源瞬断と共に電源回路３の出力電圧が一旦
低下し、これに続いて上昇する。この場合の最低電圧が
ホールド検出端子［HOLD］におけるスレシホールドより
高い場合はマイクロコンピュータ１は通常モードを継続
する。一方表示モニタ端子［DSP］は表示装置７が動作
時、すなわち通常モードにおいては「Ｌ」を保持するの
でパルス発生回路５のコンデンサ52の電荷が順方向とな
ったダイオード９を介して表示モニタ端子［DSP］に流
れるために、トランジスタ51は遮断状態を保持しリセッ
トパルスが発生しない。すなわち、従来例であると瞬断
時の電圧上昇に対してリセットパルスが発生する可能性
が大きいが本発明によれば、この様な状態においてリセ
ットパルスが発生しない。
示すように電源瞬断と共に電源回路３の出力電圧が一旦
低下し、これに続いて上昇する。この場合の最低電圧が
ホールド検出端子［HOLD］におけるスレシホールドより
高い場合はマイクロコンピュータ１は通常モードを継続
する。一方表示モニタ端子［DSP］は表示装置７が動作
時、すなわち通常モードにおいては「Ｌ」を保持するの
でパルス発生回路５のコンデンサ52の電荷が順方向とな
ったダイオード９を介して表示モニタ端子［DSP］に流
れるために、トランジスタ51は遮断状態を保持しリセッ
トパルスが発生しない。すなわち、従来例であると瞬断
時の電圧上昇に対してリセットパルスが発生する可能性
が大きいが本発明によれば、この様な状態においてリセ
ットパルスが発生しない。
第２図ｂに示すように電圧低下がホールド端子［HOL
D］のスレシホールド以下になるような瞬断時間が長い
場合は、マイクロコンピュータ１はバックアップ動作に
移行しRAMに記憶された内容は保持された状態となり、
表示モニタ端子［DSP］が「Ｈ」となりダイオード10が
逆バイアスとなるので、瞬断時の電源電圧立上がりに対
してリセット動作が掛かってもその内容が保持される。
D］のスレシホールド以下になるような瞬断時間が長い
場合は、マイクロコンピュータ１はバックアップ動作に
移行しRAMに記憶された内容は保持された状態となり、
表示モニタ端子［DSP］が「Ｈ」となりダイオード10が
逆バイアスとなるので、瞬断時の電源電圧立上がりに対
してリセット動作が掛かってもその内容が保持される。
［発明の効果］ 以上に説明したように、この発明によれば電源の瞬断
に対しRAMに記憶された内容がリセット動作により消去
されることを防止することができる。又、この発明によ
ればダイオードを１本追加するという極めて簡便な回路
付加により上記効果を得ることができる利点を有するも
のである。
に対しRAMに記憶された内容がリセット動作により消去
されることを防止することができる。又、この発明によ
ればダイオードを１本追加するという極めて簡便な回路
付加により上記効果を得ることができる利点を有するも
のである。
第１図はこの発明実施例のリセット回路、第２図ａ及び
ｂはそのタイミングチャート、第３図は従来のリセット
回路である。 1:マイクロコンピュータ、2:交流電源 3:電源回路、4:バックアップ電源 5:リセットパルス発生回路 6:プルアップ抵抗、7:表示装置 8:電源スイッチ、9:ダイオード
ｂはそのタイミングチャート、第３図は従来のリセット
回路である。 1:マイクロコンピュータ、2:交流電源 3:電源回路、4:バックアップ電源 5:リセットパルス発生回路 6:プルアップ抵抗、7:表示装置 8:電源スイッチ、9:ダイオード
Claims (1)
- 【請求項１】入力された電圧を所定のスレシホールドで
レベル判別し、通常モードにおいて入力された電圧がス
レシホールド以下になった場合は通常モードから待避動
作等の所定の処理をした後、又はこの処理をするための
所定時間後に省電力で記憶内容を保持するバックアップ
モードに入るためのホールド検出端子と、入力された電
圧を所定のスレシホールドでレベル判別し、通常モード
かバックアップモードかに応じて初期化する内容を変
え、通常モードにおいて入力された電圧がスレシホール
ド以下になった場合には待避動作等の所定の処理を行わ
ず記憶内容を初期化して起動し、バックアップモードに
おいて入力された電圧がスレシホールド以下になった場
合にはバックアップモードに入る時点の記憶内容で起動
するリセット端子と、マイクロコンピュータにより制御
駆動される表示装置の動作状態に応じた信号を得る表示
モニタ端子を備えるメモリバックアップ機能を有するマ
イクロコンピュータと、電源回路の出力電圧の所定の上
昇率を検出しリセット端子のスレシホールド以下のレベ
ルとなるパルスを発生し、リセット端子に供給するよう
にしたリセットパルス発生回路と、バックアップモード
で非動作状態となり通常モードで動作状態となる表示装
置と、バックアップ電源と、電源電源を具備するマイク
ロコンピュータのリセット回路において、表示モニタ端
子とリセットパルス発生回路間に接続され、表示回路の
動作時に対応した信号により、電源電圧の上昇率に関係
なくリセットパルスの発生を阻止するようにしたリセッ
トパルス発生阻止回路を備えたことを特徴とするマイク
ロコンピュータのリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118219A JP2714689B2 (ja) | 1989-05-10 | 1989-05-10 | マイクロコンピュータのリセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118219A JP2714689B2 (ja) | 1989-05-10 | 1989-05-10 | マイクロコンピュータのリセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02297206A JPH02297206A (ja) | 1990-12-07 |
| JP2714689B2 true JP2714689B2 (ja) | 1998-02-16 |
Family
ID=14731171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1118219A Expired - Lifetime JP2714689B2 (ja) | 1989-05-10 | 1989-05-10 | マイクロコンピュータのリセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2714689B2 (ja) |
-
1989
- 1989-05-10 JP JP1118219A patent/JP2714689B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02297206A (ja) | 1990-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4677311A (en) | Power supply system for an electronic apparatus having memory | |
| JP2000224775A (ja) | 外部充放電装置 | |
| JPH07321360A (ja) | 太陽電池の発電能力検出装置及び太陽電池を用いる装置 | |
| EP0580180A1 (en) | Charging circuit capable of supplying DC voltage directly to power supply circuit when battery is removed | |
| JP2714689B2 (ja) | マイクロコンピュータのリセット回路 | |
| JPH01174268A (ja) | 直流電源瞬断検出装置 | |
| JP3416959B2 (ja) | バッテリー装置 | |
| US5151645A (en) | Charge device capable of lengthening a lifetime of a storage cell | |
| JPH07271681A (ja) | 半導体メモリのバックアップ回路 | |
| JP3397031B2 (ja) | 過放電防止装置 | |
| JP2702768B2 (ja) | マイクロコンピュータのリセット回路 | |
| JP3167393B2 (ja) | パック電池 | |
| JPH0751628Y2 (ja) | マイクロコンピユーターのリセット装置 | |
| KR920002337Y1 (ko) | 축전지를 사용한 타이머 리셋트회로 | |
| JP3219442B2 (ja) | 充電制御回路 | |
| JP2744071B2 (ja) | 充電制御回路 | |
| JP2596427B2 (ja) | 車両の発電機制御装置 | |
| JP2701266B2 (ja) | 電子機器 | |
| JPH0435942Y2 (ja) | ||
| JP2002099358A (ja) | マイクロコンピュータのリセット回路 | |
| JPS61271473A (ja) | 記憶保持用バツテリの電圧低下検出回路 | |
| JPH06335178A (ja) | 電子情報機器の電源回路及び充電装置 | |
| JPS60236320A (ja) | Ｃｐｕリセツト回路 | |
| JP2577128Y2 (ja) | マイクロコンピューターのリセット装置 | |
| JPH0736791A (ja) | Ｒａｍバックアップ回路 |