JPS61271473A - 記憶保持用バツテリの電圧低下検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電源遮断期間中における記”憶部の記憶内容を
バッテリで保持する情報処理装置に係わり、特にバッテ
リの電圧低下を検出する記憶保持用バッテリの電圧低下
検出回路に関する。

［従来の技術］ 電子キャッシュレジスタ等の情報処理装置においては、
一般にこの装置を動作させる制御プログラム等の固定デ
ータはＲＯＭ（リード・オンリ・メモリ）等の不揮発性
の記憶部に記憶させているが、外部から入力された処理
すべきデータ等はＲＡＭ　（ランダム・アクセス・メモ
リ）等の揮発性の記憶部に記憶させるようにしている。

したがって、装置のＮＷＡが遮断されるとＲＡＭ等に記
憶されたデータは消滅する。このような事態を避けるた
めに一般に上記ＲＡＭ等の記憶部にバックアップ用のバ
ッテリを取付け、電源が遮断されるとこのバッテリから
記憶保持用の電圧を供給するようにしている。そして、
電源が再び投入されると、バッテリに代り電源回路から
駆動電圧をＲＡＭへ供給するとともに、電源回路からバ
ッテリに電流を供給して、バッテリを充電するようにし
ている。

［発明が解決しようとする問題点］ しかしながら、上記のように電源遮断期間中に記憶部の
記憶内容をバッテリで保持するようにした情報処理装置
においてもまだ解消する必要のある次のような問題があ
った。すなわち、バッテリは長時間放電すると端子電圧
が徐々に低下する。

そして、充電をすると元の規定電圧に復帰する。

また、バッテリは電子部品等の他の構成部材に比較して
寿命が短いので、長期間使用すると充電効率が低下しす
ぐに規定電圧に復帰しない場合がある。

従来の情報処理装置においてはバッテリの端子電圧を直
接測定する装置は組込まれていなかった。

すなわち、前述したように電源遮断期間中においては全
ての電源が遮断されているので、バッテリの端子電圧を
測定する術もなく、電源投入期間中においてはバッテリ
は充電中であるので、バッテリの端子電圧を測定しても
充電電圧を測定することになり、真のバッテリの端子電
圧とはならない。

したがって、バッテリの端子電圧が正確に把握されない
ので、電源遮断期間中にバッテリの端子電圧が低下して
ＲＡＭの記憶内容が消滅する懸念がある。

このような事態を避けるために、ＲＯＭとＲＡＭの一部
に同一データを記憶させ、電源投入に同期して両者のデ
ータが一致することを検出するとによって、ＲＡＭの記
憶内容が正確に保持されていたことを確認するようにし
た装置が考えられている。しかし、この装置であれば、
データが一致しなくなって始めてバッテリの電圧低下が
確認できるので、その時点ではＲＡＭに記憶された池の
データも消滅してしまっている。したがって事前にバッ
テリの電圧低下を検出できない。

本発明はこのような事情に基づいてなされたものであり
、その目的とするところは、電源投入時におけるバッテ
リ充電開始を若干遅延させることによって、バッテリの
電圧低下を事前に検出でき、記憶部の記憶内容の消滅を
防止でき、情報処理装置の信頼性を向上できる記憶保持
用バッテリの電圧低下選出回路を提供するこことにある
。

［問題点を解決するための手段］ 本発明の記憶保持用バッテリの電圧低下検出回路は、電
源投入時に電源回路から供給される記憶部を含む各構成
部材を駆動する駆動電圧が規定電圧に上昇したことを示
す電圧制御信号の入力時刻に同期して起動され、源投入
期間中にＭ源回路からデータを記憶する記憶部へ駆動電
圧が供給され、電ａ遮断期間中にバッテリにて記憶部の
記憶内容が保持され、さらに電源投入期間中にｔａ回路
からバッテリを充電するようにした情報処理装置におい
て、バッテリに対する電源回路からの充電路に電圧制御
信号で導通されるスイッチング回路を介挿し、遅延回路
でもって電圧制御信号のスイッチング回路への入力時刻
を一定時間遅延させ、比較回路でもって電圧制御信号出
力時刻からスイッチング回路導通時刻までの期間におけ
るバッテリの端子電圧と予め定められた下限許容電圧と
を比較し、この比較回路において端子電圧が下限許容電
圧を下回ったときバッテリ電圧低下を表示するようにし
たものである。

また、別の発明は上記発明に加えて、バッテリと比較回
路との間に、バッテリが接続されることによって導通す
る複数の接点を有するバッテリ接続装置を介挿し、下限
許容電圧設定用の分圧抵抗の一端をバッテリ接続装置の
接点を介して接地し、他端を比較回路の下限許容電圧入
力端子に接続したものである。

［作用コ このように構成された記憶保持用バッテリの電圧低下検
出回路であれば、電源が投入され、電源回路から供給さ
れる駆動電圧が規定電圧に上昇したことを示す電圧制御
信号が入力すると情報処理装置は起動する。また、バッ
テリの電源回路からの充電路に介挿されたスイッチング
回路は遅延回路によって電圧制御信号入力時刻から一定
時間遅延された後に導通する。そして、比較回路によっ
て電圧制御信号入力時刻からバッテリが充電開始時刻ま
でのバッテリの端子電圧が下限許容電圧と比較される。

そして端子電圧が下限許容電圧を下回る比較結果であれ
ばバッテリ電圧低下が表示される。

また、別の発明の作用は上記作用に加えて、電源投入期
間中にバッテリがバッテリ接続装置から外れると、下限
許容電圧設定用の分圧抵抗の一端が接地されなくなるの
で、比較回路の下限許容電圧入力端子の入力電圧が上昇
して、この比較回路の他方の入力端子へ入力されている
バッテリの端子電圧、すなわちバッテリの充電電圧より
高（なり、前述のバッテリ電圧低下が表示される。

［実施例Ｊ 以下本発明の一実施例を図面を用いて説明する。

第１図は実施例の記憶保持用バッテリの電圧低下検出回
路を示す回路図であり、図中１は図示しない商用電源に
接続されるプラグであり、このプラグ１を介して電源回
路２へ入力された交流電圧は例えば直流＋５■の駆動電
圧に変換されて情報処理装置本体３へ供給される。また
、電源スィッチ４が投入されて前記＋５Ｖの駆動電圧が
５Ｖの規定電圧に上昇すると、この電源回路２から情報
処理装置本体３へ電圧制御信号ＡＭＣが送出される。情
報処理装置本体３はこの電圧制御信号ＡＭＣを受信する
と起動して、動作状態に移行する。

前記情報処理装置本体３は、図示するように、例えば各
種演算回路等を内蔵して各種情報処理業務を実行するｃ
ｐｕ　＜中央処理装置）５．制御プログラム等の固定デ
ータを記憶するＲＯＭ６．各種データや制御信号が入力
したり処理結果を出力するためのＩ１０ボート７、Ｉ１
０ボート７から入力したデータ等の可変データを一時記
憶するＲＡＭ８．これ等多構成部材間を互いに接続する
データバス９等で構成されている。

前記電源回路２の出力端子から出力される５■の駆動電
圧は前記情報処理装置本体３へ供給されると共に、逆流
防止用のダイオード１０を介して記憶部としてのＲＡＭ
８の電圧入力端子へ供給される。さらに、ダイオード１
１を介してスイッチング回路としてのｐｎｐ型のスイッ
チングトランジスタ１２のエミッタへ供給される。また
、電源回路２から出力される電圧制御信号ＡＶＣは前記
情報処理装置本体３へ送出されるとともに、抵抗１３と
、［ｉ１４およびコンデンサ１５とで形成された積１分
回路を介してｎｐｎ型のトランジスター１６のベースへ
入力される。このトランジスタ１６のコレクタは抵抗１
７を介して前記スイッチングトランジスタ１２のベース
へ接続されている。

したがって、抵抗１４．コンデンサ１５．トランジスタ
１６および抵抗１７とで電圧制御信号ＡＭＣに対する遅
延回路を構成する。

また図中１８は記憶保持用のバッテリであり、このバッ
テリ１８の（＋）端子は３個の接点ａ。

ｂ、ｃを有したバッテリ接続装置１９の（＋）接点ａ、
低抵抗０および図示極性のダイオード２１を介して前記
ＲＡＭ８の電圧入力端子に接続されている。また、ダイ
オード２１と抵抗２０との接続点に前記スイッチングト
ランジスタ１２のコレクタが接続されている。したがっ
て、ダイオード１１、スイッチングトランジスタ１２お
よび抵抗２０は電源回路２からバッテリ１８に対する充
電路を形成する。

さらにバッテリ１８の（−）端子は、バッテリ接続装置
ｆ１９の（−）接点すおよび下限許容電圧設定用の分圧
抵抗２２を介して比較回路２３の（＋）副入力端子へ接
続されるとともに、短絡線２４によってバッテリ接続装
置１９のもう一つの接点Ｃを介して接地されている。な
お、この短絡線２４は、バッテリ１８がバッテリ接続装
置１９から取外されると、このバッテリ１８の取外し動
作に同期して取外される。

比較回路２３の＜＋）副入力端子は抵抗２５を介して前
記電源回路２の＋５Ｖの出力端子に接続されている。そ
して、バッテリ１８が図示するようにバッテリ接続装置
１９に取付けられている状態においては、比較回路２３
の（−）副入力端子には抵抗２５と分圧抵抗２２とで分
圧設定された下限許容電圧ＥＲが入力される。この下限
許容電圧ＥＲはＲＡＭ８の記憶内容を保持するための限
界電圧より若干高い値に設定されている。また、比較回
路２３の（−）副入力端子は抵抗２６およびバッテリ接
続袋Ｗ１１９の（＋）接点ａを介してバッテリ１８の（
＋）端子に接続されている。さらにこの比較回路２３は
前記電源回路２から供給される＋５ｖの駆動電圧にて動
作する。そして、比較回路２３の出力端子は抵抗２７を
介して電源回路２の＋５Ｖの出力端子に接続されると共
に、情報処理装置本体３の１．１０ボー１−７の入力端
子に接続されている。したがって、比較回路２３は（−
）副入力端子に入力される抵抗２６を介したバッテリ１
８の端子電圧ＥＢが（＋）副入力端子に入力される下限
許容電圧ＥＲ以下に低下するとＨレベルの出力信号をＩ
１０ボート７へ送出する。

Ｉ１０ボート７の出力端子は抵抗２８を介してｎｐｎ型
のトランジスタ２９のベースへ接続されており、このト
ランジスタ２つのコレクタは電圧低下表示手段としての
発光ダイオード（ＬＥＤ）３０、電流制限用抵抗３１を
介して前記１ｔ１回路２の＋５Ｖの出力端子に接続され
ている。また、トランジスタ２９のエミッタは接地され
ている。

前記情報処理装置本体３のＣＰＵ５はｉ？ｉ源回路２か
ら電源制御信号ＡＭＣが入力されると、通常のデータ処
理業務を開始する前に第２図の流れ図に従って、バッテ
リ１８の電圧低下を表示する表示処理を実行する。すな
わち、電源制御信号ＡＭＣがＨレベルになると、Ｉ１０
ポート７の出力端子をクリアする。次に同じ＜Ｉ１０ボ
ート７の比較回路２３の出力信号が入力された入力端子
の信号レベルを読む。そして、信号レベルがＨレベルで
あれば、バッテリ１８の端子電圧ＥＢが下限許容電圧Ｅ
Ｒより低下したと判断して［１０ボート７の出力端子か
らＨレベルの信号を送出して、トランジスタ２９を導通
させる。トランジスタ２つが導通すると、発光ダイオー
ド（ＬＥＤ）３０が点灯する。一方、入力端子の信号レ
ベルがＬレベルであれば正常であると判断してそのまま
メインルーチンへ進む。

次にこのように構成された記憶保持用バッテリの電圧低
下検出回路の動作説明を第３図のタイムチャートを用い
て説明する。すなわち、時刻ｔａにて電源スィッチ４を
投入する以前においては電源回路２から＋５Ｖの駆動電
圧は供給されていないので、ＲＡ　Ｍ　８の電圧入力端
子にはバッテリ１８から抵抗２０．ダイオード２１を介
して記憶保持用電圧Ｅｃが供給されている。またバッテ
リ１８の端子電圧は抵抗２６を介して比較回路２３の＜
−）副入力端子へ入力されている。したがってこの状態
においてはバッテリ１８は放電状態である。時刻１．に
て電源スィッチ４が投入されると、電源回路２から出力
される駆動電圧は上昇を開始する。そして、一定時間好
適後の時刻ｔ１にて駆動電圧の電圧値がバッテリ１８に
よる記憶保持電圧Ｅｃを越えると、ダイオード１０が導
通し、ダイオード２１が逆バイアスになるので、ＲＡＭ
８の電圧入力端子にはＮｇ！回路２からの上昇中の駆動
電圧が印加される。そして、バッテリ１８からの記憶保
持電圧Ｅｃはダイオード２１にて遮断される。

さらに、時間が経過して時刻ｔ２にて電源回路２から出
力される駆動電圧が正規の５Ｖに達すると、比較回路２
３は正常動作を開始する。さらに、電源回路２から抵抗
２５および分圧抵抗２２に５ｖの駆動電圧が印加される
ので、比較回路２３の（＋）側入力端子の端子電圧は正
規の下限許容電圧ＥＲになる。その結果、比較回路２３
はＬレベルの出力信号を■／○ポート７の入力端子へ送
出する。

駆動電圧が正規の５Ｖｋ：達したのち一定の端子時間経
過後の時刻１＝にて電源回路２からＨレベルの電圧制御
信号ＡＶＣが出力される。情報処理装置本体３はこの電
圧制御信号ＡＭＣの入力時刻ｔ３に同期して起動する。

時刻ｔ３にて情報処理８置本体３が起動されると、前記
ＣＰＵ５は第２図の流れ図を実行するので、この場合発
光ダイオード３０は点灯することはない。

また時刻ｔ３にてＨレベルの電圧制御信号ＡＶＣが出力
されると、積分回路のコンデンサ１５が充電を開始し、
一定時間後、すなわち一定の遅延時間Ｔ＋が経過した時
刻ｔ４にトランジスタ１６が導通する。トランジスタ１
６が導通すると、スイッチングトランジスタ１２が導通
する。

したがって、５ｖの駆動電圧がバッテリ１８による記憶
保持電圧Ｅｃより高いので、電圧制御信号ＡＶＣ出力時
刻ｔ３から一定の遅延時間ＴＩＩ！過後の時刻ｔ４から
電源回路２からスイッチングトランジスタ１２を介して
バッテリ１８に充電電圧が印加される。したがって、バ
ッテリ１８は時刻ｔ４以降充電状態になる。

時刻ｔ４にてバッテリ１８が充電開始されると、比較回
路２３の（−）側入力端子にはバッテリ１８の端子電圧
Ｅｅに代わって電源回路２から抵抗２０を介した充電電
圧が印加される。この充電電圧は当然下限許容電圧ＥＲ
より大きいので、比較回路２３の出力信号がＨレベルと
なることはない。

次に電源スィッチ４が遮断期間中にバッテリ１８の抵抗
２６を介した端子電圧Ｅａが下限許容電圧ＥＲを下回っ
た場合は、第４図に示すように時刻ｔ２から時刻ｔ５ま
での期間において比較回路２３の（＝）側入力端子の印
加電圧が（＋）側入力端子の印加電圧より小さくなるの
で、比較回路２３はＨレベルの出力信号をＩ１０ボート
７の入力端子へ送出する。したがって、時刻ｔ３にて情
報処理装置本体３が起動されると、Ｉ１０ボート７の入
力端子がＨレベルであるので、発光ダイオード３０が点
灯する。

このように電源スィッチ４が投入されて、駆動電圧が正
規の５ｖに上昇したことを示す電圧制御信号ＡＶＣが入
力した時刻ｔ３から遅延回路で設定された遅延時間Ｔ１
が経過するまでの期間は電源回路２からバッテリ１８へ
の充電動作を停止することによって、バッテリ１８の端
子電圧ＥＢが下限許容電圧ＥＲ以下に低下しているか否
かを発光ダイオード３０の点灯状態によって確認するこ
とが可能である。この下限許容電圧ＥＲをＲＡＭ８の記
憶保持限界電圧より若干高い値に設定することによって
、バッテリ１８の電圧低下を事前に確認することが可能
である。このバッテリ電圧低下を確認すると、例えば充
電時間の延長とかバッテリ１８の交換等の対策を実施す
ることが可能であるので、ＲＡＭ８等の記憶部の記憶内
容を確実に保護することが可能であり、情報処理装置全
体の信頼性を向上させることができる。

また、ＮＪ！スイッチ４を投入して情報処理装置本体３
が動作中に、バッテリ１８がバッテリ接続装置１９から
例えば点検補修等のために取外されると、短絡線２４が
同時に取外されるので分圧抵抗２２の一端が接地から離
れることになる。その結果比較回路２３の（＋）側入力
端子の電位が÷５ｖに上昇するので、比較回路２３の出
力信号はＨレベルとなる。したがって発光ダイオード３
０が点灯する。

このように電源投入期間中において、バッテリ１８をバ
ッテリ接続装置１９から取外すと直ちに発光ダイオード
３０が点灯して、バッテリ１８が取外されたことが確認
できるの、間違ってバッテリ１８を取外したままで電源
スィッチ４を遮断することを極力防止できる。したがっ
て、前述と同様に装置全体の信頼性をさらに向上させる
ことが可能である。

し発明の効果１ 以上説明したように本発明によれば、電源投入時におけ
るバッテリ充電開始を若干遅延させるようにしている。

したがって、バッテリの電圧低下を１ｍに検出でき、記
ｍ部の記憶内容の消滅を防止でき、情報処理装置の信頼
性を向上できる。

さらに、電源投入期間中にバッテリが取外されると取外
されたことが表示されるので、上記信頼性をさらに向上
させることが可能である。

【図面の簡単な説明】

図は本発明の一実施例に係わる記憶保持用バッテリの電
圧低下検出回路を示すものであり、第１図は全体を示す
回路図、第２図は動作を示す流れ図、第３図および第４
因は動作を示すタイムチャートである。 ２・・・電源回路、３・・・情報処理＠百本体、４・・
・電源スィッチ、５・・・ＣＰＵ、７・・・Ｉ１０ボー
ト、８・・・ＲＡＭ　（記憶部）、１０．１１．２１・
・・ダイオード、１２・・・スイッチングトランジスタ
、１６．２９・・・トランジスタ、１８・・・バッテリ
、１９・・・バッテリ接続装置、２２・・・分圧抵抗、
２３・・・比較回路、２４・・・短絡線、３０・・・発
光ダイオード（電圧低下表示手段）。

Claims (2)

【特許請求の範囲】
1. （１）電源投入時に電源回路から供給される記憶部を含
   む各構成部材を駆動する駆動電圧が規定電圧に上昇した
   ことを示す電圧制御信号の入力時刻に同期して起動され
   、源投入期間中に前記電源回路からデータを記憶する記
   憶部へ前記駆動電圧が供給され、電源遮断期間中にバッ
   テリにて前記記憶部の記憶内容が保持され、さらに前記
   電源投入期間中に前記電源回路から前記バッテリを充電
   するようにした情報処理装置において、前記バッテリに
   対する前記電源回路からの充電路に介挿され、前記電圧
   制御信号で導通されるスイッチング回路と、前記電圧制
   御信号の前記スイッチング回路への入力時刻を一定時間
   遅延させる遅延回路と、前記電圧制御信号出力時刻から
   前記スイッチング回路導通時刻までの期間における前記
   バッテリの端子電圧と予め定められた下限許容電圧とを
   比較する比較回路と、この比較回路において前記端子電
   圧が前記下限許容電圧を下回ったときバッテリ電圧低下
   を表示する電圧低下表示手段とを備えたことを特徴とす
   る記憶保持用バッテリの電圧低下検出回路。
2. （２）電源投入時に電源回路から供給される記憶部を含
   む各構成部材を駆動する駆動電圧が規定電圧に上昇した
   ことを示す電圧制御信号の入力時刻に同期して起動され
   、源投入期間中に前記電源回路からデータを記憶する記
   憶部へ前記駆動電圧が供給され、電源遮断期間中にバッ
   テリにて前記記憶部の記憶内容が保持され、さらに前記
   電源投入期間中に前記電源回路から前記バッテリを充電
   するようにした情報処理装置において、前記バッテリに
   対する前記電源回路からの充電路に介挿され、前記電圧
   制御信号で導通されるスイッチング回路と、前記電圧制
   御信号の前記スイッチング回路への入力時刻を一定時間
   遅延させる遅延回路と、前記電圧制御信号出力時刻から
   前記スイッチング回路導通時刻までの期間における前記
   バッテリの端子電圧と予め定められた下限許容電圧とを
   比較する比較回路と、この比較回路において前記端子電
   圧が前記下限許容電圧を下回ったときバッテリ電圧低下
   を表示する電圧低下表示手段と、前記バッテリと前記比
   較回路との間に介挿され、前記バッテリが接続されるこ
   とによつて導通する複数の接点を有するバッテリ接続装
   置と、一端が前記バッテリ接続装置の接点を介して接地
   され、他端が前記比較回路の下限許容電圧入力端子に接
   続された下限許容電圧設定用の分圧抵抗とを備えたこと
   を特徴とする記憶保持用バッテリの電圧低下検出回路。