JPH0751628Y2 - マイクロコンピユーターのリセット装置 - Google Patents

マイクロコンピユーターのリセット装置

Info

Publication number
JPH0751628Y2
JPH0751628Y2 JP11968590U JP11968590U JPH0751628Y2 JP H0751628 Y2 JPH0751628 Y2 JP H0751628Y2 JP 11968590 U JP11968590 U JP 11968590U JP 11968590 U JP11968590 U JP 11968590U JP H0751628 Y2 JPH0751628 Y2 JP H0751628Y2
Authority
JP
Japan
Prior art keywords
circuit
reset
power supply
microcomputer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11968590U
Other languages
English (en)
Other versions
JPH0478623U (ja
Inventor
淳 三世川
大介 木月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP11968590U priority Critical patent/JPH0751628Y2/ja
Publication of JPH0478623U publication Critical patent/JPH0478623U/ja
Application granted granted Critical
Publication of JPH0751628Y2 publication Critical patent/JPH0751628Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Description

【考案の詳細な説明】 (イ)産業上の利用分野 本考案は、発振回路、メモリー回路及びリセット回路が
組込まれているとともに前記発振回路の動作・不動作を
制御する制御端子、前記リセット回路の動作・不動作を
制御するリセット端子及び動作電圧が印加される電源端
子を有するマイクロコンピューターのリセット装置に関
する。
(ロ)従来の技術 テープレコーダーの動作制御を行なう回路としてマイク
ロコンピューターが使用されているが、斯かるマイクロ
コンピューターはデータ等を記憶するメモリー回路が組
込まれているとともに該メモリー回路のリセット動作を
行なうリセット回路を備えている。また、斯かるマイク
ロコンピューターが組込まれている装置では、動作電源
が断たれた状態においてもメモリー回路に記憶されてい
るデータを保存する必要があるためバックアップ用の電
源を供給するように構成されている。そして、斯かるバ
ックアップ用の電源を供給する手段として一般にコンデ
ンサーが使用されているが、長時間電源を供給しなかっ
た場合には、該コンデンサーの充電電圧がメモリー回路
の保持動作を行なうことができない電圧値まで降下する
ことになる。メモリー回路の保持動作を行なうことがで
きない電圧値までコンデンサーの充電電圧が降下すると
該メモリー回路の記憶内容が不定となるためリセット動
作を行なう必要があり、斯かるリセット動作を行なう技
術として例えば実開昭61−196324号公報に開示されたも
のがある。
(ハ)考案が解決しようとする課題 前述した公報に開示されている技術によれば、バックア
ップコンデンサーの充電電圧がメモリー回路の保持動作
に必要な電圧値よりも低下した状態において、電源供給
動作が行なわれるとメモリー回路のリセット動作が行な
われる。そして、斯かる回路において、リセット動作時
間はバックアップコンデンサーの充電電圧によって決定
されるため、該コンデンサーの充電電圧がメモリー回路
の保持動作に必要な電圧値より僅かに低い場合にはリセ
ット動作時間は極く短時間になる。また、マイクロコン
ピューターには、発振回路が組込まれているが、バック
アップ動作が行なわれているとき該発振回路を不動作状
態にするように構成されている。そして、斯かる構成の
マイクロコンピューターでは、電源供給動作が行なわれ
た後所定時間後に発振回路が動作状態になるように構成
されている。前述してリセット回路によるリセット動作
は、前記発振回路が動作状態になってから行なう必要が
あるがリセット動作時間が短かい場合にはリセット動作
が行なわれた後発振回路の動作が開始されるという問題
がある。本考案は、斯かる問題を解決したリセット装置
を提供しようとするものである。
(ニ)課題を解決するための手段 本考案のリセット装置は、マイクロコンピューターの電
源端子に逆流防止用ダイオードを介して電源を供給する
電源回路と、前記電源端子に抵抗を介して一端が接続さ
れているとともに他端が接地され、且つマイクロコンピ
ューターのメモリー回路にバックアップ用電源を供給す
るバックアップ用コンデンサーと、電源回路よりマイク
ロコンピューターへ電源が供給されたとき動作状態にな
るとともにマイクロコンピューターの発振回路を動作状
態にするバックアップモード切換回路と、前記バックア
ップ用コンデンサーの充電電圧を検出するべく接続され
ているとともに該コンデンサーの充電電圧がメモリー回
路の記憶保持動作を行なうために必要な電圧値より低下
して状態にあるとき電源が供給されると導通状態になる
スイッチングトランジスターと、該スイッチングトラン
ジスターのエミッタ・コレクタ間を通してバイアス電流
が供給されるとともに導通状態にあるときマイクロコン
ピューターのリセット動作を行なうリセット用トランジ
スターと、該リセット用トランジスタのベース回路に接
続されているとともに前記スイッチングトランジスター
の非導通状態への反転動作時該リセット用トランジスタ
ーを所定時間導通状態に保持する時定数回路とより構成
されている。
(ホ)作用 本考案は、バックアップ用コンデンサーの充電電圧がメ
モリー回路の記憶保持動作を行なうために必要な電圧値
より低下した状態にあるとき電源が供給されると導通状
態に反転するスイッチングトランジスターを通してバイ
アス電流が供給されるリセット用トランジスターのベー
ス回路に時定数回路を設けることによってスイッチング
トランジスターの導通時間が短かくてもリセット用トラ
ンジスターを所定時間導通状態に保持するようにしたも
のである。
(ヘ)実施例 図示した回路は、本考案のリセット装置の一実施例であ
る。同図において、(1)は発振回路、メモリー回路及
びリセット回路等が組込まれているマイクロコンピュー
ターであり、動作電圧が印加される電源端子(2)、H
(高い)レベルの信号が印加されているとき前記発振回
路を動作状態にせしめるべく設けられている制御端子
(3)及びL(低い)レベルの信号が印加されていると
き前記リセット回路を動作状態にせしめるべく設けられ
ているリセット端子(4)を備えている。(5)は商用
電源に接続される電源接続端子、(6)は電源スイッ
チ、(7)は商用電源を直流に変換するとともに所定の
直流電圧を出力する電源回路であり、その出力端子
(8)は逆流防止用ダイオード(9)を介して前記電源
端子(2)に接続されている。(10)は一端が抵抗(1
1)を介して前記電源端子(2)に接続されているとと
もに他端が接地されているバックアップ用コンデンサー
であり、電源回路(7)が動作状態にあるとき前記逆流
防止用ダイオード(9)及び抵抗(11)を通して供給さ
れる電流によって充電されるとともに前記電源回路
(7)が不動作状態にあるとき前記マイクロコンピュー
ター(1)にバックアップ用電源を供給する作用を有し
ている。(12)は前記電源回路(7)よりマイクロコン
ピューター(1)へ電源が供給されたとき動作状態にな
るとともに電源供給開始時より所定時間後Hレベルの信
号を出力端子(13)に出力するバックアップモード切換
回路であり、その出力端子(13)は前記マイクロコンピ
ューター(1)の制御端子(3)に接続されている。
(14)は前記電源回路(7)の出力端子(8)と接地間
に接続されている分圧回路であり、第1抵抗(15)及び
第2抵抗(16)とによって構成されている。(17)はエ
ミッタが前記分圧回路(14)の分圧点(A)に接続され
ているとともにベースが抵抗(18)を介して前記抵抗
(11)とバックアップ用コンデンサー(10)との接続点
(B)に接続されているスイッチングトランジスター、
(19)はコレクタが前記マイクロコンピューター(1)
のリセット端子(4)に接続されているとともに抵抗
(20)を介して電源端子(2)に接続されているリセッ
ト用トランジスターであり、エミッタが接地されている
とともにベースは抵抗(21)を介して前記スイッチング
トランジスター(17)のコレクタに接続されている。
(22)は前記スイッチングトランジスター(17)のコレ
クタと接地間に接続されているコンデンサーであり、前
記抵抗(21)とともに時定数回路(23)を形成してい
る。斯かる回路構成において、前記時定数回路(23)の
時定数は、前記バックアップモード切換回路(12)が電
源供給動作に伴なって動作状態になり出力端子(13)に
Hレベルの信号を出力するまでに要する時間より長くな
るように設定されている。また、前記スイッチングトラ
ンジスター(17)は、前記バックアップ用コンデンサー
(10)の充電電圧がマイクロコンピューター(1)に組
込まれているメモリー回路の記憶保持動作を行なうこと
がてきない電圧値以下に低下した状態にあるときに電源
回路(7)より電源が供給されると導通状態に反転する
ようにその動作点は設定されている。
以上の如く本考案のリセット装置は構成されており、次
に動作について説明する。まず、バックアップ用コンデ
ンサー(10)の充電電圧が充分高い場合即ちマイクロコ
ンピューター(1)のメモリー回路の記憶保持動作を行
なっている場合の動作について説明する。斯かる状態に
おいて、電源スイッチ(6)を閉成せしめると電源回路
(7)が動作状態になり、その出力端子(8)に所定の
直流電圧が出力される。前記出力端子(8)に直流電圧
が出力されると逆流防止用ダイオード(9)を介してマ
イクロコンピューター(1)の電源端子(2)に動作電
源が供給されるとともにバックアップモード切換回路
(12)に電源が供給される。前記電源端子(2)に動作
電源が供給された後所定時間経過するとバックアップモ
ード切換回路(12)の出力端子(13)にHレベルの信号
が出力され、そのHレベルの信号がマイクロコンピュー
ター(1)の制御端子(3)に印加される。また、電源
回路(7)の出力端子(8)に直流電圧が出力されると
分圧回路(14)によってスイッチングトランジスター
(17)のエミッタに所定の電圧が印加された状態になる
が、バックアップ用コンデンサー(10)の充電電圧が高
いため該スイッチングトランジスター(17)は導通状態
に反転することはない。従って、リセット用トランジス
ター(19)は非導通状態にあり、マイクロコンピュータ
ー(1)のリセット動作は行なわれることはない。斯か
る動作が行なわれるためマイクロコンピューター(1)
はメモリー回路に記憶されていたデータに基づいて各制
御動作を行なうことになる。
以上の如くバックアップ用コンデンサー(10)の充電電
圧が高い場合の動作は行なわれるが、次に該コンデンサ
ー(10)の充電電圧がメモリー回路の記憶保持動作を行
なうことができない電圧値まで低下した場合の動作につ
いて説明する。斯かる状態にあるときに電源スイッチ
(6)を閉成せしめると電源回路(7)が動作状態にな
り、前述したようにマイクロコンピューター(1)の電
源端子(2)及びバックアップモード切換回路(12)に
電源が供給される。そして、分圧回路(14)によってス
イッチングトランジスター(17)のエミッタに所定の電
圧が印加されるとバックアップ用コンデンサー(10)の
充電電圧が低いため該スイッチングトランジスター(1
7)はバイアスされて導通状態に反転する。前記スイッ
チングトランジスター(17)が導通状態に反転するとコ
ンデンサー(22)の充電動作が行なわれるとともにリセ
ット用トランジスター(19)のベースにバイアス電流が
供給されるため該リセット用トランジスター(19)は導
通状態に反転する。前記リセット用トランジスター(1
9)が導通状態に反転するとマイクロコンピューター
(1)のリセット端子(4)にLレベルの信号が入力さ
れた状態になるためマイクロコンピューター(1)に組
込まれているリセット回路によるリセット動作が行なわ
れた状態になる。斯かる状態において、バックアップ用
コンデンサー(10)には逆流防止用ダイオード(9)及
び抵抗(11)を通して充電電流が供給されるためその充
電電圧が上昇する。そして、前記バックアップ用コンデ
ンサー(10)の充電電圧が上昇し、その電圧がマイクロ
コンピューター(1)のメモリー回路を記憶保持状態に
する値まで上昇するとスイッチングトランジスター(1
7)は非導通状態に反転する。前記スイッチングトラン
ジスター(17)が非導通状態に反転するとそのエミッタ
・コレクタ間を通して供給されていたリセット用トラン
ジスター(19)へのバイアス電流が無くなるが、コンデ
ンサー(22)に充電されていた電荷の放電動作によって
前記リセット用トランジスター(19)は所定時間導通状
態に保持された後非導通状態に反転する。バックアップ
用コンデンサー(10)の充電電圧がメモリー回路の記憶
保持動作を行なうことができない電圧値まで低下してい
る状態において電源を供給すると前述したリセット動作
が行なわれるが、斯かるリセット動作はマイクロコンピ
ューター(1)の電源端子(2)への電源供給動作及び
バックアップモード切換回路(12)によるバックアップ
モード解除動作が行なわれた後行なわれるためマイクロ
コンピューター(1)の動作を支障なく行なうことがで
きる。そして、コンデンサー(22)に充電されている電
荷の放電動作によってリセット用トランジスター(19)
をスイッチングトランジスター(17)の非導通状態への
反転後所定時間導通状態に保持するようにしたのでバッ
クアップ用コンデンサー(10)の充電電圧がメモリー回
路の記憶保持動作を行なうために必要な電圧値よりも僅
かに低い場合即ちスイッチングトランジスター(17)の
導通時間が極く短かい場合であってもリセット動作を確
実に行なうことができる。
(ト)考案の効果 本考案のリセット装置によればバックアップ用コンデン
サーの充電電圧がメモリー回路の記憶保持動作を行なう
ために必要な電圧値より低下した状態にあるとき、電源
が供給されるとリセット動作を行なうようにしただけで
なく前記バックアップ用コンデンサーの充電電圧が保持
動作を行なうために必要な電圧値より僅かに低い場合で
あってもリセット動作を所定時間行なうようにしたので
リセット動作を確実に行なうことができ、本考案の実用
的価値は非常に高いものである。
【図面の簡単な説明】
図示した回路は、本考案のリセット装置の一実施例であ
る。 主な図番の説明 (1)……マイクロコンピューター、(2)電源端子、
(3)……制御端子、(4)……リセット端子、(7)
……電源回路、(9)……逆流防止用ダイオード、(1
0)……バックアップ用コンデンサー、(12)……バッ
クアップモード切換回路、(17)……スイッチングトラ
ンジスター、(19)……リセット用トランジスター、
23)……時定数回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】発振回路、メモリー回路及びリセット回路
    が組込まれているとともに前記発振回路の動作・不動作
    を制御する制御端子、前記リセット回路の動作・不動作
    を制御するリセット端子及び動作電圧が印加される電源
    端子を有するマイクロコンピューターにおいて、前記マ
    イクロコンピューターの電源端子に逆流防止用ダイオー
    ドを介して電源を供給する電源回路と、前記電源端子に
    抵抗を介して一端が接続されているとともに他端が接地
    され、且つ前記メモリー回路にバックアップ用電源を供
    給するバックアップ用コンデンサーと、前記電源回路よ
    りマイクロコンピューターへ電源が供給されたとき動作
    状態になるとともに前記制御端子に発振回路を動作状態
    にせしめる信号を印加せしめるバックアップモード切換
    回路と、前記バックアップ用コンデンサーの充電電圧を
    検出するべく接続されているとともに該バックアップ用
    コンデンサーの充電電圧がメモリー回路の記憶保持動作
    を行なうために必要な電圧値より低下した状態にあると
    き前記電源回路より電源が供給されると導通状態になる
    スイッチングトランジスターと、該スイッチングトラン
    ジスターのエミッタ・コレクタ間を通してバイアス電流
    が供給されるとともに導通状態にあるとき前記リセット
    端子にリセット信号を印加せしめるリセット用トランジ
    スターと、該リセット用トランジスターのベース回路に
    接続されているとともに前記スイッチングトランジスタ
    ーの非導通状態への反転動作時前記リセット用トランジ
    スターを所定時間導通状態に保持する時定数回路とより
    成るマイクロコンピューターのリセット装置。
JP11968590U 1990-11-14 1990-11-14 マイクロコンピユーターのリセット装置 Expired - Lifetime JPH0751628Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11968590U JPH0751628Y2 (ja) 1990-11-14 1990-11-14 マイクロコンピユーターのリセット装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11968590U JPH0751628Y2 (ja) 1990-11-14 1990-11-14 マイクロコンピユーターのリセット装置

Publications (2)

Publication Number Publication Date
JPH0478623U JPH0478623U (ja) 1992-07-09
JPH0751628Y2 true JPH0751628Y2 (ja) 1995-11-22

Family

ID=31867628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11968590U Expired - Lifetime JPH0751628Y2 (ja) 1990-11-14 1990-11-14 マイクロコンピユーターのリセット装置

Country Status (1)

Country Link
JP (1) JPH0751628Y2 (ja)

Also Published As

Publication number Publication date
JPH0478623U (ja) 1992-07-09

Similar Documents

Publication Publication Date Title
US4677311A (en) Power supply system for an electronic apparatus having memory
US5523669A (en) Charging circuit capable of supplying DC voltage directly to power supply circuit when battery is removed
JPH0751628Y2 (ja) マイクロコンピユーターのリセット装置
JP3235082B2 (ja) 蓄電池ユニット及び蓄電池内蔵機器
JP3535520B2 (ja) リセット回路
JP2577128Y2 (ja) マイクロコンピューターのリセット装置
JPH0142002B2 (ja)
JP2565018Y2 (ja) 電源回路
KR950002023B1 (ko) 마이크로 프로세서 응용회로에서의 cmos 메모리 백업회로
JPH0379937B2 (ja)
JP2515950Y2 (ja) バックアップ電源の電圧低下検出回路
JPH0628489B2 (ja) バツクアツプ回路
JP3499456B2 (ja) 電子機器における電池残量の検出装置
KR930000991Y1 (ko) 컴퓨터용 정전 경보 장치
JPH0612579A (ja) 電子機器の取外し監視装置
JP2714689B2 (ja) マイクロコンピュータのリセット回路
JPH054022Y2 (ja)
JP2559633Y2 (ja) 充電制御装置
JPS647701B2 (ja)
JPH0237061Y2 (ja)
JPH0435942Y2 (ja)
JPS6241276Y2 (ja)
JP2523730Y2 (ja) ノンロックスイッチのバックアップ回路
JP2599379Y2 (ja) バッテリ残量検出装置
JPH026505Y2 (ja)