JPH06335178A

JPH06335178A - 電子情報機器の電源回路及び充電装置

Info

Publication number: JPH06335178A
Application number: JP5139363A
Authority: JP
Inventors: Yoshitaka Shimizu; 由隆清水
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-05-18
Filing date: 1993-05-18
Publication date: 1994-12-02

Abstract

(57)【要約】【目的】バックアップ電源の交換サイクルを延ばすこ
とが出来る電子情報機器の電源回路を提供する。【構成】二次電池からなる主電源１４と、一次電池か
らなるバックアップ電源２１と、前記バックアップ電源
を補助する補助電源２４により構成される。バックアッ
プ電源２１の出力を補助するための補助電源２４は、逆
流防止用ダイオード２５及び充電用抵抗２６を介して主
電源１４の出力側に接続され、該補助電源２４の充電
は、主電源１４により行われる。また、前記補助電源２
４はドロッパー型のレギュレータ２７、逆流防止用ダイ
オード２８、２３の出力側を介してバックアップ委電源
２１に接続されている。補助電源２４からの出力電圧は
レギュレータ２７により４Ｖまで降圧され、ダイオード
２８を通り、バックアップ電源２１とともにＶＢＢを供
給する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電池により駆動される
電子情報機器の電源回路及び充電装置に関する。

【０００２】

【従来の技術】従来、携帯型電子情報機器の電源回路
は、二次電池を主電源とし、一次電池をバックアップ電
源としていた。図２７（ａ）は、該携帯型電子情報機器
本体１０１の外観図、図２７（ｂ）は、図２７（ａ）の
電子情報機器の背面図であり、図２７（ａ）の電子情報
装置は主電源１０２としてＮｉ−Ｃｄ（ニッカド）電池
が、バックアップ電源１０３としてリチウム電池が格納
されている。図２８は、前記携帯型電子情報装置の構成
例を示す回路図であり、図２８において、主電源１０２
が格納されているときは、主電源１０２から逆流防止ダ
イオード１０４を介して電子情報機器に電源電圧ＶＣＣ
とバックアップ電圧ＶＢＢとが供給され、主電源１０２
が接続されていない、あるいは格納されていないとき
は、バックアップ電圧ＶＢＢは、バックアップ電源１０
３により保護抵抗１０５と逆流防止ダイオード１０６を
介して供給されていた。また、図２９のようにスーパー
キャパシタ１０７がバックアップ電源１０３の代わりに
接続されることもあり、このスーパーキャパシタ１０７
は主電源１０２が格納されている間に充電され、主電源
が取り出されたときに電流制限抵抗１０８を介してバッ
クアップ電圧ＶＢＢを供給していた。

【０００３】また、携帯型電子情報機器の電源の寿命を
長くするために、例えば特開平１−２０６４２２に示さ
れるように、電池から直接出力された電池電圧及び電池
の電圧を昇圧安定化した電圧のいずれか一方をデータの
入力モードまたはウェイトモードの各モードに応じて選
択し、出力するように構成された、低消費電力化を図っ
た電源回路が提案されている。

【０００４】また、携帯型電子情報機器の主電源として
使用されている二次電池を充電するための充電回路は、
従来放電機能のない形式のものが一般に使用されてい
た。しかしながら、重い負荷の機器に使用したり低温の
環境下で使用した場合は、条件によっては周知のメモリ
効果を引き起こし、十分な放電容量を回復させることが
できなくなるという欠点があった。そこで、充電を開始
するときはまず放電を行ない、所定の電圧レベルになっ
たところで充電を開始するという放電機能を備えた充電
装置も使用されている。従来用いられている、放電機能
付きの、所謂−ΔＶ方式の充電装置を図３１乃至図３３
に示す。図３１は放電機能付きの、携帯型電子情報機器
の電源用の充電装置の外観図である。該充電装置本体１
０９はＡＣプラグ１１０と、充電中であることを表示す
るＬＥＤ１１１と、放電であることを表示するＬＥＤ１
１２とを備え、後述するバッテリパックを格納する部分
には、ＤＣ端子１１３を有している。

【０００５】図３２は、図３１の充電装置の内部構成の
電気回路図である。ＡＣプラグ１１０には交流電源から
二次電圧を取り出すトランス１１４が接続され、該トラ
ンス１１４はダイオードブリッジ１１５に接続され、交
流電圧を降圧してダイオードブリッジ１１５に供給す
る。ダイオードブリッジ１１５は交流電圧を全波整流し
て直流に変換する。ダイオードブリッジ１１５には定電
流回路１１６が接続され、直流電流は定電流回路１１６
により定電流制御され、バッテリパック電圧である４Ｖ
〜８Ｖの電圧範囲に対して８００ｍＡの電流が出力され
る。定電流回路１１６の出力と前記ＤＣ端子１１３との
間には、充電のオンオフを行うスイッチングトランジス
タ１１７と電流の逆流を防止するダイオード１１８とが
接続されている。また、ダイオードブリッジ１１５と定
電流回路１１６との接続点には三端子型のレギュレータ
１１９が接続されており、該レギュレータ１１９は充電
器本体の制御系の電源ＶＣＣ＝５Ｖを供給する。前記ス
イッチングトランジスタ１１７は、そのベースが、抵抗
１１７ａ、ドライブ用トランジスタ１２０及び抵抗１２
１を介してワンチップマイコン１２２に接続され、該ワ
ンチップマイコンによりオンオフ制御される。

【０００６】ワンチップマイコン１２２は、図示しない
ＲＯＭ、ＲＡＭ、タイマ、割り込みコントローラ、Ａ／
Ｄコンバータ、Ｉ／Ｏポート等を有している。前述のＬ
ＥＤ１１１はトランジスタ１２３及び該トランジスタの
ベース電流を制御する抵抗１２４を介して、ＬＥＤ１１
２はトランジスタ１２５及び抵抗１２６を介して、それ
ぞれ該ワンチップマイコン１２２に接続されている。ま
た、ハードウエアリセット解除信号ＲＥＳを発信するリ
セット用ＩＣ１２７がワンチップマイコンに直接接続さ
れている。

【０００７】バッテリパックの放電を行う放電回路１２
８は、充電と放電の切り換えを行う切替え用トランジス
タ１２９と、抵抗１３０と、前記切り換え用トランジス
タ１２９のドライブ用トランジスタ１３１と、抵抗１３
２とを介してワンチップマイコン１２２に接続されてい
る。また、ワンチップマイコン１２２とＤＣ端子１１３
との間にはアンプ１３３が接続されており、充電の終了
時期を判別するための−ΔＶを検出するために、電池の
電圧レベルがアンプ１３３を介してワンチップマイコン
１２２内のＡＤコンバータの入力に入力される。

【０００８】図３３は、携帯型電子情報機器の電源電圧
を供給する二次電池１３４を含むバッテリパック１３５
の構成を示す回路図である。該バッテリパック１３５は
温度または電流により作動する自動復帰型のブレーカ１
３６を有し、充放電端子１３７により充電装置本体１０
９あるいは携帯型電子情報機器に接続される。

【０００９】このような構成において、ＡＣコンセント
にＡＣプラグ１１０を差し込むとトランス１１４に交流
電流が入力され、該トランス１１４により降圧された交
流電流はダイオードブリッジ１１５により直流電流に変
換され、該直流電流は定電流回路１１６及びレギュレー
タ１１９へ供給される。レギュレータ１１９により電源
電圧ＶＣＣが供給される。電源電圧ＶＣＣが上昇して、
４．５Ｖを越えるとリセット用ＩＣ１２７によりハード
ウエアリセットが解除され、ワンチップマイコン１２２
は動作状態になる。ワンチップマイコン１１２はバッテ
リーパック１３５が充電装置に接続されているか否かを
判別するためにトランジスタ１２０をオンにする。トラ
ンジスタ１２０がオンになることによりスイッチングト
ランジスタ１１７はオンになり、ダイオード１１８を介
して、ＤＣ端子１１３に充電用電流を供給する。ＤＣ端
子１１３は、バッテリパック１３５が充電装置に接続さ
れていない場合は解放電圧である１６Ｖを出力し、バッ
テリパック１３５が充電装置に接続されている場合は定
電流回路１１６により電流が制限されて、端子電圧は解
放電圧より低い電圧となる。ワンチップマイコン１２２
はアンプ１３３を介してＤＣ端子の端子電圧を監視し、
バッテリパック１３５の接続の有無を判別する。端子電
圧が４Ｖ以上のときは、ワンチップマイコン１２２は放
電を行うためにトランジスタ１１７をオフにした後トラ
ンジスタ１３１、切替え用トランジスタ１２９をオンに
して放電を開始すると同時にトランジスタ１２５をオン
にしてＬＥＤ１１２を点灯させて放電中であることを表
示する。放電は放電回路１２８により行われ、電池１時
間あたりの定格電流７００ｍＡで端子電圧が４Ｖ以下に
なるまで行われる。ワンチップマイコン１２２はアンプ
１３３を介して入力される端子電圧を監視し、端子電圧
が４Ｖ以下になったことが判別されるとトランジスタ１
３１及び切替え用トランジスタ１２９をオフにして放電
を終了させると共に、トランジスタ１２５をオフにして
ＬＥＤ１１２の放電表示を停止し、スイッチングトラン
ジスタ１１７をオンにして充電を開始すると同時に、ト
ランジスタ１２３をオンにしてＬＥＤ１１１を点灯させ
て充電中であることを表示する。ワンチップマイコン１
２２は一定間隔で内蔵のＡＤコンバータからの入力をサ
ンプリングして−ΔＶの検出を行う。即ち、アンプ１３
３を介して入力された端子電圧のサンプル値の最大値を
記憶し、次に入力された端子電圧のサンプル値を差し引
くことにより−ΔＶを算出し、−ΔＶ値が満充電を示す
所定値（例えば１００ｍＶ）以上となったことが検出さ
れるとトランジスタ１１７をオフにして充電を終了する
と同時にトランジスタ１２３をオフにしてＬＥＤ１１１
を消灯して充電の終了を表示する。

【００１０】

【発明が解決しようとする課題】しかしながら、上記図
２８に示した従来例においては、携帯型電子情報機器が
図３０で示されるようなバックアップサイクルで使用さ
れている場合、夜間および週末は主電源１０２を抜き、
バックアップ電源１０３が作動するように構成されてい
るため、バックアップ電源の電池の交換サイクルが短く
なるという問題点があった。また、図２９に示されるス
ーパーキャパシタ１０７を接続した場合には、スーパー
キャパシタ１０７の容量が少ないため、長期間のバック
アップができないという問題があった。

【００１１】また、上記動作モードおよびウェイトモー
ドの２モードにより電源電圧を切り換える従来例では、
上記２つのモードのみを使用しているため、低消費電力
化には限界があり、特に近年のようにデバイス自体がワ
イドレンジ電圧範囲を持ち、３Ｖ〜５Ｖまでの動作が可
能な状態では、きめ細かく電源電圧の制御を行い得ず、
十分な効果を得難いという問題点があった。

【００１２】さらに、上記放電機能を有する充電装置
は、充電時には必ず放電を行なってから充電を開始する
ため、電池の劣化を早めたり、充電時間が余分にかかる
という問題点があった。

【００１３】本発明は上記事情に鑑みてなされたもの
で、その第１の目的は、バックアップ電源の交換サイク
ルを延ばすことが出来る電子情報機器の電源回路を提供
することである。

【００１４】また、本発明の第２の目的は、きめ細かく
電源電圧の制御を行うことにより、消費電力を低くする
ことができる電子情報機器の電源回路を提供することで
ある。

【００１５】さらに、本発明の第３の目的は、メモリ効
果を防止すると共に電池の劣化を防止し、且つ充電時間
を短縮することができる電子情報機器の電源の充電装置
を提供することを第３の目的とする。

【００１６】

【課題を解決するための手段】上記第１のの目的を達成
するために本発明に係る電子情報機器の電源回路は、電
子情報機器本体に電力を供給する主電源と、前記主電源
のバックアップを行うバックアップ電源と、前記バック
アップ電源を補助する補助電源とを備えたことを特徴と
するものである。

【００１７】また、前記電気回路は、前記バックアップ
電源から前記補助電源への電流の逆流を防止する第１の
逆流防止手段と、前記補助電源から前記主電源への電流
の逆流を防止する第２の逆流防止手段とを備えたことを
特徴とする。

【００１８】また、前記補助電源の放電経路に、該補助
電源の充電電圧より低い電圧を出力するための低電力出
力手段を備えたことを特徴とする。

【００１９】また、上記第２の目的を達成するため、本
発明は、入出力要求または予め設定された時間的要求に
基づいて割り込みを発生する割り込み発生手段と、前記
割り込み発生手段により発生した割り込みの処理内容に
応じて電源電圧を変更する電圧変更手段と、前記割り込
み処理直前の電源電圧を記憶する電圧記憶手段と、各割
り込み処理の終了に応じて前記電圧記憶手段により記憶
された電圧を復旧する電圧復旧手段とを備えたことを特
徴とするものである。

【００２０】また、上記第３の目的を達成するため、本
発明は、充電可能な二次電池を収納すると共に前記二次
電池の充電の回数を記録する充電回数記録手段を有する
バッテリパックと、前記二次電池を放電させる放電手段
と、前記二次電池を充電する充電手段と、前記充電回数
記録手段により記録された充電の回数を読み出す読み出
し手段と、前記充電の回数が所定の回数に達したか否か
を判別する判別手段とを備え、前記判別手段により充電
回数が所定の回数に達したことが判別されたときは、放
電を行なった後に充電を行うことを特徴とするものであ
る。

【００２１】好ましくは、前記所定の回数を設定する充
電回数設定手段を有することを特徴とする。

【００２２】

【作用】請求項１の構成によると、補助電源によりバッ
クアップ電源の出力電圧が補助される。

【００２３】また、請求項２の構成により、前記バック
アップ電源から前記補助電源への電流の逆流及び前記補
助電源から前記主電源への電流の逆流が防止される。

【００２４】また、請求項３の構成により、低電力出力
手段により補助電源の出力電圧が低く抑えられる。

【００２５】また、請求項４の構成によると、入出力要
求または予め設定された時間的要求に基づいて発生した
割り込みの処理内容に応じて供給される電源電圧が変更
され、該割り込み処理直前の電源電圧が記憶される。ま
た、該割り込み処理が終了すると元の電源電圧に復旧す
る。

【００２６】また、請求項５の構成によれば、判別手段
により充電回数が所定の回数に達したことが判別される
と、放電を行なった後に充電が行われる。

【００２７】また、請求項６の構成によれば、前記充電
回数を予め設定することができる。

【００２８】

【実施例】まず、本発明の第１実施例を、図１乃至図６
を参照して詳説する。

【００２９】図１は、本実施例にかかる電源回路を有す
る携帯型電子情報機器の内部構成を示すブロック図であ
る。電子情報機器は、情報を処理するマイクロプロセッ
サからなるメインＣＰＵ１と、割り込みの制御を行う割
り込みコントローラ２と、外部とのインターフェイスを
行うシリアルＩ／Ｆ部３と、電源のオン／オフを制御
し、且つ時間を計時するサブＣＰＵ４と、様々な処理に
必要とされるインターバル等のタイミングを作るための
タイマ５と、データの表示を行うＬＣＤ６と、ＯＳ及び
文字フォント情報等が記録されているＲＯＭ７と、入力
された情報を記録するＲＡＭ８と、メディアとなるメモ
リカード９とから構成されている。

【００３０】図２は、前記サブＣＰＵ４とその周辺要素
との結線を示す回路である。図２において、サブＣＰＵ
４には電源オンスイッチ１０と、電源オフスイッチ１１
と、電源がオン状態であるときに計時を行うためのメイ
ンクロックを生成する水晶振動子１２と、電源がオフ状
態にあるときに計時を行うためのサブクロックを生成す
る水晶振動子１３とが接続されており、予め設定された
プログラムにより時間の計時が行われる。

【００３１】図３は、本実施例にかかる、携帯型電子情
報機器に電源電圧を供給するための電源回路の構成を示
す回路図である。電源電圧ＶＣＣを供給する、二次電池
からなる主電源１４は、電源電圧のオンオフを行うスイ
ッチングトランジスタ１５を介してドロッパー型レギュ
レータ１６に接続されており、前記主電源による出力電
圧は、該レギュレータ１６により５Ｖに安定化され、コ
ンデンサ１７によりリップルを取り除かれた後、電源電
圧ＶＣＣとして出力される。前記スイッチングトランジ
スタ１５は、該スイッチングトランジスタ１５のベース
電流を制御する抵抗１８を介してドライブ用トランジス
タ１９に接続され、更に該トランジスタ１９のベース電
流を制御する抵抗２０を介してサブＣＰＵ４に接続され
ており、サブＣＰＵ４より出力される信号Ｐ０の出力レ
ベルにより制御される。また、バックアップ専用の、一
次電池からなるバックアップ電源２１は、バックアップ
電源を保護するための抵抗２２及び電流の逆流防止用の
ダイオード２３を介して、サブＣＰＵ４及びＲＡＭ８に
バックアップ電圧ＶＢＢを供給する。

【００３２】バックアップ電源２１の出力を補助するた
めの補助電源２４は、充電用抵抗２５及び逆流防止用ダ
イオード２６を介して主電源１４に接続されている。該
補助電源２４の充電は、主電源１４により行われる。ま
た、前記補助電源２４はドロッパー型のレギュレータ２
７に接続され、さらに逆流防止用ダイオード２８および
２３を介してバックアップ電源２１に接続されている。
補助電源２４からの出力電圧はレギュレータ２７により
４Ｖまで降圧され、ダイオード２８を通り、バックアッ
プ電源２１とともにバックアップ電源電圧ＶＢＢを供給
する。

【００３３】また、レギュレータ１６とリップル除去用
コンデンサ１７の接続点とダイオード２３との間にはダ
イオード２９が接続されており、電子情報機器が動作し
ているときは、前記レギュレータ１６の出力電圧は前記
ダイオード２９を介してバックアップ電源２１とともに
ＶＢＢとして供給される。

【００３４】本実施例では、主電源１４として二次電池
であるニッカド（Ｎｉ−Ｃｄ）電池を、バックアップ電
源２１として一次電池であるリチウム電池を、補助電源
２４としてスーパーキャパシタを使用している。

【００３５】上記構成において、主電源１４がオフ状態
にあるときは、サブＣＰＵ４は水晶振動子１３により生
成されるサブクロックに基づいて動作し、ＲＯＭ７から
読み出されたプログラムに従って時間の計時が行われ
る。この状態で電源オンスイッチ１０が押下されると、
サブＣＰＵ４により動作クロックが水晶振動子１２によ
り生成されるメインクロックに切り換えられ、前記プロ
グラムに基づいて信号Ｐ０がハイレベルに立ち上げられ
る。該信号Ｐ０がハイレベルになることにより、抵抗２
０を通りトランジスタ１９にベース電流が流れ込んでト
ランジスタ１９がオンになり、次いで抵抗１８を介して
スイッチングトランジスタ１５にベース電流が流れ込
み、スイッチングトランジスタ１５がオンになる。スイ
ッチングトランジスタ１５がオンになると、主電源１４
の出力電圧はレギュレータ１６に入力され、５Ｖに安定
化された後に、コンデンサ１７によりリップルを取り除
かれて電源電圧ＶＣＣとして、及びダイオード２９を介
してバックアップ電源電圧ＶＢＢとして出力される。こ
の電源オンの状態では、サブＣＰＵ４はメインクロック
に基づいて時間の計時を行う。

【００３６】一方、電源がオン状態にあるときに電源オ
フスイッチ１１が押下されると、サブＣＰＵ４により動
作クロックが水晶振動子１２により生成されるメインク
ロックから水晶振動子１３により生成されるサブクロッ
クに切り換えられ、同時に信号Ｐ０はハイレベルからロ
ーレベルに立ち下げられる。信号Ｐ０がローレベルにな
ることにより抵抗２０を通してトランジスタ１９へ供給
されていた電流は切断され、トランジスタ１９はオフに
なる。従って、スイッチングトランジスタ１５のベース
電流は供給されなくなるのでオフになり、主電源１４に
よるＶＣＣ及びＶＢＢへの電源供給が行われなくなる。

【００３７】上記のようにして電源のオン／オフ制御が
なされているときのサブＣＰＵ４の動作を、図４に示さ
れるフローチャートを参照して説明する。

【００３８】まず、動作クロックをサブクロックに、信
号Ｐ０をローレベルにする等のイニシャル処理が行われ
（ステップＳ１）、電源オンスイッチ１０が押下される
のを待つ（ステップＳ２）。電源オンスイッチ１０が押
下されると、動作クロックがサブクロックからメインク
ロックに切り換えられる（ステップＳ３）。次いで、信
号Ｐ０がハイレベルに立ち上げられ（ステップＳ４）、
前述のような動作により電源がオン状態にされる。電源
オフスイッチ１１が押下されるのを待ち（ステップＳ
５）、電源オフスイッチ１１が押下されると信号Ｐ０が
ハイレベルからローレベルへ立ち下げられ（ステップＳ
６）、動作クロックがメインクロックからサブクロック
に切り換えられ（ステップＳ７）、イニシャル状態に戻
る。以下同様に、ステップＳ２からステップＳ７を繰り
返す。

【００３９】上記の電源回路において、主電源１４が電
源回路に接続されている場合は、補助電源２４は、主電
源１４から出力され抵抗２５により制限された電流によ
り充電される。主電源１４に用いられているニッカド電
池は通常充電された状態で６．５〜７．０Ｖを出力し、
補助電源２４はダイオード２６及び抵抗２５による電圧
ドロップを差し引いた電圧で充電される。

【００４０】補助電源２４の充電後、主電源１４が取り
外されると、電子情報機器本体にはバックアップ電圧Ｖ
ＢＢが供給される。バックアップ電圧ＶＢＢは、補助電
源２４の電圧がバックアップ電源２１の出力電圧にほぼ
等しくなるまでは、補助電源２４から供給される。ま
た、主電源１４が取り外されている状態で補助電源２４
の出力電圧がバックアップ電源２１の出力電圧にほぼ等
しくなると、抵抗２２及びダイオード２３を介してバッ
クアップ電源２１による電源供給が開始される。

【００４１】補助電源２４のスーパーキャパシタによる
出力電圧は、レギュレータ２７により４Ｖに落とされて
出力されるので、従来のようにレギュレータを介さずに
バックアップ電源電圧ＶＢＢを供給する場合と比較し
て、より低い電圧が供給され、バックアップの時間をさ
らに延ばすことが可能である。

【００４２】図５は、本実施例で補助電圧２４として用
いられているスーパーキャパシタの充放電サイクルを示
す図である。該スーパーキャパシタは抵抗２５により制
御された電流により充電され、約２時間で満充電とな
り、１６時間以上のバックアップが可能となるように構
成されている。

【００４３】また、補助電源２４として、スーパーキャ
パシタの代わりに充電可能な二次電池を用いても上記と
同様の効果が得られることはいうまでもない。

【００４４】更に、図６に示すように、補助電源２４か
らＶＢＢへの電源供給を、抵抗２５を介さずに実行する
ことも可能である。このような構成は、バックアップの
対象となる負荷が重いときに有効である。

【００４５】図７は、本実施例を適用した携帯型電子情
報機器を使用した場合の、１週間のバックアップサイク
ルを示す図である。夜間及び週末は主電源が本体から取
り出されているため、バックアップ電源２１及び補助電
源２４により供給電圧ＶＢＢを得るが、補助電源による
バックアップ電圧ＶＢＢの供給時間が従来より長いの
で、夜間にバックアップ電源を消費することはほとんど
ない。また、週末は補助電源によるＶＢＢ供給を行った
後にバックアップ電源によるＶＢＢ供給を行うので、バ
ックアップ電源２１を長期間使用することができる。

【００４６】このようにして、補助電源２４によりバッ
クアップ電源２１を補助することにより、バックアップ
電源の消耗を軽減し、バックアップ電源の交換サイクル
を延ばすことが可能となる。

【００４７】さらに、主電源への逆流防止用ダイオード
２６とバックアップ電源２１から補助電源２４への逆流
防止用ダイオード２８を設けたことにより、バックアッ
プ電源から補助電源への充電が防止され、バックアップ
電源の消耗を防止することができる。

【００４８】次に、本発明の第２実施例を、図８乃至図
１５を参照して詳説する。

【００４９】図８は、本実施例に係る電源回路が適用さ
れる携帯型電子情報機器の内部構成を示すブロック図で
ある。同図において、前述した第１実施例と対応する要
素には同一符号を付してある。

【００５０】本実施例の電子情報機器は、情報を処理す
るメインＣＰＵ１と、割り込みの制御を行う割り込みコ
ントローラ２と、外部とのインターフェイスを行い割り
込みを発生するシリアルＩ／Ｆ部３と、様々な処理に必
要とされるインターバル等のタイミングを作るタイマ５
と、データの表示を行うＬＣＤ６と、ＯＳ及び文字フォ
ント情報等が記録されているＲＯＭ７と、入力された情
報及び割り込み制御が行われる前の携帯型電子情報機器
の電圧をスタック記憶するＲＡＭ８と、メディアとなる
メモリカード９と、不図示の入力キーによる入力情報に
基づいて割り込みを発生するキーボードコントローラ３
２と、時間を計時するリアルタイムクロック３３と、電
圧の制御を行うための信号Ｐ０、Ｐ１、Ｐ２を出力する
ＩＯポート３４とから構成されている。前記割り込みコ
ントローラ２は、タイマ５と、メモリカード９と、シリ
アルＩ／Ｆ部３と、キーボードコントローラ３２とによ
り発生される割り込み信号に基づいて、割り込み制御信
号をメインＣＰＵ１に出力する。また、ＲＡＭ８内に設
けられ、電圧の状態を記憶するためのスタックは、図９
に示されるようなスタックポインタによりアドレスが指
定されており、データを読み込むことによりアドレスが
−１、データを取り出すことによりアドレスが＋１され
るメモリから構成される。

【００５１】図１０は、本実施例にかかる電源回路の構
成を示す回路図である。本実施例に使用されている電池
３５は通常１〜１．５Ｖの範囲で変動し、その出力側は
昇圧用のチョークコイル３６及びダイオード３７を介し
てバックアップ電源端子に、さらにスイッチ３９を介し
て電源端子にそれぞれ接続され、前記ダイオード３７の
出力側と接地間にはリップル除去用コンデンサ３８が接
続されている。電池３５の出力は昇圧用のチョークコイ
ル３６により昇圧され、ダイオード３７を通過して、リ
ップル除去用コンデンサ３８によりリップルが除去され
た後、バックアップ電源電圧ＶＢＢ及び電源電圧ＶＣＣ
として出力される。電源電圧ＶＣＣのオンオフは、前記
スイッチ３９により行われる。また、チョークコイル３
６の出力側にはスイッチングトランジスタ４０及びスイ
ッチングレギュレータ４１が接続され、電源の昇圧を制
御する。ダイオード３７とスイッチ３９との間には、出
力電圧ＶＣＣを３Ｖに分圧するため分圧回路４２と、Ｖ
ＣＣを４Ｖに分圧するための分圧回路４３と、ＶＣＣを
５Ｖに分圧するための分圧回路４４とが接続され、各分
圧回路の接続点は、それぞれアナログスイッチ４５、４
６、４７を介して前記スイッチングレギュレータ４０の
出力側に接続されている。電源回路のオン／オフの制御
及び電源電圧ＶＣＣの決定は、前記ＩＯポート３４から
出力される信号Ｐ０、Ｐ１、Ｐ２により行われる。前記
信号Ｐ０、Ｐ１、Ｐ２は、アナログスイッチ４５、４
６、４７の制御端子にそれぞれ入力され、ローレベルの
信号が入力されたアナログスイッチはオフ状態に、ハイ
レベルの信号が入力されたアナログスイッチはオン状態
になる。

【００５２】上記構成において、通常の使用ではメイン
ＣＰＵ１はアイドル状態で動作しており、ＩＯポート３
４からの出力信号Ｐ０はハイレベルに、Ｐ１及びＰ２は
各々ローレベルに出力され、電源電圧ＶＣＣは３Ｖを出
力するように制御されている。

【００５３】この状態で、図示しない入力キーにより情
報の入力が行われると、キーボードコントローラ３２は
割り込みコントローラ２に対してキー入力の割り込み信
号を出力する。割り込みコントローラ２は入力された信
号に基づいて、メインＣＰＵ１に割り込みプログラムを
起動させる信号を送る。メインＣＰＵ１により行われる
割り込みプログラムから起動される各タスクを、図１１
に示す。

【００５４】本実施例では、該タスクは、シリアルイン
ターフェイス（シリアルＩ／Ｆ）タスク、メモリカード
タスク、キーボードタスク等を含み、シリアルＩ／Ｆタ
スク及びメモリカードタスクが実行されるためには５
Ｖ、キータスクには４Ｖ、アイドルタスクには３Ｖの電
源電圧が必要とされ、シリアルＩ／Ｆタスク、メモリカ
ードタスク、キータスク、アイドルタスクの順で処理の
実行の優先度が低くなるものとする。また、各タスクと
電圧との関係は、あらかじめＲＯＭ７又はＲＡＭ８等に
格納されているとする。

【００５５】図１２は、キータスクの処理を説明するフ
ローチャートである。キーの処理を行うためには、図１
１に示したように、４Ｖの出力電圧ＶＣＣが必要とな
る。まず最初に、ＩＯポート３４からの出力信号Ｐ０、
Ｐ１、Ｐ２の各状態、すなわち、Ｐ０がハイレベル、Ｐ
１及びＰ２がローレベルである状態をＲＡＭ８のスタッ
クに記憶させる（ステップＳ１１）。キーの処理を行う
ために必要な４Ｖ以上の電圧を供給するべく分圧回路４
３をオン状態にするために、信号Ｐ０及びＰ２をローレ
ベルに、信号Ｐ１をハイレベルにする（ステップＳ１
２）。次いで、入力された情報により行うべき処理を選
択し（ステップＳ１３）、選択された処理を実行する
（ステップＳ１４またはＳ１５〜Ｓ１７）。ステップＳ
１３でキーの処理を選択した場合は、一度キーの処理を
行った後（ステップＳ１５）にＥＣＢウエイト（イベン
ト待ち）状態に入る（ステップＳ１６）。ステップＳ１
６が終了し、ＥＣＢウエイト状態から復帰してキー処理
が再度実行されると（ステップＳ１７）、ステップＳ１
１において現在のキータスク実行直前に記憶された信号
Ｐ０，Ｐ１，Ｐ２の各状態が読み出され（Ｓ１８）、読
み出した信号Ｐ０、Ｐ１、Ｐ２を出力することによりア
ナログスイッチ４５、４６、４７をキータスク前の状態
にし、キータスク処理前の電圧３Ｖを復帰させる（ステ
ップＳ１９）。

【００５６】このフローチャートに基づいて行われる処
理における各信号等のタイミングチャートを図１３に示
す。キータスク実行直前には、信号Ｐ０、Ｐ１、Ｐ２が
夫々ハイレベル（Ｈ），ローレベル（Ｌ）、ローレベル
（Ｌ）の状態であり、出力電圧ＶＣＣは３Ｖに制御され
ている。ここで、キー入力割り込みがあると、信号Ｐ
０、Ｐ１、Ｐ２が夫々Ｌ、Ｈ、Ｌに切り換えられ、アナ
ログスイッチ４５〜４７の状態が変化して、出力電圧Ｖ
ＣＣは４Ｖに制御される。キー入力処理が終了すると、
信号Ｐ０、Ｐ１、Ｐ２は再び以前の状態に戻され、元の
電圧３Ｖに復帰する。

【００５７】次に、前記図１２のステップＳ１６のＥＣ
Ｂウエイト状態にあるときに行われる、メモリカードタ
スクを実行する場合の電圧制御を、図１４に示すフロー
チャートを参照して説明する。メモリカードタスクは、
本携帯型電子情報機器にカードを挿入することにより起
動される。前記図１２のステップＳ１５ではキータスク
による処理が行われており、信号Ｐ０、Ｐ１、Ｐ２は
Ｌ、Ｈ、Ｌとなっている。メモリカードタスクを起動さ
せるために必要とされる電源電圧ＶＣＣは５Ｖである。
まず、メモリカードタスクを実行する直前の電圧の状
態、すなわち信号Ｐ０、Ｐ１、Ｐ２の各状態をＲＡＭ８
のスタックに記憶させる（ステップＳ２１）。次に、信
号Ｐ０、Ｐ１、Ｐ２をＬ、Ｌ、Ｈにし、出力電圧ＶＣＣ
を５Ｖに制御した後（ステップＳ２２）、メモリカード
の処理を行う（ステップＳ２３）。その後、ステップＳ
１０においてスタックに記憶させた信号Ｐ０、Ｐ１、Ｐ
２の各状態を読み出し（ステップＳ２４）、信号Ｐ０、
Ｐ１、Ｐ２を各々メモリカードタスク実行前の状態に復
帰させる（ステップＳ２５）。その後、キータスクにお
けるＥＣＢウエイト状態を解除するためにＥＣＢポスト
（イベント終了の通知）を行い（ステップＳ２６）、メ
モリカードタスクを終了させる。このキータスクを実行
している途中にメモリカードタスクを行った場合のタイ
ミングチャートは図１５に示されるとおりであり、図１
３と同様に説明できるので、説明を省略する。

【００５８】上述したように、本実施例では、携帯型電
子情報機器において実行される各処理に応じてきめ細か
く電源電圧が制御され、処理に必要とされる電圧だけが
供給されるので、従来行われてきた動作モードとウエイ
トモードのみの２モードによる制御に比較して、消費電
力を低く制御することができる。また、全体の消費電力
が低く抑えられるので、電池の消耗を軽減し、長時間の
使用が可能となる。

【００５９】次に、本発明の第３実施例を、図１６乃至
図１９を参照して説明する。本実施例は、図８に示され
るＩＯポート３４の出力側に接続され、信号Ｐ０、Ｐ
１、Ｐ２を制御する、双方向シリアルイン−パラレルア
ウトのシフトレジスタ４８を電源電圧を記憶するスタッ
クとして用いるものである。図１６は、このシフトレジ
スタ４８の構成を示す回路図である。

【００６０】シフトレジスタ４８は、Ｄ−フリップフロ
ップ４９、５０、ＡＮＤゲート５１〜５４、インバータ
５５、５６、ＯＲゲート５７等から構成されている。

【００６１】また、信号Ｐ０はＡＮＤゲート５１の出力
から、信号Ｐ１はＤ−フリップフロップ４９の出力端子
から、信号Ｐ２はＤ−フリップフロップ５０の出力端子
からそれぞれ出力され、前述した図１０のアナログスイ
ッチ４５、４６、４７の制御端子に入力される。

【００６２】また、シフトレジスタ４８は、ＩＯポート
３４により電圧変換の方向（正方向３Ｖ→４Ｖ→５Ｖま
たは逆方向５Ｖ→４Ｖ→３Ｖ）を決定する信号ＤＩＲ
と、信号Ｐ０、Ｐ１、Ｐ２のシフトを行う動作のタイミ
ングをはかるクロック信号ＣＬＫと、ハードウエアリセ
ット信号ＲＥＳとを与えられる。前記クロック信号ＣＬ
ＫはＤ−フリップフロップ４９、５０のクロック端子に
入力され、前記Ｄ−フリップフロップ４９、５０は信号
ＣＬＫの立上がりで作動する。ハードウエアリセット信
号ＲＥＳはインバータ５６を介してＤ−フリップフロッ
プ４９、５０の制御端子に入力され、該信号ＲＥＳは、
図１０の電源スイッチ３９の投入によりハイレベルの信
号を出力し、一定の時間が経過するとローレベルの信号
を出力するものである。このローレベルの信号ＲＥＳが
インバータ５６でハイレベルに反転されてＤ−フリップ
フロップ４９、５０の制御端子に入力されることにより
Ｄ−フリップフロップ４９、５０はリセットが解除さ
れ、動作状態になる。また、信号ＤＩＲはＡＮＤゲート
５２、５４に直接、ＡＮＤゲート５３にインバータ５５
を介してそれぞれ入力される。

【００６３】本実施例の構成は、前述した図１５のよう
に一旦電源電圧ＶＣＣを３Ｖから４Ｖに変化させ、次に
４Ｖから５Ｖに変化させ、処理終了後に順次５Ｖから４
Ｖへ、４Ｖから３Ｖへ復旧させる場合に有効な構成であ
る。

【００６４】図１７は、前述したキータスクを実行する
ときに実施される電圧制御のタイミングチャートであ
る。

【００６５】次に、図１８及び図１９に示したフローチ
ャートを参照して、キータスク処理について説明する。
前述のように、通常の使用において本携帯型電子情報機
器のメインＣＰＵ１はアイドル状態で動作しており、Ｉ
Ｏポート３４により出力される信号Ｐ０はハイレベル
に、Ｐ１及びＰ２は各々ローレベルに設定され、電源電
圧ＶＣＣは３Ｖを出力するように制御されている。この
状態でキータスクの処理を実行するときは、まずＩＯポ
ート３４から出力される信号ＤＩＲをハイレベル（Ｈ）
にして（ステップＳ３１）、信号のシフトを行う方向を
３Ｖから４Ｖの方向へ設定する。次に信号ＣＬＫをハイ
レベルすることにより（ステップＳ３２）、Ｄ−フリッ
プフロップ４９のＱバー出力が立下って信号Ｐ０をロー
レベル（Ｌ）にすると同時に、Ｄ−フリップフロップ４
９のＱ出力が立ち上がって信号Ｐ１をハイレベルに変更
した後、信号ＣＬＫをローレベルにする（ステップＳ３
３）。ステップＳ３１からステップＳ３３による一連の
動作により、電圧は３Ｖから４Ｖに変更される。ここ
で、図１２に示されるステップＳ１３からステップＳ１
７の動作を行った後、信号ＤＩＲをローレベルにして
（ステップＳ３４）信号のシフトを行う方向を４Ｖから
３Ｖの方向に設定する。次いで、信号ＣＬＫをハイレベ
ルにすることにより（ステップＳ３５）、Ｄ−フリップ
フロップ４９のＱバー出力が立ち上がって信号Ｐ０をハ
イレベルに、Ｑ出力が立ち下がって信号Ｐ１をローレベ
ルにそれぞれ変更した後、信号ＣＬＫをローレベルにす
る（ステップＳ３６）。ステップＳ３４からステップＳ
３６の一連の動作により、電源電圧ＶＣＣは４Ｖから３
Ｖになり、キータスクの処理を実行する前の状態に復旧
される。

【００６６】次に、前記ステップＳ１６の状態にあると
きに行われている、メモリカードタスクを実行する場合
の電圧制御を、図１９に示されたフローチャートを参照
して説明する。まず、信号ＤＩＲは、前記ステップＳ３
１のままハイレベルを維持し（ステップＳ４１）、信号
ＣＬＫをハイレベルにすることにより（ステップＳ４
２）信号Ｐ１をローレベルに、信号Ｐ２をハイレベルに
切り換えた後、信号ＣＬＫをローレベルにする（ステッ
プＳ４３）。ステップＳ４１からＳ４３の一連の動作に
より、電圧は４Ｖから５Ｖに切り換えられる。ここで、
図１４に示されるステップＳ２３を行った後、信号ＤＩ
Ｒをローレベルにして（ステップＳ４４）電圧をシフト
する方向を変更し、信号ＣＬＫをハイレベルにし（ステ
ップＳ４５）、次いで信号ＣＬＫをローレベルにして
（ステップＳ４６）、電源電圧をメモリカードタスクの
処理を実行する前の電源電圧４Ｖに復旧させる。その
後、図１４に示されるステップＳ２６のＥＣＢポストを
行い、キータスクのフロ−チャ−トにおけるＥＣＢウエ
イト状態を解除させる。

【００６７】このようにして、図１６に示されるような
シフトレジスタを設けることにより、前述した第２実施
例を同様の効果が得られる。また、本実施例のように順
次電源電圧を変更していく場合には、第２実施例の場合
に比較して処理速度を向上させることができる。

【００６８】次に、本発明の第４実施例を図２０乃至図
２４を参照して詳説する。

【００６９】図２０は、本実施例が適用される、携帯型
電子情報機器の電源の充電器の外観図である。

【００７０】この充電器は、メモリ効果を防ぐための周
知の放電機能が付されている、所謂−ΔＶ検出方式のも
のである。図２０に示すように、充電器本体５７はＡＣ
プラグ５８を備え、本体５７の上面には、充電中である
ことを表示するＬＥＤ５９及び放電中であることを表示
するＬＥＤ６０が設けられ、電池が格納される部分に
は、直流電流を出力するＤＣ端子６１、シリアルイン端
子６２、シリアルアウト端子６３、及びクロック端子６
４が設けられている。

【００７１】図２１は、図２０の充電器の、内部構成を
示す回路図である。図２１において、前述した従来技術
の構成を示す図３２と対応する要素には同一符号を付
し、その詳細な説明を省略する。以下、前記従来技術と
異なる構成についてのみ説明する。

【００７２】ワンチップマイコン１２２の図示しないシ
リアルＩ／Ｆには、後述する図２２のＥＥＰＲＯＭ９４
に接続されるシリアルイン端子６２、シリアルアウト端
子６３、クロック端子６４が接続されている。また、ワ
ンチップマイコン１２２には複数対の接点を有する１０
ビットディップスイッチ８２が接続され、該１０ビット
ディップスイッチ８２は、各スイッチが抵抗体８３によ
り電源電圧ＶＣＣにプルアップされており、ワンチップ
マイコン１２２のＩＯポートに各々のオン／オフ状態信
号を供給する。

【００７３】本実施例に係る充電器により充電される電
池は、図２２に示されるバッテリパック９０に収納され
ている。このバッテリパック９０の定格電圧は６Ｖ、定
格電流は７００ｍＡｈである。バッテリパック９０に収
納されている電池９１は充電可能な二次電池であり、充
放電端子９２から入力される直流電源により充電され
る。二次電池９１の一端と充放電端子９２との間には、
温度または電流量によって作動する自動復帰型のブレー
カ９３が接続され、二次電池９１の他端側にはシリアル
イン、シリアルアウトのＥＥＰＲＯＭ９４が接続されて
いる。ＥＥＰＲＯＭ９４は、シリアルインプット９５
と、シリアルアウトプット９６と、クロックインプット
９７とを有し、各端子９５〜９７は図２０及び図２１に
示されているシリアルイン端子６２、シリアルアウト端
子６３、クロック端子６４を介してワンチップマイコン
１２２の図示しないシリアルＩ／Ｆに接続される。

【００７４】上記の構成の作動を、前述した従来例と異
なる点について、以下説明する。

【００７５】二次電池９１の充電回数は、ＥＥＰＲＯＭ
９４により記録される。ワンチップマイコン１２２は、
この充電回数を読み出すためのコマンドをシリアルイン
端子６２とクロック端子６４を介して出力する。このコ
マンドに基づいて、ＥＥＰＲＯＭ９４に記録されている
充電回数のデータが、クロック端子６４を介して供給さ
れるクロック信号に同期して、シリアルアウトプット９
６から出力される。充電回数は、予め１０ビットディッ
プスイッチ８２により設定されており、１ビットにつき
２０回即ち１０ビットで２００回までの設定が可能であ
る。ワンチップマイコン１２２は、ＥＥＰＲＯＭ９４か
ら読み出した充電回数を予め設定された充電回数で割
り、その余りが０となる場合または予め設定された回数
が０である場合に、放電を行うべきであると判断する。

【００７６】充電回数が放電を行うべき回数に達してい
ないと判別されたときは、既にスイッチングトランジス
タ１１７はオン状態にあるので、すぐに充電が開始され
る。このとき、ワンチップマイコン１２２はＬＥＤ１１
１を点灯させ、充電中であることを表示する。

【００７７】充電回数が放電を行うべき設定回数に達し
たことが判別され、且つ、ＤＣ端子１１３の端子出力が
４Ｖ以上のときは、電池９１の放電を行ってから充電が
開始される。

【００７８】次に、図２３及び図２４のフローチャート
を参照して、本実施例の充放電を実行する際のワンチッ
プマイコン１２２の動作を説明する。

【００７９】まず最初に、処理に必要なカウンタやフラ
グ等をクリアし、ＬＥＤ１１１、１１２をオフにする
等、初期化（イニシャライズ）を行う（ステップＳ５
１）。次に、トランジスタ１２０にベース電流を供給し
てスイッチングトランジスタ１１７をオンにし、ＤＣ端
子１１３へ充電電圧を供給して（ステップＳ５２）、Ｄ
Ｃ端子１１３にバッテリパック９０が接続されるのを待
つ（ステップＳ５３）。ステップＳ５３でバッテリパッ
ク９０が接続されたことが判別されると、バッテリパッ
ク９０のＥＥＰＲＯＭ９４に記録されている充電回数が
読み出される（ステップＳ５４）。さらに、ディップス
イッチ８２により設定されている充電回数を取り出し
（ステップＳ５５）、設定充電回数をステップＳ５４に
おいて読み出された実際の充電回数で割り、その結果に
余りがない場合は放電を行うステップに進む（ステップ
Ｓ５６）。

【００８０】放電を行うにあたり、まずスイッチングト
ランジスタ１２０をオフにして充電電圧の供給を中断し
（ステップＳ５７）、切替え用トランジスタ１２９をオ
ンにし、放電回路１２８を動作させる（ステップＳ５
８）。また、放電開始と同時に、トランジスタ１２５を
オンにして、ＬＥＤ１１２を点灯させる（ステップＳ５
９）。ステップＳ５９の後、一定の間隔で端子電圧を取
り出して、端子電圧が４Ｖ以下であるか否かを判別し
（ステップＳ６０）、４Ｖ以下であることが判別される
と、放電回路１２８をオフ状態にし（ステップＳ６
１）、さらにＬＥＤ１１２を消灯して（ステップＳ６
２）放電を終了させる。

【００８１】次に、スイッチングトランジスタ１１７を
オンにし（ステップＳ６３）、トランジスタ１２３をオ
ンにしＬＥＤ１１１を点灯させ（ステップＳ６４）、充
電を開始させる。充電が行われている間、ワンチップマ
イコン１２２内のＡＤコンバータに入力された電圧値を
サンプリングして（ステップＳ６５）、その最大値を記
憶し（ステップＳ６６）、記憶した値から次にサンプリ
ングされた値を差し引いくことにより−ΔＶを検出す
る。−ΔＶが所定の値（本実施例では１００ｍＶ）を越
えたときが満充電であると判断される。まだ所定の−Δ
Ｖ値に達していないときは、サンプリングに要する時間
（１秒）ウエイトし（ステップＳ６８）、ステップＳ６
５からステップＳ６７を繰り返す。ステップＳ６７にお
いて満充電であると判断されると、ワンチップマイコン
１２２はスイッチングトランジスタ１１７をオフ状態に
して充電電流を切断することにより（ステップＳ６９）
充電を終了させると同時に、トランジスタ１２５をオフ
にしてＬＥＤ１１１を消灯し（ステップＳ７０）、充電
の終了を使用者に知らしめる。さらに、ＥＥＰＲＯＭ９
４に記録されている充電回数を＋１し（ステップＳ７
１）、バッテリパック９０が取り外された後（ステップ
Ｓ７２）で前記ステップＳ５１に戻る。

【００８２】このようにして、放電を充電毎ではなく所
定の回数ごとに放電を行うので、二次電池のメモリ効果
を防止すると共に、さらに充電時間を短縮することが可
能となる。

【００８３】次に、本発明の第５実施例として、タイマ
式の充電装置に本発明を適用した例について説明する。
前述した第４実施例の図２０乃至図２２の構成は本実施
例にも適用される。

【００８４】本実施例による、充電の制御はワンチップ
マイコン１２２の図示しない内部タイマによって行わ
れ、充電開始後８時間経過すると、充電が停止するよう
に制御される。また、充電のための電流は、定電流回路
１１６により１５０ｍＡとなるように制御される。図２
５及び図２６は、本実施例の充電装置に本発明による制
御を行う際のワンチップマイコン１２２の動作を説明す
るフローチャートである。

【００８５】本実施例の動作は、前述した第４実施例に
対して、図２６において、図２４のステップＳ６３乃至
ステップＳ６８に代えて、ステップＳ７３及びステップ
Ｓ７４を設けた点が異なり、図２５、図２６において図
２３、図２４と対応するステップには同一番号を付し、
その説明は省略する。

【００８６】ステップＳ６３，Ｓ６４で放電後の充電が
開始されると同時に、ワンチップマイコン１２２に内蔵
されている充電時間をカウントするタイマ（図示せず）
をスタートさせ（ステップＳ７３）、該タイマのオーバ
ーフローをカウントし８時間の計時を行う（ステップＳ
７４）。８時間経過すると、ワンチッップマイコン１２
２は、二次電池９１の充電が終了したと判断し、以下ス
テップＳ６９乃至Ｓ７２を実行し、図２５のステップＳ
５１に戻る。

【００８７】このようにして、本実施例の構成によって
も、前述した第４実施例の場合と同様にして、メモリ効
果を防ぐことができると共に、充電時間を従来の放電機
能付きの充電装置に比較して短縮することができる。

【００８８】

【効果】以上説明したように、本発明の請求項１にかか
る電子情報機器の電源回路によれば、主電源により充電
された補助電源によりバックアップ電源が供給され、補
助電源が放電を終了させてからバックアップ電源を使用
するので、該バックアップ電源の使用寿命が伸び、交換
サイクルを向上させることができる。

【００８９】また、電流の逆流防止手段を付設すること
により、バックアップ電源により補助電源が充電される
のを防ぐので、さらにバックアップ電源の交換サイクル
を延ばすことが可能となる。

【００９０】また、低電力出力手段を用いて補助電源の
出力を抑えることにより、さらに長時間のバックアップ
が可能となる。

【００９１】また、電圧変更手段によって実行される割
り込み処理ごとにきめ細かく電源電圧が制御されること
により処理に必要とされる電圧だけが供給され、さらに
電圧記憶手段により割り込み処理直前の電源電圧を記憶
し、割り込み処理終了時にその電圧を復旧することがで
きるので、従来行われてきた動作モードとウエイトモー
ドの２モードのみによる制御に比べて、消費電力を低く
制御することができるようになる。そのうえ、全体の消
費電力が低く抑えられるので、電池の消耗を軽減し、長
時間の使用が可能となる。

【００９２】また、本発明にかかる電子情報機器の電源
として使用される二次電池の充電装置によれば、放電を
充電毎ではなく所定の回数ごとに放電を行うので、メモ
リ効果を防ぐことができると共に、充電時間を従来の放
電機能付きの充電装置に比較して短縮することができ
る。

【００９３】更に、充電回数設定手段を設けることによ
り、上記充電回数を二次電池の種類により設定すること
が可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係る電源回路を適用した
携帯型電子情報機器の内部構成を示すブロック図であ
る。

【図２】図１のサブＣＰＵとその周辺要素との結線を示
す回路図である。

【図３】第１実施例にかかる電源回路の構成を示す回路
図である。

【図４】図１のサブＣＰＵにより行われる電源の制御動
作を説明するためのフローチャートである。

【図５】第１実施例において補助電源として使用される
スーパーキャパシタの充放電サイクルを示す図である。

【図６】スーパーキャパシタの他の接続例を示す図であ
る。

【図７】第１実施例に係る電源回路を適用した携帯型電
子情報機器を使用した場合の１週間のバックアップサイ
クルを示す図である。

【図８】本発明の第２実施例に係る電源回路を適用した
携帯型電子情報機器の内部構成を示すブロック図であ
る。

【図９】図８のＲＡＭのスタックの構成を説明するため
の図である。

【図１０】第２実施例にかかる電源回路の構成を示す回
路図である。

【図１１】ソフトウエアモジュールの構成を示す図であ
る。

【図１２】第２実施例によりキータスクの処理を説明す
るためのフローチャートである。

【図１３】キータスクが行われているときのタイミング
チャートである。

【図１４】第２実施例によりメモリカードタスクを実行
する際の動作を説明するためのフローチャートである。

【図１５】キータスク及びメモリカードタスクを連続し
て実行する場合のタイミングチャートである。

【図１６】本発明の第３実施例に係る携帯型電子情報機
器の電源回路に使用されるシフトレジスタの構成を示す
回路図である。

【図１７】第３実施例により行われる電圧の切り換えの
タイミングチャートである。

【図１８】第３実施例によりキータスクを実行する際の
動作を説明するためのフローチャートである。

【図１９】第３実施例によりメモリカードタスクを実行
する際の動作を説明するためのフローチャートである。

【図２０】本発明の第４実施例に係る、携帯型電子情報
機器の電源を充電するための充電装置の外観図である。

【図２１】図２０の充電装置の構成を示す回路図であ
る。

【図２２】第４実施例にかかる充電装置により充電され
る二次電池を内蔵したバッテリパックの概略構成を示す
図である。

【図２３】第４実施例に係る充電装置により行われる放
充電動作を説明するためのフローチャートである。

【図２４】図２３の続きのフローチャートである。

【図２５】本発明の第５実施例に係る充電装置により行
われる放充電動作を説明するためのフローチャートであ
る。

【図２６】図２５の続きのフローチャートである。

【図２７】従来の携帯型電子情報機器の外観図である。

【図２８】図２７の従来の電源回路の例を説明する回路
図である。

【図２９】図２８とは別の、従来の電源回路の例を説明
する回路図である。

【図３０】従来の携帯型電子情報機器の１週間のバック
アップサイクルを示す図である。

【図３１】従来の携帯型電子情報機器の電源充電用の充
電装置の外観図である。

【図３２】図３０の充電装置の概略構成を示すブロック
図である。

【図３３】携帯型電子情報機器のバッテリパックの概略
構成を示す回路図である。

【符号の説明】

１メインＣＰＵ（電圧変更手段、電圧復旧手段）２割り込みコントローラ（割り込み発生手段）８ＲＡＭ（電圧記憶手段）１４主電源（主電源）２１バックアップ電源（バックアップ電源）２３ダイオード（第１の逆流防止手段）２４補助電源（補助電源）２６ダイオード（第２の逆流防止手段）２７レギュレータ（低電流出力手段）２８ダイオード（第１の逆流防止手段）３４ＩＯポート（電圧変更手段、電圧復旧手段）４２〜４４分圧回路（電圧変更手段、電圧復旧手段）４５〜４７アナログスイッチ（電圧変更手段、電圧復
旧手段）４８シフトレジスタ（電圧変更手段、電圧復旧手段）１１７スイッチングトランジスタ（充電手段）１１８ダイオード（充電手段）１２２ワンチップマイコン（読み出し手段、判別手
段）８２１０ビットディップスイッチ（充電回数設定手
段）１２８放電回路（放電手段）９０バッテリパック（バッテリパック）９１二次電池（二次電池）９４ＥＥＰＲＯＭ（充電回数記録手段）

Claims

【特許請求の範囲】

【請求項１】電子情報機器本体に電力を供給する主電
源と、前記主電源のバックアップを行うバックアップ電
源と、前記バックアップ電源を補助する補助電源とを備
えたことを特徴とする、電子情報機器の電源回路。
【請求項２】前記バックアップ電源から前記補助電源
への電流の逆流を防止する第１の逆流防止手段と、前記
補助電源から前記主電源への電流の逆流を防止する第２
の逆流防止手段とを備えたことを特徴とする請求項１記
載の電子情報機器の電源回路。
【請求項３】前記補助電源の放電経路に、該補助電源
の充電電圧より低い電圧を出力するための低電力出力手
段を備えたことを特徴とする請求項１及び請求項２のい
ずれかに記載の電子情報機器の電源回路。
【請求項４】入出力要求または予め設定された時間的
要求に基づいて割り込みを発生する割り込み発生手段
と、前記割り込み発生手段により発生した割り込みの処
理内容に応じて電源電圧を変更する電圧変更手段と、前
記割り込み処理直前の電源電圧を記憶する電圧記憶手段
と、各割り込み処理の終了に応じて前記電圧記憶手段に
より記憶された電圧を復旧する電圧復旧手段とを備えた
ことを特徴とする電子情報機器の電源回路。
【請求項５】充電可能な二次電池を収納すると共に前
記二次電池の充電の回数を記録する充電回数記録手段を
有するバッテリパックと、前記二次電池を放電させる放
電手段と、前記二次電池を充電する充電手段と、前記充
電回数記録手段により記録された充電の回数を読み出す
読み出し手段と、前記充電の回数が所定の回数に達した
か否かを判別する判別手段とを備え、前記判別手段によ
り充電回数が所定の回数に達したことが判別されたとき
は、放電を行なった後に充電を行うことを特徴とする電
子情報機器の電源の充電装置。
【請求項６】前記所定の回数を設定する充電回数設定
手段を有することを特徴とする請求項５記載の電子情報
機器の電源の充電装置。