JPH06335178A - 電子情報機器の電源回路及び充電装置 - Google Patents
電子情報機器の電源回路及び充電装置Info
- Publication number
- JPH06335178A JPH06335178A JP5139363A JP13936393A JPH06335178A JP H06335178 A JPH06335178 A JP H06335178A JP 5139363 A JP5139363 A JP 5139363A JP 13936393 A JP13936393 A JP 13936393A JP H06335178 A JPH06335178 A JP H06335178A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- charging
- voltage
- electronic information
- information device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
(57)【要約】
【目的】 バックアップ電源の交換サイクルを延ばすこ
とが出来る電子情報機器の電源回路を提供する。 【構成】 二次電池からなる主電源14と、一次電池か
らなるバックアップ電源21と、前記バックアップ電源
を補助する補助電源24により構成される。バックアッ
プ電源21の出力を補助するための補助電源24は、逆
流防止用ダイオード25及び充電用抵抗26を介して主
電源14の出力側に接続され、該補助電源24の充電
は、主電源14により行われる。また、前記補助電源2
4はドロッパー型のレギュレータ27、逆流防止用ダイ
オード28、23の出力側を介してバックアップ委電源
21に接続されている。補助電源24からの出力電圧は
レギュレータ27により4Vまで降圧され、ダイオード
28を通り、バックアップ電源21とともにVBBを供
給する。
とが出来る電子情報機器の電源回路を提供する。 【構成】 二次電池からなる主電源14と、一次電池か
らなるバックアップ電源21と、前記バックアップ電源
を補助する補助電源24により構成される。バックアッ
プ電源21の出力を補助するための補助電源24は、逆
流防止用ダイオード25及び充電用抵抗26を介して主
電源14の出力側に接続され、該補助電源24の充電
は、主電源14により行われる。また、前記補助電源2
4はドロッパー型のレギュレータ27、逆流防止用ダイ
オード28、23の出力側を介してバックアップ委電源
21に接続されている。補助電源24からの出力電圧は
レギュレータ27により4Vまで降圧され、ダイオード
28を通り、バックアップ電源21とともにVBBを供
給する。
Description
【0001】
【産業上の利用分野】本発明は、電池により駆動される
電子情報機器の電源回路及び充電装置に関する。
電子情報機器の電源回路及び充電装置に関する。
【0002】
【従来の技術】従来、携帯型電子情報機器の電源回路
は、二次電池を主電源とし、一次電池をバックアップ電
源としていた。図27(a)は、該携帯型電子情報機器
本体101の外観図、図27(b)は、図27(a)の
電子情報機器の背面図であり、図27(a)の電子情報
装置は主電源102としてNi−Cd(ニッカド)電池
が、バックアップ電源103としてリチウム電池が格納
されている。図28は、前記携帯型電子情報装置の構成
例を示す回路図であり、図28において、主電源102
が格納されているときは、主電源102から逆流防止ダ
イオード104を介して電子情報機器に電源電圧VCC
とバックアップ電圧VBBとが供給され、主電源102
が接続されていない、あるいは格納されていないとき
は、バックアップ電圧VBBは、バックアップ電源10
3により保護抵抗105と逆流防止ダイオード106を
介して供給されていた。また、図29のようにスーパー
キャパシタ107がバックアップ電源103の代わりに
接続されることもあり、このスーパーキャパシタ107
は主電源102が格納されている間に充電され、主電源
が取り出されたときに電流制限抵抗108を介してバッ
クアップ電圧VBBを供給していた。
は、二次電池を主電源とし、一次電池をバックアップ電
源としていた。図27(a)は、該携帯型電子情報機器
本体101の外観図、図27(b)は、図27(a)の
電子情報機器の背面図であり、図27(a)の電子情報
装置は主電源102としてNi−Cd(ニッカド)電池
が、バックアップ電源103としてリチウム電池が格納
されている。図28は、前記携帯型電子情報装置の構成
例を示す回路図であり、図28において、主電源102
が格納されているときは、主電源102から逆流防止ダ
イオード104を介して電子情報機器に電源電圧VCC
とバックアップ電圧VBBとが供給され、主電源102
が接続されていない、あるいは格納されていないとき
は、バックアップ電圧VBBは、バックアップ電源10
3により保護抵抗105と逆流防止ダイオード106を
介して供給されていた。また、図29のようにスーパー
キャパシタ107がバックアップ電源103の代わりに
接続されることもあり、このスーパーキャパシタ107
は主電源102が格納されている間に充電され、主電源
が取り出されたときに電流制限抵抗108を介してバッ
クアップ電圧VBBを供給していた。
【0003】また、携帯型電子情報機器の電源の寿命を
長くするために、例えば特開平1−206422に示さ
れるように、電池から直接出力された電池電圧及び電池
の電圧を昇圧安定化した電圧のいずれか一方をデータの
入力モードまたはウェイトモードの各モードに応じて選
択し、出力するように構成された、低消費電力化を図っ
た電源回路が提案されている。
長くするために、例えば特開平1−206422に示さ
れるように、電池から直接出力された電池電圧及び電池
の電圧を昇圧安定化した電圧のいずれか一方をデータの
入力モードまたはウェイトモードの各モードに応じて選
択し、出力するように構成された、低消費電力化を図っ
た電源回路が提案されている。
【0004】また、携帯型電子情報機器の主電源として
使用されている二次電池を充電するための充電回路は、
従来放電機能のない形式のものが一般に使用されてい
た。しかしながら、重い負荷の機器に使用したり低温の
環境下で使用した場合は、条件によっては周知のメモリ
効果を引き起こし、十分な放電容量を回復させることが
できなくなるという欠点があった。そこで、充電を開始
するときはまず放電を行ない、所定の電圧レベルになっ
たところで充電を開始するという放電機能を備えた充電
装置も使用されている。従来用いられている、放電機能
付きの、所謂−ΔV方式の充電装置を図31乃至図33
に示す。図31は放電機能付きの、携帯型電子情報機器
の電源用の充電装置の外観図である。該充電装置本体1
09はACプラグ110と、充電中であることを表示す
るLED111と、放電であることを表示するLED1
12とを備え、後述するバッテリパックを格納する部分
には、DC端子113を有している。
使用されている二次電池を充電するための充電回路は、
従来放電機能のない形式のものが一般に使用されてい
た。しかしながら、重い負荷の機器に使用したり低温の
環境下で使用した場合は、条件によっては周知のメモリ
効果を引き起こし、十分な放電容量を回復させることが
できなくなるという欠点があった。そこで、充電を開始
するときはまず放電を行ない、所定の電圧レベルになっ
たところで充電を開始するという放電機能を備えた充電
装置も使用されている。従来用いられている、放電機能
付きの、所謂−ΔV方式の充電装置を図31乃至図33
に示す。図31は放電機能付きの、携帯型電子情報機器
の電源用の充電装置の外観図である。該充電装置本体1
09はACプラグ110と、充電中であることを表示す
るLED111と、放電であることを表示するLED1
12とを備え、後述するバッテリパックを格納する部分
には、DC端子113を有している。
【0005】図32は、図31の充電装置の内部構成の
電気回路図である。ACプラグ110には交流電源から
二次電圧を取り出すトランス114が接続され、該トラ
ンス114はダイオードブリッジ115に接続され、交
流電圧を降圧してダイオードブリッジ115に供給す
る。ダイオードブリッジ115は交流電圧を全波整流し
て直流に変換する。ダイオードブリッジ115には定電
流回路116が接続され、直流電流は定電流回路116
により定電流制御され、バッテリパック電圧である4V
〜8Vの電圧範囲に対して800mAの電流が出力され
る。定電流回路116の出力と前記DC端子113との
間には、充電のオンオフを行うスイッチングトランジス
タ117と電流の逆流を防止するダイオード118とが
接続されている。また、ダイオードブリッジ115と定
電流回路116との接続点には三端子型のレギュレータ
119が接続されており、該レギュレータ119は充電
器本体の制御系の電源VCC=5Vを供給する。前記ス
イッチングトランジスタ117は、そのベースが、抵抗
117a、ドライブ用トランジスタ120及び抵抗12
1を介してワンチップマイコン122に接続され、該ワ
ンチップマイコンによりオンオフ制御される。
電気回路図である。ACプラグ110には交流電源から
二次電圧を取り出すトランス114が接続され、該トラ
ンス114はダイオードブリッジ115に接続され、交
流電圧を降圧してダイオードブリッジ115に供給す
る。ダイオードブリッジ115は交流電圧を全波整流し
て直流に変換する。ダイオードブリッジ115には定電
流回路116が接続され、直流電流は定電流回路116
により定電流制御され、バッテリパック電圧である4V
〜8Vの電圧範囲に対して800mAの電流が出力され
る。定電流回路116の出力と前記DC端子113との
間には、充電のオンオフを行うスイッチングトランジス
タ117と電流の逆流を防止するダイオード118とが
接続されている。また、ダイオードブリッジ115と定
電流回路116との接続点には三端子型のレギュレータ
119が接続されており、該レギュレータ119は充電
器本体の制御系の電源VCC=5Vを供給する。前記ス
イッチングトランジスタ117は、そのベースが、抵抗
117a、ドライブ用トランジスタ120及び抵抗12
1を介してワンチップマイコン122に接続され、該ワ
ンチップマイコンによりオンオフ制御される。
【0006】ワンチップマイコン122は、図示しない
ROM、RAM、タイマ、割り込みコントローラ、A/
Dコンバータ、I/Oポート等を有している。前述のL
ED111はトランジスタ123及び該トランジスタの
ベース電流を制御する抵抗124を介して、LED11
2はトランジスタ125及び抵抗126を介して、それ
ぞれ該ワンチップマイコン122に接続されている。ま
た、ハードウエアリセット解除信号RESを発信するリ
セット用IC127がワンチップマイコンに直接接続さ
れている。
ROM、RAM、タイマ、割り込みコントローラ、A/
Dコンバータ、I/Oポート等を有している。前述のL
ED111はトランジスタ123及び該トランジスタの
ベース電流を制御する抵抗124を介して、LED11
2はトランジスタ125及び抵抗126を介して、それ
ぞれ該ワンチップマイコン122に接続されている。ま
た、ハードウエアリセット解除信号RESを発信するリ
セット用IC127がワンチップマイコンに直接接続さ
れている。
【0007】バッテリパックの放電を行う放電回路12
8は、充電と放電の切り換えを行う切替え用トランジス
タ129と、抵抗130と、前記切り換え用トランジス
タ129のドライブ用トランジスタ131と、抵抗13
2とを介してワンチップマイコン122に接続されてい
る。また、ワンチップマイコン122とDC端子113
との間にはアンプ133が接続されており、充電の終了
時期を判別するための−ΔVを検出するために、電池の
電圧レベルがアンプ133を介してワンチップマイコン
122内のADコンバータの入力に入力される。
8は、充電と放電の切り換えを行う切替え用トランジス
タ129と、抵抗130と、前記切り換え用トランジス
タ129のドライブ用トランジスタ131と、抵抗13
2とを介してワンチップマイコン122に接続されてい
る。また、ワンチップマイコン122とDC端子113
との間にはアンプ133が接続されており、充電の終了
時期を判別するための−ΔVを検出するために、電池の
電圧レベルがアンプ133を介してワンチップマイコン
122内のADコンバータの入力に入力される。
【0008】図33は、携帯型電子情報機器の電源電圧
を供給する二次電池134を含むバッテリパック135
の構成を示す回路図である。該バッテリパック135は
温度または電流により作動する自動復帰型のブレーカ1
36を有し、充放電端子137により充電装置本体10
9あるいは携帯型電子情報機器に接続される。
を供給する二次電池134を含むバッテリパック135
の構成を示す回路図である。該バッテリパック135は
温度または電流により作動する自動復帰型のブレーカ1
36を有し、充放電端子137により充電装置本体10
9あるいは携帯型電子情報機器に接続される。
【0009】このような構成において、ACコンセント
にACプラグ110を差し込むとトランス114に交流
電流が入力され、該トランス114により降圧された交
流電流はダイオードブリッジ115により直流電流に変
換され、該直流電流は定電流回路116及びレギュレー
タ119へ供給される。レギュレータ119により電源
電圧VCCが供給される。電源電圧VCCが上昇して、
4.5Vを越えるとリセット用IC127によりハード
ウエアリセットが解除され、ワンチップマイコン122
は動作状態になる。ワンチップマイコン112はバッテ
リーパック135が充電装置に接続されているか否かを
判別するためにトランジスタ120をオンにする。トラ
ンジスタ120がオンになることによりスイッチングト
ランジスタ117はオンになり、ダイオード118を介
して、DC端子113に充電用電流を供給する。DC端
子113は、バッテリパック135が充電装置に接続さ
れていない場合は解放電圧である16Vを出力し、バッ
テリパック135が充電装置に接続されている場合は定
電流回路116により電流が制限されて、端子電圧は解
放電圧より低い電圧となる。ワンチップマイコン122
はアンプ133を介してDC端子の端子電圧を監視し、
バッテリパック135の接続の有無を判別する。端子電
圧が4V以上のときは、ワンチップマイコン122は放
電を行うためにトランジスタ117をオフにした後トラ
ンジスタ131、切替え用トランジスタ129をオンに
して放電を開始すると同時にトランジスタ125をオン
にしてLED112を点灯させて放電中であることを表
示する。放電は放電回路128により行われ、電池1時
間あたりの定格電流700mAで端子電圧が4V以下に
なるまで行われる。ワンチップマイコン122はアンプ
133を介して入力される端子電圧を監視し、端子電圧
が4V以下になったことが判別されるとトランジスタ1
31及び切替え用トランジスタ129をオフにして放電
を終了させると共に、トランジスタ125をオフにして
LED112の放電表示を停止し、スイッチングトラン
ジスタ117をオンにして充電を開始すると同時に、ト
ランジスタ123をオンにしてLED111を点灯させ
て充電中であることを表示する。ワンチップマイコン1
22は一定間隔で内蔵のADコンバータからの入力をサ
ンプリングして−ΔVの検出を行う。即ち、アンプ13
3を介して入力された端子電圧のサンプル値の最大値を
記憶し、次に入力された端子電圧のサンプル値を差し引
くことにより−ΔVを算出し、−ΔV値が満充電を示す
所定値(例えば100mV)以上となったことが検出さ
れるとトランジスタ117をオフにして充電を終了する
と同時にトランジスタ123をオフにしてLED111
を消灯して充電の終了を表示する。
にACプラグ110を差し込むとトランス114に交流
電流が入力され、該トランス114により降圧された交
流電流はダイオードブリッジ115により直流電流に変
換され、該直流電流は定電流回路116及びレギュレー
タ119へ供給される。レギュレータ119により電源
電圧VCCが供給される。電源電圧VCCが上昇して、
4.5Vを越えるとリセット用IC127によりハード
ウエアリセットが解除され、ワンチップマイコン122
は動作状態になる。ワンチップマイコン112はバッテ
リーパック135が充電装置に接続されているか否かを
判別するためにトランジスタ120をオンにする。トラ
ンジスタ120がオンになることによりスイッチングト
ランジスタ117はオンになり、ダイオード118を介
して、DC端子113に充電用電流を供給する。DC端
子113は、バッテリパック135が充電装置に接続さ
れていない場合は解放電圧である16Vを出力し、バッ
テリパック135が充電装置に接続されている場合は定
電流回路116により電流が制限されて、端子電圧は解
放電圧より低い電圧となる。ワンチップマイコン122
はアンプ133を介してDC端子の端子電圧を監視し、
バッテリパック135の接続の有無を判別する。端子電
圧が4V以上のときは、ワンチップマイコン122は放
電を行うためにトランジスタ117をオフにした後トラ
ンジスタ131、切替え用トランジスタ129をオンに
して放電を開始すると同時にトランジスタ125をオン
にしてLED112を点灯させて放電中であることを表
示する。放電は放電回路128により行われ、電池1時
間あたりの定格電流700mAで端子電圧が4V以下に
なるまで行われる。ワンチップマイコン122はアンプ
133を介して入力される端子電圧を監視し、端子電圧
が4V以下になったことが判別されるとトランジスタ1
31及び切替え用トランジスタ129をオフにして放電
を終了させると共に、トランジスタ125をオフにして
LED112の放電表示を停止し、スイッチングトラン
ジスタ117をオンにして充電を開始すると同時に、ト
ランジスタ123をオンにしてLED111を点灯させ
て充電中であることを表示する。ワンチップマイコン1
22は一定間隔で内蔵のADコンバータからの入力をサ
ンプリングして−ΔVの検出を行う。即ち、アンプ13
3を介して入力された端子電圧のサンプル値の最大値を
記憶し、次に入力された端子電圧のサンプル値を差し引
くことにより−ΔVを算出し、−ΔV値が満充電を示す
所定値(例えば100mV)以上となったことが検出さ
れるとトランジスタ117をオフにして充電を終了する
と同時にトランジスタ123をオフにしてLED111
を消灯して充電の終了を表示する。
【0010】
【発明が解決しようとする課題】しかしながら、上記図
28に示した従来例においては、携帯型電子情報機器が
図30で示されるようなバックアップサイクルで使用さ
れている場合、夜間および週末は主電源102を抜き、
バックアップ電源103が作動するように構成されてい
るため、バックアップ電源の電池の交換サイクルが短く
なるという問題点があった。また、図29に示されるス
ーパーキャパシタ107を接続した場合には、スーパー
キャパシタ107の容量が少ないため、長期間のバック
アップができないという問題があった。
28に示した従来例においては、携帯型電子情報機器が
図30で示されるようなバックアップサイクルで使用さ
れている場合、夜間および週末は主電源102を抜き、
バックアップ電源103が作動するように構成されてい
るため、バックアップ電源の電池の交換サイクルが短く
なるという問題点があった。また、図29に示されるス
ーパーキャパシタ107を接続した場合には、スーパー
キャパシタ107の容量が少ないため、長期間のバック
アップができないという問題があった。
【0011】また、上記動作モードおよびウェイトモー
ドの2モードにより電源電圧を切り換える従来例では、
上記2つのモードのみを使用しているため、低消費電力
化には限界があり、特に近年のようにデバイス自体がワ
イドレンジ電圧範囲を持ち、3V〜5Vまでの動作が可
能な状態では、きめ細かく電源電圧の制御を行い得ず、
十分な効果を得難いという問題点があった。
ドの2モードにより電源電圧を切り換える従来例では、
上記2つのモードのみを使用しているため、低消費電力
化には限界があり、特に近年のようにデバイス自体がワ
イドレンジ電圧範囲を持ち、3V〜5Vまでの動作が可
能な状態では、きめ細かく電源電圧の制御を行い得ず、
十分な効果を得難いという問題点があった。
【0012】さらに、上記放電機能を有する充電装置
は、充電時には必ず放電を行なってから充電を開始する
ため、電池の劣化を早めたり、充電時間が余分にかかる
という問題点があった。
は、充電時には必ず放電を行なってから充電を開始する
ため、電池の劣化を早めたり、充電時間が余分にかかる
という問題点があった。
【0013】本発明は上記事情に鑑みてなされたもの
で、その第1の目的は、バックアップ電源の交換サイク
ルを延ばすことが出来る電子情報機器の電源回路を提供
することである。
で、その第1の目的は、バックアップ電源の交換サイク
ルを延ばすことが出来る電子情報機器の電源回路を提供
することである。
【0014】また、本発明の第2の目的は、きめ細かく
電源電圧の制御を行うことにより、消費電力を低くする
ことができる電子情報機器の電源回路を提供することで
ある。
電源電圧の制御を行うことにより、消費電力を低くする
ことができる電子情報機器の電源回路を提供することで
ある。
【0015】さらに、本発明の第3の目的は、メモリ効
果を防止すると共に電池の劣化を防止し、且つ充電時間
を短縮することができる電子情報機器の電源の充電装置
を提供することを第3の目的とする。
果を防止すると共に電池の劣化を防止し、且つ充電時間
を短縮することができる電子情報機器の電源の充電装置
を提供することを第3の目的とする。
【0016】
【課題を解決するための手段】上記第1のの目的を達成
するために本発明に係る電子情報機器の電源回路は、電
子情報機器本体に電力を供給する主電源と、前記主電源
のバックアップを行うバックアップ電源と、前記バック
アップ電源を補助する補助電源とを備えたことを特徴と
するものである。
するために本発明に係る電子情報機器の電源回路は、電
子情報機器本体に電力を供給する主電源と、前記主電源
のバックアップを行うバックアップ電源と、前記バック
アップ電源を補助する補助電源とを備えたことを特徴と
するものである。
【0017】また、前記電気回路は、前記バックアップ
電源から前記補助電源への電流の逆流を防止する第1の
逆流防止手段と、前記補助電源から前記主電源への電流
の逆流を防止する第2の逆流防止手段とを備えたことを
特徴とする。
電源から前記補助電源への電流の逆流を防止する第1の
逆流防止手段と、前記補助電源から前記主電源への電流
の逆流を防止する第2の逆流防止手段とを備えたことを
特徴とする。
【0018】また、前記補助電源の放電経路に、該補助
電源の充電電圧より低い電圧を出力するための低電力出
力手段を備えたことを特徴とする。
電源の充電電圧より低い電圧を出力するための低電力出
力手段を備えたことを特徴とする。
【0019】また、上記第2の目的を達成するため、本
発明は、入出力要求または予め設定された時間的要求に
基づいて割り込みを発生する割り込み発生手段と、前記
割り込み発生手段により発生した割り込みの処理内容に
応じて電源電圧を変更する電圧変更手段と、前記割り込
み処理直前の電源電圧を記憶する電圧記憶手段と、各割
り込み処理の終了に応じて前記電圧記憶手段により記憶
された電圧を復旧する電圧復旧手段とを備えたことを特
徴とするものである。
発明は、入出力要求または予め設定された時間的要求に
基づいて割り込みを発生する割り込み発生手段と、前記
割り込み発生手段により発生した割り込みの処理内容に
応じて電源電圧を変更する電圧変更手段と、前記割り込
み処理直前の電源電圧を記憶する電圧記憶手段と、各割
り込み処理の終了に応じて前記電圧記憶手段により記憶
された電圧を復旧する電圧復旧手段とを備えたことを特
徴とするものである。
【0020】また、上記第3の目的を達成するため、本
発明は、充電可能な二次電池を収納すると共に前記二次
電池の充電の回数を記録する充電回数記録手段を有する
バッテリパックと、前記二次電池を放電させる放電手段
と、前記二次電池を充電する充電手段と、前記充電回数
記録手段により記録された充電の回数を読み出す読み出
し手段と、前記充電の回数が所定の回数に達したか否か
を判別する判別手段とを備え、前記判別手段により充電
回数が所定の回数に達したことが判別されたときは、放
電を行なった後に充電を行うことを特徴とするものであ
る。
発明は、充電可能な二次電池を収納すると共に前記二次
電池の充電の回数を記録する充電回数記録手段を有する
バッテリパックと、前記二次電池を放電させる放電手段
と、前記二次電池を充電する充電手段と、前記充電回数
記録手段により記録された充電の回数を読み出す読み出
し手段と、前記充電の回数が所定の回数に達したか否か
を判別する判別手段とを備え、前記判別手段により充電
回数が所定の回数に達したことが判別されたときは、放
電を行なった後に充電を行うことを特徴とするものであ
る。
【0021】好ましくは、前記所定の回数を設定する充
電回数設定手段を有することを特徴とする。
電回数設定手段を有することを特徴とする。
【0022】
【作用】請求項1の構成によると、補助電源によりバッ
クアップ電源の出力電圧が補助される。
クアップ電源の出力電圧が補助される。
【0023】また、請求項2の構成により、前記バック
アップ電源から前記補助電源への電流の逆流及び前記補
助電源から前記主電源への電流の逆流が防止される。
アップ電源から前記補助電源への電流の逆流及び前記補
助電源から前記主電源への電流の逆流が防止される。
【0024】また、請求項3の構成により、低電力出力
手段により補助電源の出力電圧が低く抑えられる。
手段により補助電源の出力電圧が低く抑えられる。
【0025】また、請求項4の構成によると、入出力要
求または予め設定された時間的要求に基づいて発生した
割り込みの処理内容に応じて供給される電源電圧が変更
され、該割り込み処理直前の電源電圧が記憶される。ま
た、該割り込み処理が終了すると元の電源電圧に復旧す
る。
求または予め設定された時間的要求に基づいて発生した
割り込みの処理内容に応じて供給される電源電圧が変更
され、該割り込み処理直前の電源電圧が記憶される。ま
た、該割り込み処理が終了すると元の電源電圧に復旧す
る。
【0026】また、請求項5の構成によれば、判別手段
により充電回数が所定の回数に達したことが判別される
と、放電を行なった後に充電が行われる。
により充電回数が所定の回数に達したことが判別される
と、放電を行なった後に充電が行われる。
【0027】また、請求項6の構成によれば、前記充電
回数を予め設定することができる。
回数を予め設定することができる。
【0028】
【実施例】まず、本発明の第1実施例を、図1乃至図6
を参照して詳説する。
を参照して詳説する。
【0029】図1は、本実施例にかかる電源回路を有す
る携帯型電子情報機器の内部構成を示すブロック図であ
る。電子情報機器は、情報を処理するマイクロプロセッ
サからなるメインCPU1と、割り込みの制御を行う割
り込みコントローラ2と、外部とのインターフェイスを
行うシリアルI/F部3と、電源のオン/オフを制御
し、且つ時間を計時するサブCPU4と、様々な処理に
必要とされるインターバル等のタイミングを作るための
タイマ5と、データの表示を行うLCD6と、OS及び
文字フォント情報等が記録されているROM7と、入力
された情報を記録するRAM8と、メディアとなるメモ
リカード9とから構成されている。
る携帯型電子情報機器の内部構成を示すブロック図であ
る。電子情報機器は、情報を処理するマイクロプロセッ
サからなるメインCPU1と、割り込みの制御を行う割
り込みコントローラ2と、外部とのインターフェイスを
行うシリアルI/F部3と、電源のオン/オフを制御
し、且つ時間を計時するサブCPU4と、様々な処理に
必要とされるインターバル等のタイミングを作るための
タイマ5と、データの表示を行うLCD6と、OS及び
文字フォント情報等が記録されているROM7と、入力
された情報を記録するRAM8と、メディアとなるメモ
リカード9とから構成されている。
【0030】図2は、前記サブCPU4とその周辺要素
との結線を示す回路である。図2において、サブCPU
4には電源オンスイッチ10と、電源オフスイッチ11
と、電源がオン状態であるときに計時を行うためのメイ
ンクロックを生成する水晶振動子12と、電源がオフ状
態にあるときに計時を行うためのサブクロックを生成す
る水晶振動子13とが接続されており、予め設定された
プログラムにより時間の計時が行われる。
との結線を示す回路である。図2において、サブCPU
4には電源オンスイッチ10と、電源オフスイッチ11
と、電源がオン状態であるときに計時を行うためのメイ
ンクロックを生成する水晶振動子12と、電源がオフ状
態にあるときに計時を行うためのサブクロックを生成す
る水晶振動子13とが接続されており、予め設定された
プログラムにより時間の計時が行われる。
【0031】図3は、本実施例にかかる、携帯型電子情
報機器に電源電圧を供給するための電源回路の構成を示
す回路図である。電源電圧VCCを供給する、二次電池
からなる主電源14は、電源電圧のオンオフを行うスイ
ッチングトランジスタ15を介してドロッパー型レギュ
レータ16に接続されており、前記主電源による出力電
圧は、該レギュレータ16により5Vに安定化され、コ
ンデンサ17によりリップルを取り除かれた後、電源電
圧VCCとして出力される。前記スイッチングトランジ
スタ15は、該スイッチングトランジスタ15のベース
電流を制御する抵抗18を介してドライブ用トランジス
タ19に接続され、更に該トランジスタ19のベース電
流を制御する抵抗20を介してサブCPU4に接続され
ており、サブCPU4より出力される信号P0の出力レ
ベルにより制御される。また、バックアップ専用の、一
次電池からなるバックアップ電源21は、バックアップ
電源を保護するための抵抗22及び電流の逆流防止用の
ダイオード23を介して、サブCPU4及びRAM8に
バックアップ電圧VBBを供給する。
報機器に電源電圧を供給するための電源回路の構成を示
す回路図である。電源電圧VCCを供給する、二次電池
からなる主電源14は、電源電圧のオンオフを行うスイ
ッチングトランジスタ15を介してドロッパー型レギュ
レータ16に接続されており、前記主電源による出力電
圧は、該レギュレータ16により5Vに安定化され、コ
ンデンサ17によりリップルを取り除かれた後、電源電
圧VCCとして出力される。前記スイッチングトランジ
スタ15は、該スイッチングトランジスタ15のベース
電流を制御する抵抗18を介してドライブ用トランジス
タ19に接続され、更に該トランジスタ19のベース電
流を制御する抵抗20を介してサブCPU4に接続され
ており、サブCPU4より出力される信号P0の出力レ
ベルにより制御される。また、バックアップ専用の、一
次電池からなるバックアップ電源21は、バックアップ
電源を保護するための抵抗22及び電流の逆流防止用の
ダイオード23を介して、サブCPU4及びRAM8に
バックアップ電圧VBBを供給する。
【0032】バックアップ電源21の出力を補助するた
めの補助電源24は、充電用抵抗25及び逆流防止用ダ
イオード26を介して主電源14に接続されている。該
補助電源24の充電は、主電源14により行われる。ま
た、前記補助電源24はドロッパー型のレギュレータ2
7に接続され、さらに逆流防止用ダイオード28および
23を介してバックアップ電源21に接続されている。
補助電源24からの出力電圧はレギュレータ27により
4Vまで降圧され、ダイオード28を通り、バックアッ
プ電源21とともにバックアップ電源電圧VBBを供給
する。
めの補助電源24は、充電用抵抗25及び逆流防止用ダ
イオード26を介して主電源14に接続されている。該
補助電源24の充電は、主電源14により行われる。ま
た、前記補助電源24はドロッパー型のレギュレータ2
7に接続され、さらに逆流防止用ダイオード28および
23を介してバックアップ電源21に接続されている。
補助電源24からの出力電圧はレギュレータ27により
4Vまで降圧され、ダイオード28を通り、バックアッ
プ電源21とともにバックアップ電源電圧VBBを供給
する。
【0033】また、レギュレータ16とリップル除去用
コンデンサ17の接続点とダイオード23との間にはダ
イオード29が接続されており、電子情報機器が動作し
ているときは、前記レギュレータ16の出力電圧は前記
ダイオード29を介してバックアップ電源21とともに
VBBとして供給される。
コンデンサ17の接続点とダイオード23との間にはダ
イオード29が接続されており、電子情報機器が動作し
ているときは、前記レギュレータ16の出力電圧は前記
ダイオード29を介してバックアップ電源21とともに
VBBとして供給される。
【0034】本実施例では、主電源14として二次電池
であるニッカド(Ni−Cd)電池を、バックアップ電
源21として一次電池であるリチウム電池を、補助電源
24としてスーパーキャパシタを使用している。
であるニッカド(Ni−Cd)電池を、バックアップ電
源21として一次電池であるリチウム電池を、補助電源
24としてスーパーキャパシタを使用している。
【0035】上記構成において、主電源14がオフ状態
にあるときは、サブCPU4は水晶振動子13により生
成されるサブクロックに基づいて動作し、ROM7から
読み出されたプログラムに従って時間の計時が行われ
る。この状態で電源オンスイッチ10が押下されると、
サブCPU4により動作クロックが水晶振動子12によ
り生成されるメインクロックに切り換えられ、前記プロ
グラムに基づいて信号P0がハイレベルに立ち上げられ
る。該信号P0がハイレベルになることにより、抵抗2
0を通りトランジスタ19にベース電流が流れ込んでト
ランジスタ19がオンになり、次いで抵抗18を介して
スイッチングトランジスタ15にベース電流が流れ込
み、スイッチングトランジスタ15がオンになる。スイ
ッチングトランジスタ15がオンになると、主電源14
の出力電圧はレギュレータ16に入力され、5Vに安定
化された後に、コンデンサ17によりリップルを取り除
かれて電源電圧VCCとして、及びダイオード29を介
してバックアップ電源電圧VBBとして出力される。こ
の電源オンの状態では、サブCPU4はメインクロック
に基づいて時間の計時を行う。
にあるときは、サブCPU4は水晶振動子13により生
成されるサブクロックに基づいて動作し、ROM7から
読み出されたプログラムに従って時間の計時が行われ
る。この状態で電源オンスイッチ10が押下されると、
サブCPU4により動作クロックが水晶振動子12によ
り生成されるメインクロックに切り換えられ、前記プロ
グラムに基づいて信号P0がハイレベルに立ち上げられ
る。該信号P0がハイレベルになることにより、抵抗2
0を通りトランジスタ19にベース電流が流れ込んでト
ランジスタ19がオンになり、次いで抵抗18を介して
スイッチングトランジスタ15にベース電流が流れ込
み、スイッチングトランジスタ15がオンになる。スイ
ッチングトランジスタ15がオンになると、主電源14
の出力電圧はレギュレータ16に入力され、5Vに安定
化された後に、コンデンサ17によりリップルを取り除
かれて電源電圧VCCとして、及びダイオード29を介
してバックアップ電源電圧VBBとして出力される。こ
の電源オンの状態では、サブCPU4はメインクロック
に基づいて時間の計時を行う。
【0036】一方、電源がオン状態にあるときに電源オ
フスイッチ11が押下されると、サブCPU4により動
作クロックが水晶振動子12により生成されるメインク
ロックから水晶振動子13により生成されるサブクロッ
クに切り換えられ、同時に信号P0はハイレベルからロ
ーレベルに立ち下げられる。信号P0がローレベルにな
ることにより抵抗20を通してトランジスタ19へ供給
されていた電流は切断され、トランジスタ19はオフに
なる。従って、スイッチングトランジスタ15のベース
電流は供給されなくなるのでオフになり、主電源14に
よるVCC及びVBBへの電源供給が行われなくなる。
フスイッチ11が押下されると、サブCPU4により動
作クロックが水晶振動子12により生成されるメインク
ロックから水晶振動子13により生成されるサブクロッ
クに切り換えられ、同時に信号P0はハイレベルからロ
ーレベルに立ち下げられる。信号P0がローレベルにな
ることにより抵抗20を通してトランジスタ19へ供給
されていた電流は切断され、トランジスタ19はオフに
なる。従って、スイッチングトランジスタ15のベース
電流は供給されなくなるのでオフになり、主電源14に
よるVCC及びVBBへの電源供給が行われなくなる。
【0037】上記のようにして電源のオン/オフ制御が
なされているときのサブCPU4の動作を、図4に示さ
れるフローチャートを参照して説明する。
なされているときのサブCPU4の動作を、図4に示さ
れるフローチャートを参照して説明する。
【0038】まず、動作クロックをサブクロックに、信
号P0をローレベルにする等のイニシャル処理が行われ
(ステップS1)、電源オンスイッチ10が押下される
のを待つ(ステップS2)。電源オンスイッチ10が押
下されると、動作クロックがサブクロックからメインク
ロックに切り換えられる(ステップS3)。次いで、信
号P0がハイレベルに立ち上げられ(ステップS4)、
前述のような動作により電源がオン状態にされる。電源
オフスイッチ11が押下されるのを待ち(ステップS
5)、電源オフスイッチ11が押下されると信号P0が
ハイレベルからローレベルへ立ち下げられ(ステップS
6)、動作クロックがメインクロックからサブクロック
に切り換えられ(ステップS7)、イニシャル状態に戻
る。以下同様に、ステップS2からステップS7を繰り
返す。
号P0をローレベルにする等のイニシャル処理が行われ
(ステップS1)、電源オンスイッチ10が押下される
のを待つ(ステップS2)。電源オンスイッチ10が押
下されると、動作クロックがサブクロックからメインク
ロックに切り換えられる(ステップS3)。次いで、信
号P0がハイレベルに立ち上げられ(ステップS4)、
前述のような動作により電源がオン状態にされる。電源
オフスイッチ11が押下されるのを待ち(ステップS
5)、電源オフスイッチ11が押下されると信号P0が
ハイレベルからローレベルへ立ち下げられ(ステップS
6)、動作クロックがメインクロックからサブクロック
に切り換えられ(ステップS7)、イニシャル状態に戻
る。以下同様に、ステップS2からステップS7を繰り
返す。
【0039】上記の電源回路において、主電源14が電
源回路に接続されている場合は、補助電源24は、主電
源14から出力され抵抗25により制限された電流によ
り充電される。主電源14に用いられているニッカド電
池は通常充電された状態で6.5〜7.0Vを出力し、
補助電源24はダイオード26及び抵抗25による電圧
ドロップを差し引いた電圧で充電される。
源回路に接続されている場合は、補助電源24は、主電
源14から出力され抵抗25により制限された電流によ
り充電される。主電源14に用いられているニッカド電
池は通常充電された状態で6.5〜7.0Vを出力し、
補助電源24はダイオード26及び抵抗25による電圧
ドロップを差し引いた電圧で充電される。
【0040】補助電源24の充電後、主電源14が取り
外されると、電子情報機器本体にはバックアップ電圧V
BBが供給される。バックアップ電圧VBBは、補助電
源24の電圧がバックアップ電源21の出力電圧にほぼ
等しくなるまでは、補助電源24から供給される。ま
た、主電源14が取り外されている状態で補助電源24
の出力電圧がバックアップ電源21の出力電圧にほぼ等
しくなると、抵抗22及びダイオード23を介してバッ
クアップ電源21による電源供給が開始される。
外されると、電子情報機器本体にはバックアップ電圧V
BBが供給される。バックアップ電圧VBBは、補助電
源24の電圧がバックアップ電源21の出力電圧にほぼ
等しくなるまでは、補助電源24から供給される。ま
た、主電源14が取り外されている状態で補助電源24
の出力電圧がバックアップ電源21の出力電圧にほぼ等
しくなると、抵抗22及びダイオード23を介してバッ
クアップ電源21による電源供給が開始される。
【0041】補助電源24のスーパーキャパシタによる
出力電圧は、レギュレータ27により4Vに落とされて
出力されるので、従来のようにレギュレータを介さずに
バックアップ電源電圧VBBを供給する場合と比較し
て、より低い電圧が供給され、バックアップの時間をさ
らに延ばすことが可能である。
出力電圧は、レギュレータ27により4Vに落とされて
出力されるので、従来のようにレギュレータを介さずに
バックアップ電源電圧VBBを供給する場合と比較し
て、より低い電圧が供給され、バックアップの時間をさ
らに延ばすことが可能である。
【0042】図5は、本実施例で補助電圧24として用
いられているスーパーキャパシタの充放電サイクルを示
す図である。該スーパーキャパシタは抵抗25により制
御された電流により充電され、約2時間で満充電とな
り、16時間以上のバックアップが可能となるように構
成されている。
いられているスーパーキャパシタの充放電サイクルを示
す図である。該スーパーキャパシタは抵抗25により制
御された電流により充電され、約2時間で満充電とな
り、16時間以上のバックアップが可能となるように構
成されている。
【0043】また、補助電源24として、スーパーキャ
パシタの代わりに充電可能な二次電池を用いても上記と
同様の効果が得られることはいうまでもない。
パシタの代わりに充電可能な二次電池を用いても上記と
同様の効果が得られることはいうまでもない。
【0044】更に、図6に示すように、補助電源24か
らVBBへの電源供給を、抵抗25を介さずに実行する
ことも可能である。このような構成は、バックアップの
対象となる負荷が重いときに有効である。
らVBBへの電源供給を、抵抗25を介さずに実行する
ことも可能である。このような構成は、バックアップの
対象となる負荷が重いときに有効である。
【0045】図7は、本実施例を適用した携帯型電子情
報機器を使用した場合の、1週間のバックアップサイク
ルを示す図である。夜間及び週末は主電源が本体から取
り出されているため、バックアップ電源21及び補助電
源24により供給電圧VBBを得るが、補助電源による
バックアップ電圧VBBの供給時間が従来より長いの
で、夜間にバックアップ電源を消費することはほとんど
ない。また、週末は補助電源によるVBB供給を行った
後にバックアップ電源によるVBB供給を行うので、バ
ックアップ電源21を長期間使用することができる。
報機器を使用した場合の、1週間のバックアップサイク
ルを示す図である。夜間及び週末は主電源が本体から取
り出されているため、バックアップ電源21及び補助電
源24により供給電圧VBBを得るが、補助電源による
バックアップ電圧VBBの供給時間が従来より長いの
で、夜間にバックアップ電源を消費することはほとんど
ない。また、週末は補助電源によるVBB供給を行った
後にバックアップ電源によるVBB供給を行うので、バ
ックアップ電源21を長期間使用することができる。
【0046】このようにして、補助電源24によりバッ
クアップ電源21を補助することにより、バックアップ
電源の消耗を軽減し、バックアップ電源の交換サイクル
を延ばすことが可能となる。
クアップ電源21を補助することにより、バックアップ
電源の消耗を軽減し、バックアップ電源の交換サイクル
を延ばすことが可能となる。
【0047】さらに、主電源への逆流防止用ダイオード
26とバックアップ電源21から補助電源24への逆流
防止用ダイオード28を設けたことにより、バックアッ
プ電源から補助電源への充電が防止され、バックアップ
電源の消耗を防止することができる。
26とバックアップ電源21から補助電源24への逆流
防止用ダイオード28を設けたことにより、バックアッ
プ電源から補助電源への充電が防止され、バックアップ
電源の消耗を防止することができる。
【0048】次に、本発明の第2実施例を、図8乃至図
15を参照して詳説する。
15を参照して詳説する。
【0049】図8は、本実施例に係る電源回路が適用さ
れる携帯型電子情報機器の内部構成を示すブロック図で
ある。同図において、前述した第1実施例と対応する要
素には同一符号を付してある。
れる携帯型電子情報機器の内部構成を示すブロック図で
ある。同図において、前述した第1実施例と対応する要
素には同一符号を付してある。
【0050】本実施例の電子情報機器は、情報を処理す
るメインCPU1と、割り込みの制御を行う割り込みコ
ントローラ2と、外部とのインターフェイスを行い割り
込みを発生するシリアルI/F部3と、様々な処理に必
要とされるインターバル等のタイミングを作るタイマ5
と、データの表示を行うLCD6と、OS及び文字フォ
ント情報等が記録されているROM7と、入力された情
報及び割り込み制御が行われる前の携帯型電子情報機器
の電圧をスタック記憶するRAM8と、メディアとなる
メモリカード9と、不図示の入力キーによる入力情報に
基づいて割り込みを発生するキーボードコントローラ3
2と、時間を計時するリアルタイムクロック33と、電
圧の制御を行うための信号P0、P1、P2を出力する
IOポート34とから構成されている。前記割り込みコ
ントローラ2は、タイマ5と、メモリカード9と、シリ
アルI/F部3と、キーボードコントローラ32とによ
り発生される割り込み信号に基づいて、割り込み制御信
号をメインCPU1に出力する。また、RAM8内に設
けられ、電圧の状態を記憶するためのスタックは、図9
に示されるようなスタックポインタによりアドレスが指
定されており、データを読み込むことによりアドレスが
−1、データを取り出すことによりアドレスが+1され
るメモリから構成される。
るメインCPU1と、割り込みの制御を行う割り込みコ
ントローラ2と、外部とのインターフェイスを行い割り
込みを発生するシリアルI/F部3と、様々な処理に必
要とされるインターバル等のタイミングを作るタイマ5
と、データの表示を行うLCD6と、OS及び文字フォ
ント情報等が記録されているROM7と、入力された情
報及び割り込み制御が行われる前の携帯型電子情報機器
の電圧をスタック記憶するRAM8と、メディアとなる
メモリカード9と、不図示の入力キーによる入力情報に
基づいて割り込みを発生するキーボードコントローラ3
2と、時間を計時するリアルタイムクロック33と、電
圧の制御を行うための信号P0、P1、P2を出力する
IOポート34とから構成されている。前記割り込みコ
ントローラ2は、タイマ5と、メモリカード9と、シリ
アルI/F部3と、キーボードコントローラ32とによ
り発生される割り込み信号に基づいて、割り込み制御信
号をメインCPU1に出力する。また、RAM8内に設
けられ、電圧の状態を記憶するためのスタックは、図9
に示されるようなスタックポインタによりアドレスが指
定されており、データを読み込むことによりアドレスが
−1、データを取り出すことによりアドレスが+1され
るメモリから構成される。
【0051】図10は、本実施例にかかる電源回路の構
成を示す回路図である。本実施例に使用されている電池
35は通常1〜1.5Vの範囲で変動し、その出力側は
昇圧用のチョークコイル36及びダイオード37を介し
てバックアップ電源端子に、さらにスイッチ39を介し
て電源端子にそれぞれ接続され、前記ダイオード37の
出力側と接地間にはリップル除去用コンデンサ38が接
続されている。電池35の出力は昇圧用のチョークコイ
ル36により昇圧され、ダイオード37を通過して、リ
ップル除去用コンデンサ38によりリップルが除去され
た後、バックアップ電源電圧VBB及び電源電圧VCC
として出力される。電源電圧VCCのオンオフは、前記
スイッチ39により行われる。また、チョークコイル3
6の出力側にはスイッチングトランジスタ40及びスイ
ッチングレギュレータ41が接続され、電源の昇圧を制
御する。ダイオード37とスイッチ39との間には、出
力電圧VCCを3Vに分圧するため分圧回路42と、V
CCを4Vに分圧するための分圧回路43と、VCCを
5Vに分圧するための分圧回路44とが接続され、各分
圧回路の接続点は、それぞれアナログスイッチ45、4
6、47を介して前記スイッチングレギュレータ40の
出力側に接続されている。電源回路のオン/オフの制御
及び電源電圧VCCの決定は、前記IOポート34から
出力される信号P0、P1、P2により行われる。前記
信号P0、P1、P2は、アナログスイッチ45、4
6、47の制御端子にそれぞれ入力され、ローレベルの
信号が入力されたアナログスイッチはオフ状態に、ハイ
レベルの信号が入力されたアナログスイッチはオン状態
になる。
成を示す回路図である。本実施例に使用されている電池
35は通常1〜1.5Vの範囲で変動し、その出力側は
昇圧用のチョークコイル36及びダイオード37を介し
てバックアップ電源端子に、さらにスイッチ39を介し
て電源端子にそれぞれ接続され、前記ダイオード37の
出力側と接地間にはリップル除去用コンデンサ38が接
続されている。電池35の出力は昇圧用のチョークコイ
ル36により昇圧され、ダイオード37を通過して、リ
ップル除去用コンデンサ38によりリップルが除去され
た後、バックアップ電源電圧VBB及び電源電圧VCC
として出力される。電源電圧VCCのオンオフは、前記
スイッチ39により行われる。また、チョークコイル3
6の出力側にはスイッチングトランジスタ40及びスイ
ッチングレギュレータ41が接続され、電源の昇圧を制
御する。ダイオード37とスイッチ39との間には、出
力電圧VCCを3Vに分圧するため分圧回路42と、V
CCを4Vに分圧するための分圧回路43と、VCCを
5Vに分圧するための分圧回路44とが接続され、各分
圧回路の接続点は、それぞれアナログスイッチ45、4
6、47を介して前記スイッチングレギュレータ40の
出力側に接続されている。電源回路のオン/オフの制御
及び電源電圧VCCの決定は、前記IOポート34から
出力される信号P0、P1、P2により行われる。前記
信号P0、P1、P2は、アナログスイッチ45、4
6、47の制御端子にそれぞれ入力され、ローレベルの
信号が入力されたアナログスイッチはオフ状態に、ハイ
レベルの信号が入力されたアナログスイッチはオン状態
になる。
【0052】上記構成において、通常の使用ではメイン
CPU1はアイドル状態で動作しており、IOポート3
4からの出力信号P0はハイレベルに、P1及びP2は
各々ローレベルに出力され、電源電圧VCCは3Vを出
力するように制御されている。
CPU1はアイドル状態で動作しており、IOポート3
4からの出力信号P0はハイレベルに、P1及びP2は
各々ローレベルに出力され、電源電圧VCCは3Vを出
力するように制御されている。
【0053】この状態で、図示しない入力キーにより情
報の入力が行われると、キーボードコントローラ32は
割り込みコントローラ2に対してキー入力の割り込み信
号を出力する。割り込みコントローラ2は入力された信
号に基づいて、メインCPU1に割り込みプログラムを
起動させる信号を送る。メインCPU1により行われる
割り込みプログラムから起動される各タスクを、図11
に示す。
報の入力が行われると、キーボードコントローラ32は
割り込みコントローラ2に対してキー入力の割り込み信
号を出力する。割り込みコントローラ2は入力された信
号に基づいて、メインCPU1に割り込みプログラムを
起動させる信号を送る。メインCPU1により行われる
割り込みプログラムから起動される各タスクを、図11
に示す。
【0054】本実施例では、該タスクは、シリアルイン
ターフェイス(シリアルI/F)タスク、メモリカード
タスク、キーボードタスク等を含み、シリアルI/Fタ
スク及びメモリカードタスクが実行されるためには5
V、キータスクには4V、アイドルタスクには3Vの電
源電圧が必要とされ、シリアルI/Fタスク、メモリカ
ードタスク、キータスク、アイドルタスクの順で処理の
実行の優先度が低くなるものとする。また、各タスクと
電圧との関係は、あらかじめROM7又はRAM8等に
格納されているとする。
ターフェイス(シリアルI/F)タスク、メモリカード
タスク、キーボードタスク等を含み、シリアルI/Fタ
スク及びメモリカードタスクが実行されるためには5
V、キータスクには4V、アイドルタスクには3Vの電
源電圧が必要とされ、シリアルI/Fタスク、メモリカ
ードタスク、キータスク、アイドルタスクの順で処理の
実行の優先度が低くなるものとする。また、各タスクと
電圧との関係は、あらかじめROM7又はRAM8等に
格納されているとする。
【0055】図12は、キータスクの処理を説明するフ
ローチャートである。キーの処理を行うためには、図1
1に示したように、4Vの出力電圧VCCが必要とな
る。まず最初に、IOポート34からの出力信号P0、
P1、P2の各状態、すなわち、P0がハイレベル、P
1及びP2がローレベルである状態をRAM8のスタッ
クに記憶させる(ステップS11)。キーの処理を行う
ために必要な4V以上の電圧を供給するべく分圧回路4
3をオン状態にするために、信号P0及びP2をローレ
ベルに、信号P1をハイレベルにする(ステップS1
2)。次いで、入力された情報により行うべき処理を選
択し(ステップS13)、選択された処理を実行する
(ステップS14またはS15〜S17)。ステップS
13でキーの処理を選択した場合は、一度キーの処理を
行った後(ステップS15)にECBウエイト(イベン
ト待ち)状態に入る(ステップS16)。ステップS1
6が終了し、ECBウエイト状態から復帰してキー処理
が再度実行されると(ステップS17)、ステップS1
1において現在のキータスク実行直前に記憶された信号
P0,P1,P2の各状態が読み出され(S18)、読
み出した信号P0、P1、P2を出力することによりア
ナログスイッチ45、46、47をキータスク前の状態
にし、キータスク処理前の電圧3Vを復帰させる(ステ
ップS19)。
ローチャートである。キーの処理を行うためには、図1
1に示したように、4Vの出力電圧VCCが必要とな
る。まず最初に、IOポート34からの出力信号P0、
P1、P2の各状態、すなわち、P0がハイレベル、P
1及びP2がローレベルである状態をRAM8のスタッ
クに記憶させる(ステップS11)。キーの処理を行う
ために必要な4V以上の電圧を供給するべく分圧回路4
3をオン状態にするために、信号P0及びP2をローレ
ベルに、信号P1をハイレベルにする(ステップS1
2)。次いで、入力された情報により行うべき処理を選
択し(ステップS13)、選択された処理を実行する
(ステップS14またはS15〜S17)。ステップS
13でキーの処理を選択した場合は、一度キーの処理を
行った後(ステップS15)にECBウエイト(イベン
ト待ち)状態に入る(ステップS16)。ステップS1
6が終了し、ECBウエイト状態から復帰してキー処理
が再度実行されると(ステップS17)、ステップS1
1において現在のキータスク実行直前に記憶された信号
P0,P1,P2の各状態が読み出され(S18)、読
み出した信号P0、P1、P2を出力することによりア
ナログスイッチ45、46、47をキータスク前の状態
にし、キータスク処理前の電圧3Vを復帰させる(ステ
ップS19)。
【0056】このフローチャートに基づいて行われる処
理における各信号等のタイミングチャートを図13に示
す。キータスク実行直前には、信号P0、P1、P2が
夫々ハイレベル(H),ローレベル(L)、ローレベル
(L)の状態であり、出力電圧VCCは3Vに制御され
ている。ここで、キー入力割り込みがあると、信号P
0、P1、P2が夫々L、H、Lに切り換えられ、アナ
ログスイッチ45〜47の状態が変化して、出力電圧V
CCは4Vに制御される。キー入力処理が終了すると、
信号P0、P1、P2は再び以前の状態に戻され、元の
電圧3Vに復帰する。
理における各信号等のタイミングチャートを図13に示
す。キータスク実行直前には、信号P0、P1、P2が
夫々ハイレベル(H),ローレベル(L)、ローレベル
(L)の状態であり、出力電圧VCCは3Vに制御され
ている。ここで、キー入力割り込みがあると、信号P
0、P1、P2が夫々L、H、Lに切り換えられ、アナ
ログスイッチ45〜47の状態が変化して、出力電圧V
CCは4Vに制御される。キー入力処理が終了すると、
信号P0、P1、P2は再び以前の状態に戻され、元の
電圧3Vに復帰する。
【0057】次に、前記図12のステップS16のEC
Bウエイト状態にあるときに行われる、メモリカードタ
スクを実行する場合の電圧制御を、図14に示すフロー
チャートを参照して説明する。メモリカードタスクは、
本携帯型電子情報機器にカードを挿入することにより起
動される。前記図12のステップS15ではキータスク
による処理が行われており、信号P0、P1、P2は
L、H、Lとなっている。メモリカードタスクを起動さ
せるために必要とされる電源電圧VCCは5Vである。
まず、メモリカードタスクを実行する直前の電圧の状
態、すなわち信号P0、P1、P2の各状態をRAM8
のスタックに記憶させる(ステップS21)。次に、信
号P0、P1、P2をL、L、Hにし、出力電圧VCC
を5Vに制御した後(ステップS22)、メモリカード
の処理を行う(ステップS23)。その後、ステップS
10においてスタックに記憶させた信号P0、P1、P
2の各状態を読み出し(ステップS24)、信号P0、
P1、P2を各々メモリカードタスク実行前の状態に復
帰させる(ステップS25)。その後、キータスクにお
けるECBウエイト状態を解除するためにECBポスト
(イベント終了の通知)を行い(ステップS26)、メ
モリカードタスクを終了させる。このキータスクを実行
している途中にメモリカードタスクを行った場合のタイ
ミングチャートは図15に示されるとおりであり、図1
3と同様に説明できるので、説明を省略する。
Bウエイト状態にあるときに行われる、メモリカードタ
スクを実行する場合の電圧制御を、図14に示すフロー
チャートを参照して説明する。メモリカードタスクは、
本携帯型電子情報機器にカードを挿入することにより起
動される。前記図12のステップS15ではキータスク
による処理が行われており、信号P0、P1、P2は
L、H、Lとなっている。メモリカードタスクを起動さ
せるために必要とされる電源電圧VCCは5Vである。
まず、メモリカードタスクを実行する直前の電圧の状
態、すなわち信号P0、P1、P2の各状態をRAM8
のスタックに記憶させる(ステップS21)。次に、信
号P0、P1、P2をL、L、Hにし、出力電圧VCC
を5Vに制御した後(ステップS22)、メモリカード
の処理を行う(ステップS23)。その後、ステップS
10においてスタックに記憶させた信号P0、P1、P
2の各状態を読み出し(ステップS24)、信号P0、
P1、P2を各々メモリカードタスク実行前の状態に復
帰させる(ステップS25)。その後、キータスクにお
けるECBウエイト状態を解除するためにECBポスト
(イベント終了の通知)を行い(ステップS26)、メ
モリカードタスクを終了させる。このキータスクを実行
している途中にメモリカードタスクを行った場合のタイ
ミングチャートは図15に示されるとおりであり、図1
3と同様に説明できるので、説明を省略する。
【0058】上述したように、本実施例では、携帯型電
子情報機器において実行される各処理に応じてきめ細か
く電源電圧が制御され、処理に必要とされる電圧だけが
供給されるので、従来行われてきた動作モードとウエイ
トモードのみの2モードによる制御に比較して、消費電
力を低く制御することができる。また、全体の消費電力
が低く抑えられるので、電池の消耗を軽減し、長時間の
使用が可能となる。
子情報機器において実行される各処理に応じてきめ細か
く電源電圧が制御され、処理に必要とされる電圧だけが
供給されるので、従来行われてきた動作モードとウエイ
トモードのみの2モードによる制御に比較して、消費電
力を低く制御することができる。また、全体の消費電力
が低く抑えられるので、電池の消耗を軽減し、長時間の
使用が可能となる。
【0059】次に、本発明の第3実施例を、図16乃至
図19を参照して説明する。本実施例は、図8に示され
るIOポート34の出力側に接続され、信号P0、P
1、P2を制御する、双方向シリアルイン−パラレルア
ウトのシフトレジスタ48を電源電圧を記憶するスタッ
クとして用いるものである。図16は、このシフトレジ
スタ48の構成を示す回路図である。
図19を参照して説明する。本実施例は、図8に示され
るIOポート34の出力側に接続され、信号P0、P
1、P2を制御する、双方向シリアルイン−パラレルア
ウトのシフトレジスタ48を電源電圧を記憶するスタッ
クとして用いるものである。図16は、このシフトレジ
スタ48の構成を示す回路図である。
【0060】シフトレジスタ48は、D−フリップフロ
ップ49、50、ANDゲート51〜54、インバータ
55、56、ORゲート57等から構成されている。
ップ49、50、ANDゲート51〜54、インバータ
55、56、ORゲート57等から構成されている。
【0061】また、信号P0はANDゲート51の出力
から、信号P1はD−フリップフロップ49の出力端子
から、信号P2はD−フリップフロップ50の出力端子
からそれぞれ出力され、前述した図10のアナログスイ
ッチ45、46、47の制御端子に入力される。
から、信号P1はD−フリップフロップ49の出力端子
から、信号P2はD−フリップフロップ50の出力端子
からそれぞれ出力され、前述した図10のアナログスイ
ッチ45、46、47の制御端子に入力される。
【0062】また、シフトレジスタ48は、IOポート
34により電圧変換の方向(正方向3V→4V→5Vま
たは逆方向5V→4V→3V)を決定する信号DIR
と、信号P0、P1、P2のシフトを行う動作のタイミ
ングをはかるクロック信号CLKと、ハードウエアリセ
ット信号RESとを与えられる。前記クロック信号CL
KはD−フリップフロップ49、50のクロック端子に
入力され、前記D−フリップフロップ49、50は信号
CLKの立上がりで作動する。ハードウエアリセット信
号RESはインバータ56を介してD−フリップフロッ
プ49、50の制御端子に入力され、該信号RESは、
図10の電源スイッチ39の投入によりハイレベルの信
号を出力し、一定の時間が経過するとローレベルの信号
を出力するものである。このローレベルの信号RESが
インバータ56でハイレベルに反転されてD−フリップ
フロップ49、50の制御端子に入力されることにより
D−フリップフロップ49、50はリセットが解除さ
れ、動作状態になる。また、信号DIRはANDゲート
52、54に直接、ANDゲート53にインバータ55
を介してそれぞれ入力される。
34により電圧変換の方向(正方向3V→4V→5Vま
たは逆方向5V→4V→3V)を決定する信号DIR
と、信号P0、P1、P2のシフトを行う動作のタイミ
ングをはかるクロック信号CLKと、ハードウエアリセ
ット信号RESとを与えられる。前記クロック信号CL
KはD−フリップフロップ49、50のクロック端子に
入力され、前記D−フリップフロップ49、50は信号
CLKの立上がりで作動する。ハードウエアリセット信
号RESはインバータ56を介してD−フリップフロッ
プ49、50の制御端子に入力され、該信号RESは、
図10の電源スイッチ39の投入によりハイレベルの信
号を出力し、一定の時間が経過するとローレベルの信号
を出力するものである。このローレベルの信号RESが
インバータ56でハイレベルに反転されてD−フリップ
フロップ49、50の制御端子に入力されることにより
D−フリップフロップ49、50はリセットが解除さ
れ、動作状態になる。また、信号DIRはANDゲート
52、54に直接、ANDゲート53にインバータ55
を介してそれぞれ入力される。
【0063】本実施例の構成は、前述した図15のよう
に一旦電源電圧VCCを3Vから4Vに変化させ、次に
4Vから5Vに変化させ、処理終了後に順次5Vから4
Vへ、4Vから3Vへ復旧させる場合に有効な構成であ
る。
に一旦電源電圧VCCを3Vから4Vに変化させ、次に
4Vから5Vに変化させ、処理終了後に順次5Vから4
Vへ、4Vから3Vへ復旧させる場合に有効な構成であ
る。
【0064】図17は、前述したキータスクを実行する
ときに実施される電圧制御のタイミングチャートであ
る。
ときに実施される電圧制御のタイミングチャートであ
る。
【0065】次に、図18及び図19に示したフローチ
ャートを参照して、キータスク処理について説明する。
前述のように、通常の使用において本携帯型電子情報機
器のメインCPU1はアイドル状態で動作しており、I
Oポート34により出力される信号P0はハイレベル
に、P1及びP2は各々ローレベルに設定され、電源電
圧VCCは3Vを出力するように制御されている。この
状態でキータスクの処理を実行するときは、まずIOポ
ート34から出力される信号DIRをハイレベル(H)
にして(ステップS31)、信号のシフトを行う方向を
3Vから4Vの方向へ設定する。次に信号CLKをハイ
レベルすることにより(ステップS32)、D−フリッ
プフロップ49のQバー出力が立下って信号P0をロー
レベル(L)にすると同時に、D−フリップフロップ4
9のQ出力が立ち上がって信号P1をハイレベルに変更
した後、信号CLKをローレベルにする(ステップS3
3)。ステップS31からステップS33による一連の
動作により、電圧は3Vから4Vに変更される。ここ
で、図12に示されるステップS13からステップS1
7の動作を行った後、信号DIRをローレベルにして
(ステップS34)信号のシフトを行う方向を4Vから
3Vの方向に設定する。次いで、信号CLKをハイレベ
ルにすることにより(ステップS35)、D−フリップ
フロップ49のQバー出力が立ち上がって信号P0をハ
イレベルに、Q出力が立ち下がって信号P1をローレベ
ルにそれぞれ変更した後、信号CLKをローレベルにす
る(ステップS36)。ステップS34からステップS
36の一連の動作により、電源電圧VCCは4Vから3
Vになり、キータスクの処理を実行する前の状態に復旧
される。
ャートを参照して、キータスク処理について説明する。
前述のように、通常の使用において本携帯型電子情報機
器のメインCPU1はアイドル状態で動作しており、I
Oポート34により出力される信号P0はハイレベル
に、P1及びP2は各々ローレベルに設定され、電源電
圧VCCは3Vを出力するように制御されている。この
状態でキータスクの処理を実行するときは、まずIOポ
ート34から出力される信号DIRをハイレベル(H)
にして(ステップS31)、信号のシフトを行う方向を
3Vから4Vの方向へ設定する。次に信号CLKをハイ
レベルすることにより(ステップS32)、D−フリッ
プフロップ49のQバー出力が立下って信号P0をロー
レベル(L)にすると同時に、D−フリップフロップ4
9のQ出力が立ち上がって信号P1をハイレベルに変更
した後、信号CLKをローレベルにする(ステップS3
3)。ステップS31からステップS33による一連の
動作により、電圧は3Vから4Vに変更される。ここ
で、図12に示されるステップS13からステップS1
7の動作を行った後、信号DIRをローレベルにして
(ステップS34)信号のシフトを行う方向を4Vから
3Vの方向に設定する。次いで、信号CLKをハイレベ
ルにすることにより(ステップS35)、D−フリップ
フロップ49のQバー出力が立ち上がって信号P0をハ
イレベルに、Q出力が立ち下がって信号P1をローレベ
ルにそれぞれ変更した後、信号CLKをローレベルにす
る(ステップS36)。ステップS34からステップS
36の一連の動作により、電源電圧VCCは4Vから3
Vになり、キータスクの処理を実行する前の状態に復旧
される。
【0066】次に、前記ステップS16の状態にあると
きに行われている、メモリカードタスクを実行する場合
の電圧制御を、図19に示されたフローチャートを参照
して説明する。まず、信号DIRは、前記ステップS3
1のままハイレベルを維持し(ステップS41)、信号
CLKをハイレベルにすることにより(ステップS4
2)信号P1をローレベルに、信号P2をハイレベルに
切り換えた後、信号CLKをローレベルにする(ステッ
プS43)。ステップS41からS43の一連の動作に
より、電圧は4Vから5Vに切り換えられる。ここで、
図14に示されるステップS23を行った後、信号DI
Rをローレベルにして(ステップS44)電圧をシフト
する方向を変更し、信号CLKをハイレベルにし(ステ
ップS45)、次いで信号CLKをローレベルにして
(ステップS46)、電源電圧をメモリカードタスクの
処理を実行する前の電源電圧4Vに復旧させる。その
後、図14に示されるステップS26のECBポストを
行い、キータスクのフロ−チャ−トにおけるECBウエ
イト状態を解除させる。
きに行われている、メモリカードタスクを実行する場合
の電圧制御を、図19に示されたフローチャートを参照
して説明する。まず、信号DIRは、前記ステップS3
1のままハイレベルを維持し(ステップS41)、信号
CLKをハイレベルにすることにより(ステップS4
2)信号P1をローレベルに、信号P2をハイレベルに
切り換えた後、信号CLKをローレベルにする(ステッ
プS43)。ステップS41からS43の一連の動作に
より、電圧は4Vから5Vに切り換えられる。ここで、
図14に示されるステップS23を行った後、信号DI
Rをローレベルにして(ステップS44)電圧をシフト
する方向を変更し、信号CLKをハイレベルにし(ステ
ップS45)、次いで信号CLKをローレベルにして
(ステップS46)、電源電圧をメモリカードタスクの
処理を実行する前の電源電圧4Vに復旧させる。その
後、図14に示されるステップS26のECBポストを
行い、キータスクのフロ−チャ−トにおけるECBウエ
イト状態を解除させる。
【0067】このようにして、図16に示されるような
シフトレジスタを設けることにより、前述した第2実施
例を同様の効果が得られる。また、本実施例のように順
次電源電圧を変更していく場合には、第2実施例の場合
に比較して処理速度を向上させることができる。
シフトレジスタを設けることにより、前述した第2実施
例を同様の効果が得られる。また、本実施例のように順
次電源電圧を変更していく場合には、第2実施例の場合
に比較して処理速度を向上させることができる。
【0068】次に、本発明の第4実施例を図20乃至図
24を参照して詳説する。
24を参照して詳説する。
【0069】図20は、本実施例が適用される、携帯型
電子情報機器の電源の充電器の外観図である。
電子情報機器の電源の充電器の外観図である。
【0070】この充電器は、メモリ効果を防ぐための周
知の放電機能が付されている、所謂−ΔV検出方式のも
のである。図20に示すように、充電器本体57はAC
プラグ58を備え、本体57の上面には、充電中である
ことを表示するLED59及び放電中であることを表示
するLED60が設けられ、電池が格納される部分に
は、直流電流を出力するDC端子61、シリアルイン端
子62、シリアルアウト端子63、及びクロック端子6
4が設けられている。
知の放電機能が付されている、所謂−ΔV検出方式のも
のである。図20に示すように、充電器本体57はAC
プラグ58を備え、本体57の上面には、充電中である
ことを表示するLED59及び放電中であることを表示
するLED60が設けられ、電池が格納される部分に
は、直流電流を出力するDC端子61、シリアルイン端
子62、シリアルアウト端子63、及びクロック端子6
4が設けられている。
【0071】図21は、図20の充電器の、内部構成を
示す回路図である。図21において、前述した従来技術
の構成を示す図32と対応する要素には同一符号を付
し、その詳細な説明を省略する。以下、前記従来技術と
異なる構成についてのみ説明する。
示す回路図である。図21において、前述した従来技術
の構成を示す図32と対応する要素には同一符号を付
し、その詳細な説明を省略する。以下、前記従来技術と
異なる構成についてのみ説明する。
【0072】ワンチップマイコン122の図示しないシ
リアルI/Fには、後述する図22のEEPROM94
に接続されるシリアルイン端子62、シリアルアウト端
子63、クロック端子64が接続されている。また、ワ
ンチップマイコン122には複数対の接点を有する10
ビットディップスイッチ82が接続され、該10ビット
ディップスイッチ82は、各スイッチが抵抗体83によ
り電源電圧VCCにプルアップされており、ワンチップ
マイコン122のIOポートに各々のオン/オフ状態信
号を供給する。
リアルI/Fには、後述する図22のEEPROM94
に接続されるシリアルイン端子62、シリアルアウト端
子63、クロック端子64が接続されている。また、ワ
ンチップマイコン122には複数対の接点を有する10
ビットディップスイッチ82が接続され、該10ビット
ディップスイッチ82は、各スイッチが抵抗体83によ
り電源電圧VCCにプルアップされており、ワンチップ
マイコン122のIOポートに各々のオン/オフ状態信
号を供給する。
【0073】本実施例に係る充電器により充電される電
池は、図22に示されるバッテリパック90に収納され
ている。このバッテリパック90の定格電圧は6V、定
格電流は700mAhである。バッテリパック90に収
納されている電池91は充電可能な二次電池であり、充
放電端子92から入力される直流電源により充電され
る。二次電池91の一端と充放電端子92との間には、
温度または電流量によって作動する自動復帰型のブレー
カ93が接続され、二次電池91の他端側にはシリアル
イン、シリアルアウトのEEPROM94が接続されて
いる。EEPROM94は、シリアルインプット95
と、シリアルアウトプット96と、クロックインプット
97とを有し、各端子95〜97は図20及び図21に
示されているシリアルイン端子62、シリアルアウト端
子63、クロック端子64を介してワンチップマイコン
122の図示しないシリアルI/Fに接続される。
池は、図22に示されるバッテリパック90に収納され
ている。このバッテリパック90の定格電圧は6V、定
格電流は700mAhである。バッテリパック90に収
納されている電池91は充電可能な二次電池であり、充
放電端子92から入力される直流電源により充電され
る。二次電池91の一端と充放電端子92との間には、
温度または電流量によって作動する自動復帰型のブレー
カ93が接続され、二次電池91の他端側にはシリアル
イン、シリアルアウトのEEPROM94が接続されて
いる。EEPROM94は、シリアルインプット95
と、シリアルアウトプット96と、クロックインプット
97とを有し、各端子95〜97は図20及び図21に
示されているシリアルイン端子62、シリアルアウト端
子63、クロック端子64を介してワンチップマイコン
122の図示しないシリアルI/Fに接続される。
【0074】上記の構成の作動を、前述した従来例と異
なる点について、以下説明する。
なる点について、以下説明する。
【0075】二次電池91の充電回数は、EEPROM
94により記録される。ワンチップマイコン122は、
この充電回数を読み出すためのコマンドをシリアルイン
端子62とクロック端子64を介して出力する。このコ
マンドに基づいて、EEPROM94に記録されている
充電回数のデータが、クロック端子64を介して供給さ
れるクロック信号に同期して、シリアルアウトプット9
6から出力される。充電回数は、予め10ビットディッ
プスイッチ82により設定されており、1ビットにつき
20回即ち10ビットで200回までの設定が可能であ
る。ワンチップマイコン122は、EEPROM94か
ら読み出した充電回数を予め設定された充電回数で割
り、その余りが0となる場合または予め設定された回数
が0である場合に、放電を行うべきであると判断する。
94により記録される。ワンチップマイコン122は、
この充電回数を読み出すためのコマンドをシリアルイン
端子62とクロック端子64を介して出力する。このコ
マンドに基づいて、EEPROM94に記録されている
充電回数のデータが、クロック端子64を介して供給さ
れるクロック信号に同期して、シリアルアウトプット9
6から出力される。充電回数は、予め10ビットディッ
プスイッチ82により設定されており、1ビットにつき
20回即ち10ビットで200回までの設定が可能であ
る。ワンチップマイコン122は、EEPROM94か
ら読み出した充電回数を予め設定された充電回数で割
り、その余りが0となる場合または予め設定された回数
が0である場合に、放電を行うべきであると判断する。
【0076】充電回数が放電を行うべき回数に達してい
ないと判別されたときは、既にスイッチングトランジス
タ117はオン状態にあるので、すぐに充電が開始され
る。このとき、ワンチップマイコン122はLED11
1を点灯させ、充電中であることを表示する。
ないと判別されたときは、既にスイッチングトランジス
タ117はオン状態にあるので、すぐに充電が開始され
る。このとき、ワンチップマイコン122はLED11
1を点灯させ、充電中であることを表示する。
【0077】充電回数が放電を行うべき設定回数に達し
たことが判別され、且つ、DC端子113の端子出力が
4V以上のときは、電池91の放電を行ってから充電が
開始される。
たことが判別され、且つ、DC端子113の端子出力が
4V以上のときは、電池91の放電を行ってから充電が
開始される。
【0078】次に、図23及び図24のフローチャート
を参照して、本実施例の充放電を実行する際のワンチッ
プマイコン122の動作を説明する。
を参照して、本実施例の充放電を実行する際のワンチッ
プマイコン122の動作を説明する。
【0079】まず最初に、処理に必要なカウンタやフラ
グ等をクリアし、LED111、112をオフにする
等、初期化(イニシャライズ)を行う(ステップS5
1)。次に、トランジスタ120にベース電流を供給し
てスイッチングトランジスタ117をオンにし、DC端
子113へ充電電圧を供給して(ステップS52)、D
C端子113にバッテリパック90が接続されるのを待
つ(ステップS53)。ステップS53でバッテリパッ
ク90が接続されたことが判別されると、バッテリパッ
ク90のEEPROM94に記録されている充電回数が
読み出される(ステップS54)。さらに、ディップス
イッチ82により設定されている充電回数を取り出し
(ステップS55)、設定充電回数をステップS54に
おいて読み出された実際の充電回数で割り、その結果に
余りがない場合は放電を行うステップに進む(ステップ
S56)。
グ等をクリアし、LED111、112をオフにする
等、初期化(イニシャライズ)を行う(ステップS5
1)。次に、トランジスタ120にベース電流を供給し
てスイッチングトランジスタ117をオンにし、DC端
子113へ充電電圧を供給して(ステップS52)、D
C端子113にバッテリパック90が接続されるのを待
つ(ステップS53)。ステップS53でバッテリパッ
ク90が接続されたことが判別されると、バッテリパッ
ク90のEEPROM94に記録されている充電回数が
読み出される(ステップS54)。さらに、ディップス
イッチ82により設定されている充電回数を取り出し
(ステップS55)、設定充電回数をステップS54に
おいて読み出された実際の充電回数で割り、その結果に
余りがない場合は放電を行うステップに進む(ステップ
S56)。
【0080】放電を行うにあたり、まずスイッチングト
ランジスタ120をオフにして充電電圧の供給を中断し
(ステップS57)、切替え用トランジスタ129をオ
ンにし、放電回路128を動作させる(ステップS5
8)。また、放電開始と同時に、トランジスタ125を
オンにして、LED112を点灯させる(ステップS5
9)。ステップS59の後、一定の間隔で端子電圧を取
り出して、端子電圧が4V以下であるか否かを判別し
(ステップS60)、4V以下であることが判別される
と、放電回路128をオフ状態にし(ステップS6
1)、さらにLED112を消灯して(ステップS6
2)放電を終了させる。
ランジスタ120をオフにして充電電圧の供給を中断し
(ステップS57)、切替え用トランジスタ129をオ
ンにし、放電回路128を動作させる(ステップS5
8)。また、放電開始と同時に、トランジスタ125を
オンにして、LED112を点灯させる(ステップS5
9)。ステップS59の後、一定の間隔で端子電圧を取
り出して、端子電圧が4V以下であるか否かを判別し
(ステップS60)、4V以下であることが判別される
と、放電回路128をオフ状態にし(ステップS6
1)、さらにLED112を消灯して(ステップS6
2)放電を終了させる。
【0081】次に、スイッチングトランジスタ117を
オンにし(ステップS63)、トランジスタ123をオ
ンにしLED111を点灯させ(ステップS64)、充
電を開始させる。充電が行われている間、ワンチップマ
イコン122内のADコンバータに入力された電圧値を
サンプリングして(ステップS65)、その最大値を記
憶し(ステップS66)、記憶した値から次にサンプリ
ングされた値を差し引いくことにより−ΔVを検出す
る。−ΔVが所定の値(本実施例では100mV)を越
えたときが満充電であると判断される。まだ所定の−Δ
V値に達していないときは、サンプリングに要する時間
(1秒)ウエイトし(ステップS68)、ステップS6
5からステップS67を繰り返す。ステップS67にお
いて満充電であると判断されると、ワンチップマイコン
122はスイッチングトランジスタ117をオフ状態に
して充電電流を切断することにより(ステップS69)
充電を終了させると同時に、トランジスタ125をオフ
にしてLED111を消灯し(ステップS70)、充電
の終了を使用者に知らしめる。さらに、EEPROM9
4に記録されている充電回数を+1し(ステップS7
1)、バッテリパック90が取り外された後(ステップ
S72)で前記ステップS51に戻る。
オンにし(ステップS63)、トランジスタ123をオ
ンにしLED111を点灯させ(ステップS64)、充
電を開始させる。充電が行われている間、ワンチップマ
イコン122内のADコンバータに入力された電圧値を
サンプリングして(ステップS65)、その最大値を記
憶し(ステップS66)、記憶した値から次にサンプリ
ングされた値を差し引いくことにより−ΔVを検出す
る。−ΔVが所定の値(本実施例では100mV)を越
えたときが満充電であると判断される。まだ所定の−Δ
V値に達していないときは、サンプリングに要する時間
(1秒)ウエイトし(ステップS68)、ステップS6
5からステップS67を繰り返す。ステップS67にお
いて満充電であると判断されると、ワンチップマイコン
122はスイッチングトランジスタ117をオフ状態に
して充電電流を切断することにより(ステップS69)
充電を終了させると同時に、トランジスタ125をオフ
にしてLED111を消灯し(ステップS70)、充電
の終了を使用者に知らしめる。さらに、EEPROM9
4に記録されている充電回数を+1し(ステップS7
1)、バッテリパック90が取り外された後(ステップ
S72)で前記ステップS51に戻る。
【0082】このようにして、放電を充電毎ではなく所
定の回数ごとに放電を行うので、二次電池のメモリ効果
を防止すると共に、さらに充電時間を短縮することが可
能となる。
定の回数ごとに放電を行うので、二次電池のメモリ効果
を防止すると共に、さらに充電時間を短縮することが可
能となる。
【0083】次に、本発明の第5実施例として、タイマ
式の充電装置に本発明を適用した例について説明する。
前述した第4実施例の図20乃至図22の構成は本実施
例にも適用される。
式の充電装置に本発明を適用した例について説明する。
前述した第4実施例の図20乃至図22の構成は本実施
例にも適用される。
【0084】本実施例による、充電の制御はワンチップ
マイコン122の図示しない内部タイマによって行わ
れ、充電開始後8時間経過すると、充電が停止するよう
に制御される。また、充電のための電流は、定電流回路
116により150mAとなるように制御される。図2
5及び図26は、本実施例の充電装置に本発明による制
御を行う際のワンチップマイコン122の動作を説明す
るフローチャートである。
マイコン122の図示しない内部タイマによって行わ
れ、充電開始後8時間経過すると、充電が停止するよう
に制御される。また、充電のための電流は、定電流回路
116により150mAとなるように制御される。図2
5及び図26は、本実施例の充電装置に本発明による制
御を行う際のワンチップマイコン122の動作を説明す
るフローチャートである。
【0085】本実施例の動作は、前述した第4実施例に
対して、図26において、図24のステップS63乃至
ステップS68に代えて、ステップS73及びステップ
S74を設けた点が異なり、図25、図26において図
23、図24と対応するステップには同一番号を付し、
その説明は省略する。
対して、図26において、図24のステップS63乃至
ステップS68に代えて、ステップS73及びステップ
S74を設けた点が異なり、図25、図26において図
23、図24と対応するステップには同一番号を付し、
その説明は省略する。
【0086】ステップS63,S64で放電後の充電が
開始されると同時に、ワンチップマイコン122に内蔵
されている充電時間をカウントするタイマ(図示せず)
をスタートさせ(ステップS73)、該タイマのオーバ
ーフローをカウントし8時間の計時を行う(ステップS
74)。8時間経過すると、ワンチッップマイコン12
2は、二次電池91の充電が終了したと判断し、以下ス
テップS69乃至S72を実行し、図25のステップS
51に戻る。
開始されると同時に、ワンチップマイコン122に内蔵
されている充電時間をカウントするタイマ(図示せず)
をスタートさせ(ステップS73)、該タイマのオーバ
ーフローをカウントし8時間の計時を行う(ステップS
74)。8時間経過すると、ワンチッップマイコン12
2は、二次電池91の充電が終了したと判断し、以下ス
テップS69乃至S72を実行し、図25のステップS
51に戻る。
【0087】このようにして、本実施例の構成によって
も、前述した第4実施例の場合と同様にして、メモリ効
果を防ぐことができると共に、充電時間を従来の放電機
能付きの充電装置に比較して短縮することができる。
も、前述した第4実施例の場合と同様にして、メモリ効
果を防ぐことができると共に、充電時間を従来の放電機
能付きの充電装置に比較して短縮することができる。
【0088】
【効果】以上説明したように、本発明の請求項1にかか
る電子情報機器の電源回路によれば、主電源により充電
された補助電源によりバックアップ電源が供給され、補
助電源が放電を終了させてからバックアップ電源を使用
するので、該バックアップ電源の使用寿命が伸び、交換
サイクルを向上させることができる。
る電子情報機器の電源回路によれば、主電源により充電
された補助電源によりバックアップ電源が供給され、補
助電源が放電を終了させてからバックアップ電源を使用
するので、該バックアップ電源の使用寿命が伸び、交換
サイクルを向上させることができる。
【0089】また、電流の逆流防止手段を付設すること
により、バックアップ電源により補助電源が充電される
のを防ぐので、さらにバックアップ電源の交換サイクル
を延ばすことが可能となる。
により、バックアップ電源により補助電源が充電される
のを防ぐので、さらにバックアップ電源の交換サイクル
を延ばすことが可能となる。
【0090】また、低電力出力手段を用いて補助電源の
出力を抑えることにより、さらに長時間のバックアップ
が可能となる。
出力を抑えることにより、さらに長時間のバックアップ
が可能となる。
【0091】また、電圧変更手段によって実行される割
り込み処理ごとにきめ細かく電源電圧が制御されること
により処理に必要とされる電圧だけが供給され、さらに
電圧記憶手段により割り込み処理直前の電源電圧を記憶
し、割り込み処理終了時にその電圧を復旧することがで
きるので、従来行われてきた動作モードとウエイトモー
ドの2モードのみによる制御に比べて、消費電力を低く
制御することができるようになる。そのうえ、全体の消
費電力が低く抑えられるので、電池の消耗を軽減し、長
時間の使用が可能となる。
り込み処理ごとにきめ細かく電源電圧が制御されること
により処理に必要とされる電圧だけが供給され、さらに
電圧記憶手段により割り込み処理直前の電源電圧を記憶
し、割り込み処理終了時にその電圧を復旧することがで
きるので、従来行われてきた動作モードとウエイトモー
ドの2モードのみによる制御に比べて、消費電力を低く
制御することができるようになる。そのうえ、全体の消
費電力が低く抑えられるので、電池の消耗を軽減し、長
時間の使用が可能となる。
【0092】また、本発明にかかる電子情報機器の電源
として使用される二次電池の充電装置によれば、放電を
充電毎ではなく所定の回数ごとに放電を行うので、メモ
リ効果を防ぐことができると共に、充電時間を従来の放
電機能付きの充電装置に比較して短縮することができ
る。
として使用される二次電池の充電装置によれば、放電を
充電毎ではなく所定の回数ごとに放電を行うので、メモ
リ効果を防ぐことができると共に、充電時間を従来の放
電機能付きの充電装置に比較して短縮することができ
る。
【0093】更に、充電回数設定手段を設けることによ
り、上記充電回数を二次電池の種類により設定すること
が可能となる。
り、上記充電回数を二次電池の種類により設定すること
が可能となる。
【図1】本発明の第1実施例に係る電源回路を適用した
携帯型電子情報機器の内部構成を示すブロック図であ
る。
携帯型電子情報機器の内部構成を示すブロック図であ
る。
【図2】図1のサブCPUとその周辺要素との結線を示
す回路図である。
す回路図である。
【図3】第1実施例にかかる電源回路の構成を示す回路
図である。
図である。
【図4】図1のサブCPUにより行われる電源の制御動
作を説明するためのフローチャートである。
作を説明するためのフローチャートである。
【図5】第1実施例において補助電源として使用される
スーパーキャパシタの充放電サイクルを示す図である。
スーパーキャパシタの充放電サイクルを示す図である。
【図6】スーパーキャパシタの他の接続例を示す図であ
る。
る。
【図7】第1実施例に係る電源回路を適用した携帯型電
子情報機器を使用した場合の1週間のバックアップサイ
クルを示す図である。
子情報機器を使用した場合の1週間のバックアップサイ
クルを示す図である。
【図8】本発明の第2実施例に係る電源回路を適用した
携帯型電子情報機器の内部構成を示すブロック図であ
る。
携帯型電子情報機器の内部構成を示すブロック図であ
る。
【図9】図8のRAMのスタックの構成を説明するため
の図である。
の図である。
【図10】第2実施例にかかる電源回路の構成を示す回
路図である。
路図である。
【図11】ソフトウエアモジュールの構成を示す図であ
る。
る。
【図12】第2実施例によりキータスクの処理を説明す
るためのフローチャートである。
るためのフローチャートである。
【図13】キータスクが行われているときのタイミング
チャートである。
チャートである。
【図14】第2実施例によりメモリカードタスクを実行
する際の動作を説明するためのフローチャートである。
する際の動作を説明するためのフローチャートである。
【図15】キータスク及びメモリカードタスクを連続し
て実行する場合のタイミングチャートである。
て実行する場合のタイミングチャートである。
【図16】本発明の第3実施例に係る携帯型電子情報機
器の電源回路に使用されるシフトレジスタの構成を示す
回路図である。
器の電源回路に使用されるシフトレジスタの構成を示す
回路図である。
【図17】第3実施例により行われる電圧の切り換えの
タイミングチャートである。
タイミングチャートである。
【図18】第3実施例によりキータスクを実行する際の
動作を説明するためのフローチャートである。
動作を説明するためのフローチャートである。
【図19】第3実施例によりメモリカードタスクを実行
する際の動作を説明するためのフローチャートである。
する際の動作を説明するためのフローチャートである。
【図20】本発明の第4実施例に係る、携帯型電子情報
機器の電源を充電するための充電装置の外観図である。
機器の電源を充電するための充電装置の外観図である。
【図21】図20の充電装置の構成を示す回路図であ
る。
る。
【図22】第4実施例にかかる充電装置により充電され
る二次電池を内蔵したバッテリパックの概略構成を示す
図である。
る二次電池を内蔵したバッテリパックの概略構成を示す
図である。
【図23】第4実施例に係る充電装置により行われる放
充電動作を説明するためのフローチャートである。
充電動作を説明するためのフローチャートである。
【図24】図23の続きのフローチャートである。
【図25】本発明の第5実施例に係る充電装置により行
われる放充電動作を説明するためのフローチャートであ
る。
われる放充電動作を説明するためのフローチャートであ
る。
【図26】図25の続きのフローチャートである。
【図27】従来の携帯型電子情報機器の外観図である。
【図28】図27の従来の電源回路の例を説明する回路
図である。
図である。
【図29】図28とは別の、従来の電源回路の例を説明
する回路図である。
する回路図である。
【図30】従来の携帯型電子情報機器の1週間のバック
アップサイクルを示す図である。
アップサイクルを示す図である。
【図31】従来の携帯型電子情報機器の電源充電用の充
電装置の外観図である。
電装置の外観図である。
【図32】図30の充電装置の概略構成を示すブロック
図である。
図である。
【図33】携帯型電子情報機器のバッテリパックの概略
構成を示す回路図である。
構成を示す回路図である。
1 メインCPU(電圧変更手段、電圧復旧手段) 2 割り込みコントローラ(割り込み発生手段) 8 RAM(電圧記憶手段) 14 主電源(主電源) 21 バックアップ電源(バックアップ電源) 23 ダイオード(第1の逆流防止手段) 24 補助電源(補助電源) 26 ダイオード(第2の逆流防止手段) 27 レギュレータ(低電流出力手段) 28 ダイオード(第1の逆流防止手段) 34 IOポート(電圧変更手段、電圧復旧手段) 42〜44 分圧回路(電圧変更手段、電圧復旧手段) 45〜47 アナログスイッチ(電圧変更手段、電圧復
旧手段) 48 シフトレジスタ(電圧変更手段、電圧復旧手段) 117 スイッチングトランジスタ(充電手段) 118 ダイオード(充電手段) 122 ワンチップマイコン(読み出し手段、判別手
段) 82 10ビットディップスイッチ(充電回数設定手
段) 128 放電回路(放電手段) 90 バッテリパック(バッテリパック) 91 二次電池(二次電池) 94 EEPROM(充電回数記録手段)
旧手段) 48 シフトレジスタ(電圧変更手段、電圧復旧手段) 117 スイッチングトランジスタ(充電手段) 118 ダイオード(充電手段) 122 ワンチップマイコン(読み出し手段、判別手
段) 82 10ビットディップスイッチ(充電回数設定手
段) 128 放電回路(放電手段) 90 バッテリパック(バッテリパック) 91 二次電池(二次電池) 94 EEPROM(充電回数記録手段)
Claims (6)
- 【請求項1】 電子情報機器本体に電力を供給する主電
源と、前記主電源のバックアップを行うバックアップ電
源と、前記バックアップ電源を補助する補助電源とを備
えたことを特徴とする、電子情報機器の電源回路。 - 【請求項2】 前記バックアップ電源から前記補助電源
への電流の逆流を防止する第1の逆流防止手段と、前記
補助電源から前記主電源への電流の逆流を防止する第2
の逆流防止手段とを備えたことを特徴とする請求項1記
載の電子情報機器の電源回路。 - 【請求項3】 前記補助電源の放電経路に、該補助電源
の充電電圧より低い電圧を出力するための低電力出力手
段を備えたことを特徴とする請求項1及び請求項2のい
ずれかに記載の電子情報機器の電源回路。 - 【請求項4】 入出力要求または予め設定された時間的
要求に基づいて割り込みを発生する割り込み発生手段
と、前記割り込み発生手段により発生した割り込みの処
理内容に応じて電源電圧を変更する電圧変更手段と、前
記割り込み処理直前の電源電圧を記憶する電圧記憶手段
と、各割り込み処理の終了に応じて前記電圧記憶手段に
より記憶された電圧を復旧する電圧復旧手段とを備えた
ことを特徴とする電子情報機器の電源回路。 - 【請求項5】 充電可能な二次電池を収納すると共に前
記二次電池の充電の回数を記録する充電回数記録手段を
有するバッテリパックと、前記二次電池を放電させる放
電手段と、前記二次電池を充電する充電手段と、前記充
電回数記録手段により記録された充電の回数を読み出す
読み出し手段と、前記充電の回数が所定の回数に達した
か否かを判別する判別手段とを備え、前記判別手段によ
り充電回数が所定の回数に達したことが判別されたとき
は、放電を行なった後に充電を行うことを特徴とする電
子情報機器の電源の充電装置。 - 【請求項6】 前記所定の回数を設定する充電回数設定
手段を有することを特徴とする請求項5記載の電子情報
機器の電源の充電装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5139363A JPH06335178A (ja) | 1993-05-18 | 1993-05-18 | 電子情報機器の電源回路及び充電装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5139363A JPH06335178A (ja) | 1993-05-18 | 1993-05-18 | 電子情報機器の電源回路及び充電装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06335178A true JPH06335178A (ja) | 1994-12-02 |
Family
ID=15243592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5139363A Pending JPH06335178A (ja) | 1993-05-18 | 1993-05-18 | 電子情報機器の電源回路及び充電装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06335178A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000112544A (ja) * | 1998-10-07 | 2000-04-21 | Nokia Mobile Phones Ltd | 電力消費量の調整方法 |
FR2815789A1 (fr) * | 2000-10-24 | 2002-04-26 | Thomson Csf | Dispositif d'alimentation electrique a haut niveau de securite |
JP2012085368A (ja) * | 2010-10-06 | 2012-04-26 | Yokogawa Electric Corp | 電源回路 |
-
1993
- 1993-05-18 JP JP5139363A patent/JPH06335178A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000112544A (ja) * | 1998-10-07 | 2000-04-21 | Nokia Mobile Phones Ltd | 電力消費量の調整方法 |
FR2815789A1 (fr) * | 2000-10-24 | 2002-04-26 | Thomson Csf | Dispositif d'alimentation electrique a haut niveau de securite |
WO2002035680A1 (fr) * | 2000-10-24 | 2002-05-02 | Thales | Dispositif d"alimentation electrique a haut niveau de securite |
US7109606B2 (en) | 2000-10-24 | 2006-09-19 | Thales | High-security electric power supply device |
JP2012085368A (ja) * | 2010-10-06 | 2012-04-26 | Yokogawa Electric Corp | 電源回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2959657B2 (ja) | 電子機器 | |
US5424800A (en) | Camera having solar battery and secondary battery | |
JP4038174B2 (ja) | 情報処理装置、制御方法、プログラム、及び記録媒体 | |
JPH10290533A (ja) | バッテリ充電システム | |
KR100584324B1 (ko) | 복합 단말기의 전원 제어 장치 | |
JPH10164764A (ja) | 電池容量監視方法 | |
JP3920263B2 (ja) | 情報処理装置、制御方法、プログラム、及び記録媒体 | |
JPH09308131A (ja) | 電子装置とその制御方法 | |
CN100373296C (zh) | 电子设备 | |
JP4435000B2 (ja) | 電池制御回路、該電池制御回路を備えた電子機器、充電制御プログラム、充電制御方法 | |
JPH06335178A (ja) | 電子情報機器の電源回路及び充電装置 | |
JP2780699B2 (ja) | パーソナルコンピュータのバッテリ制御方法と電源制御回路 | |
EP0653826B1 (en) | Battery-driven electronic appliance | |
JPH05189096A (ja) | コンピュータシステムの電源制御回路 | |
JP2809661B2 (ja) | 電池駆動型情報処理装置、電池電源システムおよび電池管理装置 | |
JP2002270248A (ja) | 電池電圧検出装置及びその方法 | |
JPH06335177A (ja) | 充電制御回路 | |
JP2001025161A (ja) | 電源供給回路 | |
JP2004064975A (ja) | 無停電電源装置 | |
JP2001143766A (ja) | 充電装置、充放電制御方法及び記憶媒体 | |
JP3255445B2 (ja) | 充電回路 | |
JP2012095448A (ja) | 二次電池の充電回路および充電方式 | |
JP2001195159A (ja) | 携帯型電子機器 | |
JP2009240102A (ja) | 電子機器 | |
JPH07219685A (ja) | バックアップ電源監視装置 |