CN104656737A - 具有镜像的输入电路 - Google Patents

Abstract

各方案涉及基于输入值提供输出/状态。根据一个或多个实施例，一种装置包括偏置电路，其连接在电源轨和公共轨之间并包括第一和第二电流路径，第一和第二电流路径分别提供第一和第二参考电流。电流镜像电路响应于电压输入在电压电平之间沿第一方向的转变，提供第一镜像电流，并且响应于电压输入沿相反方向的转变，提供第二镜像电流。逻辑电路基于第一镜像电流和第一参考电流操作于第一输出状态，并且基于第二镜像电流和第二参考电流操作于第二输出状态。

Description

具有镜像的输入电路

技术领域

各个实施例方案涉及输入电路以及采用镜像电路的输入电路。

背景技术

各个电路间的通信通常通过使用输入电路(如输入驱动电路)而起效。在很多这样的应用中，在电源(VDD)和/或输入(IN)管脚上存在高电压的情形，需要参考电压来保护输出设备。这意味着将总是存在由产生这些电压的电路所消耗的电流。然而这是不受欢迎的，因为对很多电路来说低功耗要求是重要的，使得需要禁用非功能电路并且保持休眠电流较低。

随着半导体工艺的发展，采用低核电源电压来支持低功耗要求。例如，某些应用采用1.8V/1.2V或更低的电压。尽管输入/输出电路的普通电源电压通常是3.3V，各种应用要求更高的电压或者从更高的电压获益。然而，很多常规的半导体工艺针对低电压(如3.3V)应用采用栅极氧化物，使得高电压(5V)应用要求额外的栅极氧化物掩模，这会增加制造成本。

这些或其他的问题向用于多种通信的通信电路(包括采用输入驱动器的通信电路)提出了挑战。

发明内容

各个示例实施例涉及输入电路及它们的实施方式，可以涉及在通信电路中使用的输入驱动器并能够解决以上描述的挑战。

根据一个示例实施例，一种装置包括：设置-重置锁存器、偏置电路以及经由电源轨和公共轨操作的相应电流-镜像电路。所述设置-重置锁存器基于呈现的相应设置和重置值提供第一和第二输出状态。所述偏置电路连接至所述电源轨和公共轨，并具有第一和第二电流路径，所述第一和第二电流路径分别提供第一和第二参考电流。第一电流镜像电路连接至所述电源轨，并通过提供第一镜像电流并操作设置-重置锁存器处于第一输出状态，来响应于呈现在输入端口上的电压电平在电压电平之间沿第一方向转变，。基于第一镜像电流和第一参考电流，操作设置-重置锁存器处于第一输出状态。第二电流-镜像电路连接至所述公共轨，并通过提供第二镜像电流来响应于呈现在输入端口上的电压电平在电压电平之间沿与第一方向相反的第二方向的改变。基于第二镜像电流和第二参考电流操作设置-重置锁存器处于第二输出状态。

另一个示例实施例涉及一种装置，包括：偏置电路、电流镜像电路和逻辑电路。所述偏置电路连接在电源轨和公共轨之间，并具有第一和第二电流路径，所述第一和第二电流路径分别提供第一和第二参考电流。所述电流镜像电路响应于呈现在输入端口处的电压电平在电压电平之间沿第一方向的转变来提供第一镜像电流，并且响应于呈现在输入端口处的电压电平沿与第一方向相反的第二方向的转变来提供第二镜像电流。所述逻辑电路通过基于第一镜像电流和第一参考电流操作于第一输出状态、并且基于第二镜像电流和第二参考电流操作于第二输出状态，与所述偏置和电流-镜像电路操作以产生与输入端口上电压电平相对应的输出。

另一个示例实施例涉及一种方法，其中提供设置-重置锁存器，并且所述设置-重置锁存器基于相应的设置和重置值操作在第一和第二输出状态。经由电源轨和公共轨之间的第一和第二电流路径分别提供第一和第二参考电流。响应于呈现在输入端口上的电压电平在电压电平之间沿第一方向的转变，所述设置-重置锁存器通过向设置-重置锁存器提供(利用电源轨的)第一镜像电流和第一参考电流，从而操作于第一输出状态。响应于呈现在输入端口上的电压电平沿与第一方向相反的第二方向的转变，所述设置-重置锁存器通过向设置-重置锁存器提供(利用公共轨的)第二镜像电流和第二参考电流，从而操作于第二输出状态。

以上讨论/概述并非意欲描述本公开的每个实施例或每个实施方式。以下附图和详细说明例示了各个实施例。

附图说明

结合附图，考虑以下详细描述可以更完整地理解各个示例实施例，其中：

图1示出根据实施例的通信装置；

图2示出根据另一个实施例的输入驱动电路；

图3示出根据一个或多个实施例的对输入驱动电路的操作加以表征的曲线；

图4示出可以根据一个或多个实施例实现的锁存器电路；

图5示出可以根据一个或多个实施例实现的缓冲电路；以及

图6示出可根据一个或多个实施例实现的电压产生电路。

具体实施方式

尽管这里讨论的各个实施例可改进为修改和替换的形式，作为示例方式，在附图中示出并详细地描述其各个方面。然而，应当理解是其目的不是将本发明限制于所描述的具体实施例。相反地，本发明覆盖了落入包括权利要求中限定的方案的公开范围内的全部修改、等同和替换。并且，贯穿本申请中使用的术语“示例”仅作为说明方式，而非限制。

本公开的各个方面认为可应用于涉及电路之间的通信和用于这种通信的输入驱动器的多种不同类型的装置、系统和方法。尽管不必限于此，通过使用该上下文的讨论可以理解各个方面。

各个示例实施例涉及输入驱动类型的电路，其操作于相对高的电源和输入电压，并在低功耗状态下提供低电流或零电流模式。该高电压应用可适用于电压大于在输入驱动器中使用的一个或多个晶体管的栅极氧化物的操作限制。在各种实施方式中，基于上升和下降的输入电压电平的操作而实现的阈值通过匹配来限定，而不依赖于工艺参数和/或温度，并能够减轻以上讨论的问题。

根据各个实施例，在各个应用中使用这种输入驱动器/比较器类型的电路。在一些实施例中，输入比较器用于在两个集成电路(IC)之间交互的逻辑电路。例如，这些实施例可以结合车联网和ECU使用，其中微控制器经由IO单元(如，具有3-5V的VDD电源)与外部设备通信。在一些实施例中，电路在被禁用时可操作地承受高达至少7V的VDD电源，在该条件下电流消耗为0μA(含作为泄漏通过的有限电流)。可通过例如为低电压(3.3V)设计的栅极氧化物晶体管来实现该方案。

另一个实施例涉及一种方法，其中提供设置-重置锁存器，该设置-重置锁存器基于相应的设置和重置值操作在相应的输出状态中。在相应的电流路径中产生偏置和第二参考电流，并结合镜像电流使用以如下地操作锁存器。当呈现在输入端口上的电压电平在电压电平之间沿第一方向转变时，锁存器基于对流过连接在电源轨和公共轨之间的晶体管的电流进行镜像的电流，通过使用一个偏置电流来设置对第一状态(如“设置”状态)进行设置的阈值，使锁存器操作在第一状态中。当呈现在输入端口上的电压电平沿与第一方向相反的第二方向转变时，锁存器基于对流过连接在公共轨和输入端口之间另一个晶体管的电流进行镜像的电流，通过使用另一个偏置电流来设置对第二状态(如“重置”状态)进行设置的阈值，使锁存器操作在第二状态中。

可以使用多种不同的电压电平和偏置电流来实现以上方案。在一些实施例中，经由电源轨提供高电压电平，并且经由公共轨提供相对低的电压电平。同样地，第一方向包括远离高电压电平(例如，其中，当输入端口处于与电源轨相对应的电压时，电路中几乎没有电流流动)的转变，并且第二方向包括远离公共电压电平(如，接地)的改变。在这些条件下，电流镜像电路使用相对于电源轨较低的电压电平，操作为提供镜像的电流，用于感测输入端口的电压并提供镜像电流。例如，这种方案可用于实现具有栅极氧化物的晶体管，所述栅极氧化物可操作在比经由电源轨提供的电压更低的电压电平上。例如，在提供高电压的电路(如，操作在电池电压电平的车辆电路)中操作这是有用的。

在更具体的实施例中，使用第一晶体管提供第一镜像电流，所述第一晶体管具有分别串联耦接在电源轨和输入端口之间的源极和漏极，并且使用至少一个晶体管、基于输入端口上呈现的信号来产生对第一晶体管中的电流进行镜像的电流。第二镜像电流包括：使用第二晶体管，所述第二晶体管具有分别串联耦接在输入端口和公共轨之间的源极和漏极，并且使用至少一个晶体管、基于在输入端口上呈现的信号来产生对第二晶体管中的电流进行镜像的电流。

另一个示例实施例涉及一种包括偏置电路、电流镜像电路和逻辑电路的装置，其可被实现为使用以上描述的方法提供用于设置逻辑电路的状态的偏置和镜像电流。偏置电路经由相应的电流路径提供第一和第二参考电流，饿电流镜像电路基于输入端口上呈现的电压的改变方向提供第一和第二镜像电流。逻辑电路通过在相应的状态(如，设置/重置状态)操作来响应于经由偏置电路和电流镜像电路提供的输入。使用这种方法，偏置电路和电流镜像电路响应于电压域中的输入而向逻辑电路提供电流域的输入。

在具体的实现中，电流镜像电路包括：第一晶体管，所述第一晶体管具有分别串联耦接在电源轨和输入端口之间的源极和漏极；以及至少一个晶体管，所述至少一个晶体管提供对第一晶体管中流过的电流进行镜像的电流、并且基于在输入端口上呈现的信号流过电流。电流镜像电路也包括：第二晶体管，所述第二晶体管具有分别串联耦接在输入端口和公共轨之间的源极和漏极；以及至少一个晶体管，所述至少一个晶体管提供对第一晶体管中流过的电流进行镜像的电流，并且基于在输入端口上呈现的信号流过电流。电流镜像电路基于第一镜像电流和第一参考电流的比值操作设置-重置锁存器处于第一输出状态，并且基于第一镜像电流和第一参考电流的比值操作设置-重置锁存器处于第二输出状态。

根据更具体的实施例，一种装置使用电源轨和公共轨，操作为基于在输入端口上呈现的电压电平来提供逻辑状态。该装置包括设置-重置锁存器、偏置电路和相应的电流镜像电路。设置-重置锁存器基于相应的设置和重置输入提供第一和第二输出状态。偏置电路具有提供第一和第二参考电流的相应第一和第二电流路径，其中第一和第二参考电流可被调整以设置使锁存器进入相应状态之一的阈值电流。

电流镜像电路之一连接至电源轨，并响应于呈现在输入端口上的电压电平在电压电平之间沿第一方向的转变，来提供第一镜像电流。设置-重置锁存器基于相对于经由偏置电路设置的第一参考电流值的第一镜像电流值，操作在第一输出状态中(如，“设置”状态)。电流镜像电路的第二电路连接至公共轨，并响应于呈现在输入端口上的电压电平沿相反方向的转变，来提供第二镜像电流。设置-重置锁存器基于相对于第二参考电流值的第二镜像电流值，操作在第二输出状态中(如，“重置”状态)。在一些实施例中，偏置电路具有设置第一和第二参考电流值的电阻器，从而对设置-重置锁存器设置分别切换至第一和第二输出状态的阈值镜像电流。同样地，镜像电流和偏置电流之间的比值或相对值控制锁存器的设置和重置。

使用这种方法，锁存器操作为提供与输入端口的电压相对应的输出。另外，可以经由镜像方案实现这样的方案，以保护开关在输入端口处于稳定电压时免受不需要的高电压并且阻断电流(除了泄漏之外)。例如，在一些实施例中，电源轨提供高电压电平，并且公共轨提供相对低电压电平。电流镜像电路包括具有栅极氧化物的晶体管，其操作在高电压和低电压电平之间的电压电平，这可能对实现用于制造在相对较低电压电平下操作的电路的制造过程有用。阻抗电路耦接至输入端口和电流镜像电路，并向晶体管提供这种低电压电平，从而使晶体管可操作在高电压系统中。

在更具体的实施例中，第一电流镜像电路包括：第一晶体管，所述第一晶体管具有分别串联耦接在电源轨和输入端口之间的源极和漏极。一个或多个晶体管提供对第一晶体管中电流进行镜像的电流，并且基于输入端口上呈现的信号流过电流。第二电流镜像电路也包括第二晶体管，所述第二晶体管具有分别串联耦接在输入端口和公共轨之间的源极和漏极。一个或多个晶体管提供对第一晶体管中的电流进行镜像的电流，并基于输入端口上呈现的信号流过电流。

在更具体的实施例中，第一电阻器串联连接在输入端口和第一晶体管的栅极之间，并且串联连接在输入端口和第二晶体管的栅极之间。第二电阻器串联连接在第一晶体管的栅极和源极之间，并且串联连接第二晶体管的栅极和源极之间，第一电阻器和第二电阻器的电阻相等。例如，这些电阻可以设置第一和第二镜像电流的电平，并操作为便于控制在晶体管上呈现的电压。

在一些实施例中，设置-重置锁存器具有设置输入端和重置输入端，基于在设置输入端上呈现的设置值提供第一输出状态，并且基于在重置输入端上呈现的重置值提供第二输出状态。第一电流镜像电路向设置输入端提供第一镜像电流，并且第二镜像电路向重置输入端提供第二镜像电流。第一电流路径包括串联连接在设置输入端和公共轨之间的第三晶体管，其中第三晶体管与第一晶体管匹配，并且第二电流路径包括串联连接在电源轨和重置输入端之间的第四晶体管，其中第四晶体管与第二晶体管匹配。

在另一个实施例中，第一电流镜像电路包括：晶体管，其源极连接至电源轨，漏极连接至第一晶体管的源极；以及另一个晶体管，其源极连接至电源轨，漏极连接至设置-重置锁存器的设置输入端。这些晶体管的栅极相互连接，并且(通过偏置电路的第一电流路径)向设置输入端提供对第一晶体管中的电流进行镜像的电流。第二电流镜像电路也包括：晶体管，其源极连接至电源轨，漏极连接至第一晶体管的源极；以及另一个晶体管，其源极连接至电源轨，漏极连接至设置-重置锁存器的重置输入端，这些晶体管的栅极相互连接。这些晶体管利用偏置电路的第二电流路径操作，以向重置输入端提供对第二晶体管中的电流进行镜像的电流。

现在转到图1，图1示出根据另一个实施例的通信装置100。装置100包括多个组件，针对多个应用，可以部分或整体地组合地在相应的实施例中分离地实现所述多个组件。这样的一个应用包括车辆通信电路和/或系统。微控制器110与外部设备120通信，通过电池电源并且经由调制器(作为示例方式，示为5V LDO调制器，提供V_DD)对外围设备的每一个供电。微控制器110包括输入和输出驱动器112和114，其分别与输出和输入驱动器124和122通信。

在一些实施例中，输入驱动器122包括在插图140中示出的电路。输入驱动器142连接至V_DD和输入端口141，而另一个输入驱动器144连接至输入端口和参考电平电压(或者接地电平的电压，表示为GND)。偏置电路146与输入驱动器142和144操作以提供输入给控制锁存器148，并基于输入端口141上的值在输出端口149提供输出。

例如，控制锁存器148可以通过设置-重置锁存器实现，其中基于与设置和重置状态相对应的值而提供输出。输入驱动器142和偏置电路146操作为提供与设置/重置条件之一相对应的输入，并且输入驱动器144和偏置电路146提供与设置/重置条件中的另一个相对应的输入。设置偏置电路的值，用于控制提供设置/重置条件的相应阈值。

在一些实施例中，输入驱动器142和144实现相应的电流镜像电路，所述电流镜像电路连接在公共电压轨和由V_DD供电的电源轨之间。电流镜像电路响应于输入端口141上呈现的电压电平在电压电平沿相应方向的改变，经由与电压电平的相对应的镜像电流向控制锁存器148提供相应的输出。

在一些实施例中，响应于输入端口上电压电平沿第一方向的转变，输入驱动器142与偏置电路146操作以提供第一镜像电路和第一偏置/参考电流，其操作控制锁存器148处于第一输出状态。响应于输入端口上呈现的电压电平沿与第一方向相反的第二方向的转变，输入驱动器144与偏置电路146操作以提供第二镜像电路和第二偏置/参考电流，其操作控制锁存器148处于第二输出状态。偏置电路使用电源和共用电压轨之间的第一和第二电流通路来提供相应的参考/偏置电流。

图2示出根据另一个实施例的输入驱动电路200。电路200包括耦接在输入电源轨(VDD)和接地轨(GND)之间的晶体管201-209(T1-T9)。相对于经由电阻器211耦接至晶体管201和203栅极的输入端口，晶体管201和203分别地位于电路200的电源侧和接地侧。这些栅极经由电阻器212耦接至晶体管201和203的漏极/源极区域。具有串联地耦接在电源轨和接地轨之间的电阻器213、214、215的偏置电路对VDD分压以向晶体管202、204提供栅极电压。在一些实施例中，电路200还包括操作为启用或禁用偏置电路的晶体管209。在一些实现中，当晶体管209禁用时，全部栅极对源极的电压被设置为零，并且电流消耗变为零(如，约为零，加上任意的泄漏)。

输入驱动电路200还包括具有所示设置和重置输入端的锁存器220，其基于由设置或终止输入端处提供的输入而设置的锁存器的状态来产生输出信号。作为示例方式，缓冲电路230被示为连接在锁存器220(以及输入驱动电路200)的输出端口和输入端口(经由电阻器211、212)之间。

在一些实施例中，输入驱动电路200将在输入端口接收的输入电压转换为流过晶体管201和203的电流(I_T1/I_T3)，该电流与经由偏置电路控制而提供的、流过的晶体管202和204的参考电流(I_T2/I_T4)有效地相比较，从而创建在其上提供锁存器220设置和重置输入的限定阈值。通过设置电阻器211/212(R1/R2)和213/214/215(R3/R4/R5)的相对值，因而能够设置锁存器的切换阈值。

因此，当输入端口的电压为VDD或GND电平时，输入驱动电路200的电流消耗为零(例如，加上泄漏)。当输入电压在高和低之间转变时，VDD电源中流过电流(如，类似于CMOS输入单元)。例如，输入驱动电路的固有特性可以与包括中继器配置的输入单元类似地操作，其中将上拉电阻器或下拉电阻器定义为R1+R2。

在一些实施例中，晶体管201-209是可操作为承受7V或更高漏极/源极击穿的3.3V栅极氧化物器件，并且电阻器201和202设置为相等的值，使得晶体管201和203栅极源极电压限制为VDD值的一半。该方案可以与电压源(如，经由车辆电池提供的)使用以设置VDD为7V，因为3.3V栅极氧化物晶体管可以承受约3.6V的电压，且栅极-源极电压由此被限制为一半VDD(约3.5V)。

电路还包括内在的固有之后，即切换的高和低电平阈值可以不同。另外，通过晶体管201/202、203/204、205/206、208/207以及电阻器211/212、213/214/215的匹配，切换阈值可以实现为通常不受温度和工艺展宽影响的方式。这种涉及所示对称镜像电路的方案能够用于帮助温度和工艺展宽上实现对称的传播延迟。

根据一个或多个实施例来实现各种其他电压电平和栅极氧化物受限的电路。例如，在实施例中实现了其他电阻器值、具有不同操作电压的其他类型晶体管、以及输入比较器，其涉及比组件的栅极氧化物击穿高的其他电源电压。

图3示出根据一个或多个实施例描述输入驱动电路的操作的曲线。作为示例，以下讨论利用图2所示电路对图3所示的操作特性的实现。然而，这种操作方面可以结合多种不同类型的电路来实现。

参考曲线310，示出输入电压V_IN。当输入电压在时刻t1上升时，输入电压约为晶体管201阈值电压(V_T)的两倍(当电阻器211与电阻器212的值大约相等时)，晶体管201开始传导电流。在时刻t2，经由缓冲电路和电阻器214、215之间的电压的控制，晶体管201中的电流(I_T1，如曲线312所示)约等于晶体管202的电流。锁存器220的切换阈值(针对SET状态)计算如下：

$\begin{array}{c}{I}_{T1}=I_{T2}\⇒V_{\mathrm{GS}1}=V_{\mathrm{GS}2}\⇒\frac{V_{\mathrm{IN}}\·R_2}{R_1+R_2}=\frac{V_{\mathrm{DD}}\·R_5}{R_3+R_4+R_5};R_1=R_2;R_3=R_4=R_5\⇒\\ V_{\mathrm{THH}}=V_{\mathrm{IN}}=\frac{2}{3}\·V_{\mathrm{DD}}\end{array}$

这将如曲线312所示那样设置锁存器220，并设置锁存器的输出为逻辑“1”(如，将输出从用于“RESET”状态的逻辑“0”切换至逻辑“1”)，如曲线316所示。缓冲器230输出的电压电平也上升至VDD，从而晶体管201中电流下降为零，并且晶体管203开始传导。在时刻t3，晶体管203中的电流再次下降为零。

响应于下降的输入电压，如在时刻t4表示，输入电压小于V_DD-2V_TP(电阻器211和212约相等)，晶体管203开始传导电流。在时刻t5，晶体管203中电流等于晶体管204中的电流，并且锁存器220的切换阈值(RESET状态)计算如下：

$\begin{array}{c}{I}_{T3}=I_{T4}\⇒V_{\mathrm{GS}3}=V_{\mathrm{GS}4}\⇒\frac{(V_{\mathrm{DD}}\·V_{\mathrm{IN}})\·R_2}{R_1+R_2}=\frac{V_{\mathrm{DD}}\·R_3}{R_3+R_4+R_5};R_1=R_2;R_3=R_4=R_5\⇒\\ V_{\mathrm{DD}}-V_{\mathrm{IN}}=\frac{2}{3}\·V_{\mathrm{DD}}\⇒V_{\mathrm{THH}}=V_{\mathrm{IN}}=\frac{1}{3}\·V_{\mathrm{DD}}\end{array}$

这将如曲线314所示地重置锁存器，并且设置锁存器的输出为逻辑“0”(如，通过将输出从“SET”状态的逻辑“0”改变为“RESET”状态的逻辑“1”)，如曲线316所示。这时，缓冲器230的电压电平输出也下降为接地电平，并且作为响应，晶体管203中的电流下降为零而晶体管201开始传导。在时刻t6，晶体管201中的电流再次下降为零。

响应于相应的镜像电流(如，使用SET和RESET类型的输入而可操作)，可以实现多种类型的锁存器或其他类型的逻辑电路，以提供以上讨论的输出。图4示出可以根据一个或多个实施例实现的锁存器电路400的示例。电路400包括晶体管401-406(T1-T6)，逻辑反相器411-413(I1-I3)。如所示，针对SET的相应输入值可以在接地和VDD电压电平之间摆动，并且RESET上的电压被晶体管406钳制为VDDMID-VT。信号ENABLE和OUT是具有与逻辑电压电源相对应的电压电平(如，1.8V核的逻辑电源，如图1所示)的数字信号，并且逻辑电压电源还对逻辑反相器411-413供电。VDDMID输入端处于设置为VDD电源一半的电压电平。晶体管404和405具有大于(如，最大)VDD电压的(如，最大)漏极-源极击穿，并且晶体管401、402、402和406是低电压晶体管。

在V_IN等于0V的稳定状态中，SET＝0V且RESET＝VDD，导致了电流消耗为零。由反相器411和413形成的锁存器确定OUT信号。当SET输入端上升至VDD电平时，电流开始流入晶体管401，将锁存器置为SET状态并导致输出信号OUT＝“1”。通过钳制晶体管404，保护晶体管401的栅极免受过电压。

当RESET输入端下拉时，电流开始流入晶体管405、403、402，这将锁存器置为RESET状态，导致输出信号OUT＝“0”。经由开始传导电流的钳制晶体管406，保护晶体管405的栅极免受过电压。可以在功过偏置模块中产生VDDMID电压。

图5示出可以根据一个或多个实施例实现的缓冲电路500。电路500包括具有大于VDD的击穿电压的晶体管501-508(T1-T8)、加法逻辑电路511和512、反相器520。该方案可涉及高电压电平移位器的实现，其中晶体管503、504将晶体管505-507的最大栅极-源极驱动限制为VDD电源电压的一半。使用晶体管507和508产生在OUT的缓冲输出。在一些实施例中，例如在结合图2实现时，缓冲器的传播延迟对输入单元中的传播延迟延迟没有影响或几乎没有影响，因为在输入电压改变至相反相位前(锁存器已改变状态)，缓冲器输出已经完成了它的转变。

图6示出可以根据一个或多个实施例实现的电压产生电路600。电路600包括：晶体管601-603(T1-T3)，其中晶体管601操作为启用电路；电阻器611-614(R1-R4)；以及电容器621-622(C1-C2)。在一些实现中，电路600用于产生VDD电压的一半，并且可以例如在图2的偏置部分中实现。在一些实施方式中，通过将电容器612和622(例如，实现为具有相同的值去耦合)，可以减轻与VDDMID相连的切换栅极电流，由于用于降低休眠电流的高欧姆电阻器导致所述切换栅极电流可能干扰电压电平。这些电容器例如可以由3.3V栅极氧化物电容器制成。

可以实现各种块、模块或其他电路以执行一个或更多的在这里描述和/或在图中示出的操作和活动，例如实现它们以产生控制信号、处理反馈信号、或者控制通信信号驱动器。在这些上下文中，“块”(有时是“逻辑电路”或“模块”)是执行一个或更多这些或有关操作/活动的电路(如，通信电路)。例如，在以上讨论的某些实施例中，如图3中所示的电路模块，一个或更多模块是分立逻辑电路或可编程逻辑电路，其被配置或部署为用于实现这些操作/活动。在某些实施例中，该可编程电路是一个或更多的被编程为执行指令集合(和/或配置数据)的计算机电路。指令集合(和/或配置数据)可以是在存储器(电路)存储并可被访问的固件或软件的形式。作为示例，第一和第二模块包括基于CPU硬件的电路和固件形式的指令集的组合，其中第一模块包括具有一个指令集的第一CPU硬件电路，第二模块包括具有另一个指令集的第二CPU硬件电路。

某些实施例涉及计算机程序产品(如，非易失性存储器设备)，其包括具有指令存储于其上的机器或计算机可读介质，该指令可被计算机执行以执行这些操作/活动。

基于以上讨论和说明，本领域技术人员容易想到可以对各实施例作出各种修改和改变，而不严格地依照这里说明和描述的示例实施例和应用。例如，可以实现不同晶体管和电阻的不同配置以产生镜像电流和参考电流，且有类似效果。这种修改不脱离本发明各方案的真正精神的范围，包括在权利要求中阐明的方案。

Claims (20)

1.一种装置，包括：

电源轨；

公共轨；

设置-重置锁存器，配置为基于对所述设置-重置锁存器呈现的相应设置和重置值提供第一和第二输出状态；

偏置电路，连接至所述电源轨和所述公共轨，并且配置有

第一电流路径，配置为提供第一参考电流，以及

第二电流路径，配置为提供第二参考电流；

第一电流镜像电路，连接至所述电源轨和所述公共轨，并且配置为响应于呈现在输入端口上的电压电平在电压电平之间沿第一方向的转变，提供第一镜像电流，并且基于第一镜像电流和第一参考电流操作所述设置-重置锁存器于第一输出状态；以及

第二电流镜像电路，连接至所述公共轨，并且配置为响应于呈现在输入端口上的电压电平沿与第一方向相反的第二方向的转变，提供第二镜像电流，并且基于第二镜像电流和第二参考电流操作所述设置-重置锁存器于第二输出状态。

2.根据权利要求1的装置，

其中电源轨提供高电压电平，

其中公共轨提供低于所述高电压电平的低电压电平，

其中所述电流镜像电路包括具有栅极氧化物的晶体管，所述晶体管操作在所述高电压电平和所述低电压电平之间的电压电平，

所述装置还包括耦接至输入端口和电流镜像电路的阻抗电路，所述阻抗电路配置有电源轨和电流镜像电路以向晶体管提供所述低电压电平。

3.根据权利要求1的装置，其中所述偏置电路配置有对第一和第二参考电流的值进行设置的电阻器，从而对设置-重置锁存器据以分别切换至第一和第二输出状态的阈值镜像电流进行设置。

4.根据权利要求1的装置，其中

第一电流镜像电路配置为基于第一镜像电流和第一参考电流之间的比值，操作所述设置-重置锁存器于第一输出状态，以及

第二电流镜像电路配置为基于第一镜像电流和第一参考电流之间的比值，操作所述设置-重置锁存器于第二输出状态。

5.根据权利要求1的装置，其中

第一电流镜像电路包括：第一晶体管，所述第一晶体管具有分别串联耦接在电源轨和输入端口之间的源极和漏极；以及至少一个晶体管，配置为提供对所述第一晶体管中的电流进行镜像的电流，并且基于在输入端口上呈现的信号流过电流；以及

第二电流镜像电路包括：第二晶体管，所述第二晶体管具有分别串联耦接在输入端口和公共轨之间的源极和漏极；以及至少一个晶体管，配置为提供对所述第二晶体管中的电流进行镜像的电流，并且基于在输入端口上呈现的信号流过电流。

6.根据权利要求5的装置，还包括：

第一电阻器，串联连接在输入端口和第一晶体管的栅极之间以及输入端口和第二晶体管的栅极之间；

第二电阻器，串联连接在第一晶体管的栅极和源极之间以及第二晶体管的栅极和源极之间，第一电阻器和第二电阻器的电阻相等。

7.根据权利要求6的装置，其中所述第一电阻器和第二电阻器分别配置为设置第一和第二镜像电流的电平。

8.根据权利要求5的装置，其中

设置-重置锁存器具有设置输入端和重置输入端，并配置为基于对设置输入端呈现的设置值提供第一输出状态，并且基于对重置输入端呈现的重置值提供第二输出状态，

第一电流镜像电路配置为向设置输入端提供第一镜像电流，

第二镜像电路配置为向重置输入端提供第二镜像电流，

第一电流路径包括串联连接在设置输入端和公共轨之间的第三晶体管，第三晶体管与第一晶体管匹配，以及

第二电流路径包括串联连接在电源轨和重置输入端之间的第四晶体管，第四晶体管与第二晶体管匹配。

9.根据权利要求5的装置，其中

第一电流镜像电路的至少一个晶体管包括

晶体管，其源极连接至电源轨，并且漏极连接至第一晶体管的源极，以及

另一个晶体管，其源极连接至电源轨，并且漏极连接至设置-重置锁存器的设置输入端，第一电流镜像电路的晶体管的栅极相互连接，并配置有偏置电路的第一电流路径，以向设置输入端提供对第一晶体管中的电流进行镜像的电流；以及

第二电流镜像电路的至少一个晶体管包括

晶体管，其源极连接至电源轨，并且漏极连接至第一晶体管的源极，以及

另一个晶体管，其源极连接至电源轨，并且漏极连接至设置-重置锁存器的重置输入端，第二电流镜像电路的晶体管的栅极相互连接，并配置有偏置电路的第二电流路径，以向重置输入端提供对第二晶体管中的电流进行镜像的电流。

10.根据权利要求1的装置，还包括连接在设置-重置锁存器和输入端口之间的缓冲器。

11.根据权利要求1的装置，其中所述偏置电路和所述电流镜像电路配置为响应于在输入端口上接收的电压域中的输入而向设置-重置锁存器提供电流域中的输入。

12.根据权利要求1的装置，其中所述偏置电路包括电阻器，其配置为相对于经由第一和第二电流镜像电路提供的电流值，来设置对设置-重置锁存器处于第一和第二输出状态进行控制的参考电流值。

13.根据权利要求1的装置，其中所述第一镜像电路与所述第二镜像电路对称。

14.根据权利要求1的装置，其中所述偏置电路包括开关，并且配置为基于开关的状态来控制电流镜像电路的操作处于接通和关断状态中。

15.根据权利要求1的装置，其中所述偏置电路和电流镜像电路配置为，当设置-重置锁存器处于设置状态和重置状态时，操作在电流阻塞状态。

16.一种装置，包括

偏置电路，连接在电源轨和公共轨之间，并且配置有提供第一参考电流的第一电流路径和提供第二参考电流的第二电流路径；

电流镜像电路，配置为

响应于呈现在输入端口上的电压电平在电压电平之间沿第一方向的转变，提供第一镜像电流，以及

响应于呈现在输入端口上的电压电平沿与第一方向相反的第二方向的转变，提供第二镜像电流；以及

逻辑电路，配置有所述偏置电路和所述电流镜像电路以通过以下操作产生与输入端口上的电压电平相对应的输出：

基于第一镜像电流和第一参考电流操作于第一状态，以及

基于第二镜像电流和第二参考电流操作于第二状态。

17.根据权利要求16的装置，其中

所述电流镜像电路包括

第一晶体管，所述第一晶体管具有分别串联耦接在电源轨和输入端口之间的源极和漏极，以及至少一个晶体管，配置为提供对所述第一晶体管中的电流进行镜像的电流，并且基于在输入端口上呈现的信号流过电流；以及

第二晶体管，所述第二晶体管具有分别串联耦接在输入端口和公共轨之间的源极和漏极，以及至少一个晶体管，配置为提供对所述第二晶体管中的电流进行镜像的电流，并且基于在输入端口上呈现的信号流过电流；以及

所述电流镜像电路配置为基于第一镜像电流和第一参考电流之间的比值操作逻辑电路处于第一输出状态，并且基于第一镜像电流和第一参考电流之间的比值操作逻辑电路处于第二输出状态。

18.一种方法，包括

提供设置-重置锁存器，配置为基于相应的设置和重置值操作处于第一和第二输出状态；

经由电源轨和公共轨之间的第一和第二电流路径，分别提供第一和第二参考电流；

响应于呈现在输入端口上的电压电平在电压电平之间沿第一方向的转变，通过向设置-重置锁存器提供第一参考电流和使用电源轨向设置-重置锁存器提供第一镜像电流，操作所述设置-重置锁存器操作处于第一输出状态；以及

响应于呈现在输入端口上的电压电平沿与第一方向相反的第二方向的转变，通过向设置-重置锁存器提供第二参考电流和使用公共轨向设置-重置锁存器提供第二镜像电流，操作所述设置-重置锁存器处于第二输出状态。

19.根据权利要求18的方法，

还包括经由电源轨提供高电压电平，并且经由公共轨提供低电压电平，所述低电压电平低于所述高电压电平；以及

其中提供第一和第二镜像电流包括：使用电流镜像电路，所述电流镜像电路包括具有栅极氧化物的晶体管，所述晶体管利用经由电源轨提供的电压，通过使用阻抗电路向所述晶体管提供所述高电压电平和低电压电平之间的电压电平，来操作在所述高电压电平和低电压电平之间的电压电平。

20.根据权利要求19的方法，其中

提供第一镜像电流包括使用源极和漏极分别串联耦接在电源轨和输入端口之间的第一晶体管，并且基于在输入端口上呈现的信号，使用至少一个晶体管产生对所述第一晶体管中的电流进行镜像的电流；以及

提供第二镜像电流包括使用源极和漏极分别串联耦接在输入端口和公共轨之间的第二晶体管，并且基于在输入端口上呈现的信号，使用至少一个晶体管产生对所述第二晶体管中的电流进行镜像的电流。