CN102591401B - 内建数字电源电路 - Google Patents

内建数字电源电路 Download PDF

Info

Publication number
CN102591401B
CN102591401B CN 201210071714 CN201210071714A CN102591401B CN 102591401 B CN102591401 B CN 102591401B CN 201210071714 CN201210071714 CN 201210071714 CN 201210071714 A CN201210071714 A CN 201210071714A CN 102591401 B CN102591401 B CN 102591401B
Authority
CN
China
Prior art keywords
current branch
low pressure
current
pmos pipe
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201210071714
Other languages
English (en)
Other versions
CN102591401A (zh
Inventor
贾晓伟
邓龙利
王帅旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Jingwei Hirain Tech Co Ltd
Original Assignee
Beijing Jingwei Hirain Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Jingwei Hirain Tech Co Ltd filed Critical Beijing Jingwei Hirain Tech Co Ltd
Priority to CN 201210071714 priority Critical patent/CN102591401B/zh
Publication of CN102591401A publication Critical patent/CN102591401A/zh
Application granted granted Critical
Publication of CN102591401B publication Critical patent/CN102591401B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种内建数字电源电路，包括：第一镜像电流源、第二镜像电流源、第三镜像电流源、第四镜像电流源、第一电流源、第二电流源、以及内建模拟电源，本发明运用几路镜像电流源就能够实现内建数字电源电路的功能，且相较于现有技术中的电路，本发明涉及电路5个支路，所用器件数量一般相当于一个小型OPA大小，面积会小很多，由于本发明的电路支路较少，规模较小，所以能耗较小，结构简单。

Description

内建数字电源电路
技术领域
本发明属于集成电路设计领域，尤其涉及一种内建数字电源电路。
背景技术
在汽车电子和工业电子领域中，由于经常涉及较高并且波动范围较大的电源电压应用，因此为了保证电路中芯片的使用安全，就要求芯片在所有可能遇到的电源电压范围内正常工作，为此常采用的是高低压工艺混用的混合信号集成电路设计方案，其特点为采用高压器件抵抗较高的外部电源电压，采用低压器件进行信号处理和数字控制。而针对低压器件的数字电路，经常需要设计与之相适应的内部数字电源电路，以避免低压器件的击穿。
现有技术中的内建数字电源电路常用低压差线性稳压器LDO(lowdropout regulator)生成，参考图1所示，外部基准电压源Bandgap为低压差线性稳压器LDO提供外部基准电压Vref，Bandgap和运算放大器OPA(operationalamplifier)及功率管P1均由高压器件生成，R1、R2为相同工艺类型的电阻，C1为外接稳压电容，VDDA为外部高压电源，Vcc为该电路产生的内建数字电源，根据LDO的工作原理，内建数字电源Vcc＝Vref*R2/R1。
现有技术中的Bandgap电路、OPA需要采用高压工艺器件以抵抗外部电源电压，且每个电路模块支路一般较多，因此整体电路所用器件规模较大，具有功耗高、面积大、结构复杂的缺点。
发明内容
有鉴于此，本发明目的在于提供一种内建数字电源电路，以解决现有技术中的内建数字电源电路功耗高、面积大、结构复杂的缺点。
为实现上述目的，本发明提供如下技术方案：
一种内建数字电源电路，包括：第一镜像电流源、第二镜像电流源、第三镜像电流源、第四镜像电流源、第一电流源、第二电流源、以及内建模拟电源；
所述第一镜像电流源包括第一电流支路和第二电流支路；
所述第二镜像电流源包括第三电流支路和第四电流支路；
所述第三镜像电流源包括第五电流支路和第六电流支路；
所述第四镜像电流源包括第七电流支路和第八电流支路；
所述第一电流支路的一端与所述第一电流源连接，另一端接地；
所述第二电流支路的一端与所述第三电流支路的一端连接，所述第二电流支路的另一端接地，所述第三电流支路的另一端与外部电源电压连接；
所述第四电流支路的一端与所述外部电源电压连接，另一端与所述第五电流支路的一端连接，所述第五电流支路的另一端接地；
所述第六电流支路的一端与所述内建模拟电源连接，另一端与所述第七电流支路的一端连接，所述第七电流支路的另一端接地；
所述第八电流支路的一端与所述第二电流源连接，另一端接地；
所述第四电流支路和所述第五电流支路的公共端为输出端，用于输出所述内建数字电源电路的电压。
优选的，在上述内建数字电源电路中，还包括第一电容和第二电容；
所述第一电容的一极板与所述第五电流支路和所述第六电流支路的公共端相连，另一极板接地；
所述第二电容的一极板与输出端相连，另一极板接地。
优选的，在上述内建数字电源电路中，
第一电流支路为第一高压NMOS管形成的电流支路，第二电流支路为第二高压NMOS管形成的电流支路；；
第三电流支路为第一高压PMOS管形成的电流支路，第四电流支路为第二高压PMOS管形成的电流支路；
第五电流支路为第二低压PMOS管形成的电流支路，第六电流支路为第一低压PMOS管形成的电流支路；
第七电流支路为第二低压NMOS管形成的电流支路，第八电流支路为第一低压NMOS管形成的电流支路；
其中：
所述第一高压NMOS管的栅极与自身的漏极相连，且所述第一高压NMOS管的栅极与所述第二高压NMOS管的栅极相连，所述第一高压NMOS管的漏极连接所述第一电流源，所述第一高压NMOS管的源极及衬底连接地端；
所述第二高压NMOS管的漏极与所述第一高压PMOS管的漏极连接，所述第二高压NMOS管的源极及衬底连接地端；
所述第一高压PMOS管的栅极与自身的漏极相连，所述第一高压PMOS管的源极及衬底与外部电源电压连接；
所述第二高压PMOS管的栅极与所述第一高压PMOS管的栅极连接，所述第二高压PMOS管的源极及衬底与所述外部电源电压连接，所述第二高压PMOS管的漏极与所述第二低压PMOS管的源极连接；
所述第二低压PMOS管的漏极连接地端，所述第二低压PMOS管的衬底连接其自身的源极；
所述第一低压PMOS管的栅极与自身的漏极相连，与所述第二低压PMOS管的栅极连接，所述第一低压PMOS管的源极及衬底与所述内建模拟电源连接，所述第一低压PMOS管的漏极与所述第二低压NMOS管的漏极连接；
所述第二低压NMOS管的源极及衬底连接地端，所述第二低压NMOS管的栅极与所述第一低压NMOS管的栅极连接；
所述第一低压NMOS管的栅极与自身的漏极相连，且所述第一低压NMOS管的漏极与所述第二电流源连接，所述第一低压NMOS管的源极及衬底连接地端。
由以上本申请实施例提供的技术方案可见，本发明运用几路镜像电流源就能够实现内建数字电源电路的功能，且相较于现有技术中的电路，本发明涉及电路5个支路，所用器件数量一般相当于一个小型OPA大小，面积会小很多，由于本发明的电路支路较少，规模较小，所以能耗较小，结构简单。
另外，因高压工艺器件需要额外工艺步骤，MOS管栅宽栅长设置相同的高压工艺和低压工艺器件，一般高压器件比低压器件面积要大的多。而运用高低压工艺相结合的方式，将其中一些不需要承受高电压的MOS管替换为低压管，面积会较小很多。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明现有技术中的内建数字电源电路的结构示意图；
图2为本发明实施例所提供的一种内建数字电源电路的整体电路结构示意图；
图3是本发明外部电源电压上电时，内建数字电压DVDD_INNER的波形图。
具体实施方式
为了引用和清楚起见，下文中使用的简写或缩写总结如下：
NMOS：N-Mental-Oxide-Semiconductor，金属-氧化物-半导体；
PMOS：positive channel Metal Oxide Semiconductor，n型衬底、p沟道，靠空穴的流动运送电流的MOS管。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图2，示出了一种内建数字电源电路的整体电路结构示意图。
一种内建数字电源电路，包括：第一镜像电流源1、第二镜像电流源2、第三镜像电流源3、第四镜像电流源4、第一电流源Iref1、第二电流源Iref2，及内建模拟电源AVDD_INNER。
第一镜像电流源1包括第一电流支路和第二电流支路，第一电流支路为第一高压NMOS管NMH1形成的电流支路，第二电流支路为第二高压NMOS管NMH2形成的电流支路；
第二镜像电流源2包括第三电流支路和第四电流支路，第三电流支路为第一高压PMOS管PMH1形成的电流支路，第四电流支路为第二高压PMOS管PMH2形成的电流支路；
第三镜像电流源3包括第五电流支路和第六电流支路，第五电流支路为第二低压PMOS管PM2形成的电流支路，第六电流支路为第一低压PMOS管PM1形成的电流支路；
第四镜像电流源4包括第七电流支路和第八电流支路，第七电流支路为第二低压NMOS管NM2形成的电流支路，第八电流支路为第一低压NMOS管NM1形成的电流支路；
其中：
第一高压NMOS管NMH1的栅极与自身的漏极相连，且第一高压NMOS管NMH1的漏极与第二高压NMOS管NMH2的栅极相连，第一高压NMOS管NMH1的漏极连接第一电流源Iref1，第一高压NMOS管NMH1的源极连接地端；
第二高压NMOS管NMH2的栅极与第一高压NMOS管NMH1的栅极连接，第二高压NMOS管NMH2的漏极与第一高压PMOS管PMH1的漏极连接，第二高压NMOS管NMH2的源极连接地端；
第一高压PMOS管PMH1的栅极与自身的漏极相连，第一高压PMOS管PMH1的源极与外部电源电压VDD_OUT连接；
第二高压PMOS管PMH2的栅极与第一高压PMOS管PMH1的栅极连接，第二高压PMOS管PMH2的源极与外部电源电压VDD_OUT连接，第二高压PMOS管PMH2的漏极与第二低压PMOS管PM2的源极连接，第二高压PMOS管PMH2的漏极与第二低压PMOS管PM2的源极连接结点作为内建数字电源DVDD_INNER的输出端；
第二低压PMOS管PM2的漏极连接地端；
第一低压PMOS管PM1的栅极与第二低压PMOS管PM2的栅极连接，第一低压PMOS管PM1的源极与内建模拟电源AVDD_INNER连接，第一低压PMOS管PM1的漏极与第二低压NMOS管NM2的漏极连接；
第一电容C0的上极板连接第一低压PMOS管PM1及第二低压PMOS管PM2的栅极，第一电容C0的下极板连接地端。
第二低压NMOS管NM2的源极连接地端；
第一低压NMOS管NM1的栅极与第二低压NMOS管NM2的栅极连接，第一低压NMOS管NM1的栅极与自身的漏极相连，且第一低压NMOS管NM1的漏极与第二电流源Iref2连接，第一低压NMOS管NM1的源极连接地端。
上述第一高压NMOS管NMH1、第二高压NMOS管NMH2、第一低压NMOS管NM1，及第二低压NMOS管NM2的衬底均连接地端。
上述第一高压PMOS管PMH1、第二高压PMOS管PMH2的衬底均连接外部电源电压DVDD_OUT；第一低压PMOS管PM1的衬底连接内建模拟电源AVDD_INNER，第二低压PMOS管PM2的衬底连接第二高压PMOS管PMH2与第二低压PMOS管PM2的公共端。
由以上本申请实施例提供的技术方案可见，本发明运用几路镜像电流源就能够实现内建数字电源电路的功能，且相较于现有技术中的电路，本发明涉及电路5个支路，所用器件数量一般相当于一个小型OPA大小，面积会小很多，由于本发明的电路支路较少，规模较小，所以能耗较小，结构简单。
另外，因高压工艺器件需要额外工艺步骤，MOS管栅宽栅长设置相同的高压工艺和低压工艺器件，一般高压器件比低压器件面积要大的多。而运用高低压工艺相结合的方式，将其中一些不需要承受高电压的MOS管替换为低压管，面积会较小很多。
上述的电路的具体工作过程如下：
电路处于工作状态时，所有MOS器件均处于饱和状态，电路共存在四对镜像电流镜。NMH2镜像NMH1中的电流Iref1，PMH1中的电流与NMH2的电流相等，PMH2镜像PMH1中的电流；NM2镜像NM1的电流Iref2，PM1的电流与NM2的电流相等，PM2镜像PM1的电流。通过设置第一低压PMOS管PM1和第二低压PMOS管PM2的过驱动电压相等(过驱动电压指该管的栅源电压绝对值与阈值电压绝对值的差值，即|Vgs|-|Vth|)，使内建数字电压DVDD_INNER电压值等于AVDD_INNER电压值。
因为上述镜像电流镜镜像关系的存在，PMH2的工作电流Id(PMH2)＝n1*Iref1，n1为Iref1到Id(PMH2)的镜像倍数，PM2工作电流Id(PM2)＝n2*Iref2，n2为Iref2到Id(PM2)的镜像倍数。对系统的直流信号进行分析，可知Id(PMH2)＝Id(PM2)+I_load，即n1*Iref1＝n2*Iref2+I_load。所以Id(PM2)越大，输出极点越大，驱动能力越强。因此为了增大数字电源的驱动能力，可以将Id(PM2)电流值设置的大一些。
上述的内建数字电源电路实施例还可以包括第一电容C0和第二电容C1，其中，C1为稳压电容，用于减小数字电路工作时电荷注入及时钟馈通对内建数字电压DVDD_INNER电压值的影响，C0为滤波电容，用于滤除数字电源毛刺对内建模拟电源AVDD_INNER的影响。
第一电容C0的一极板与第五电流支路中的第二低压PMOS管PM2的栅极和第六电流支路中的第一低压PMOS管PM1的栅极相连，第一电容C0的另一极板接地；第二电容C1的一极板与输出端相连，另一极板接地。
具体的，NM2的漏极、PM1的漏极及栅极、PM2的栅极与电容C0的上极板相连；PMH2的漏极、PM2的源极及衬底与稳压电容C1的上极板相连，并且该节点作为内建数字电压DVDD_INNER的输出端。
其具体工作过程可以为：假设当数字电路工作时有正电荷Q1注入到电容C1上，会产生电压值为Q1/C1的正电压毛刺，该毛刺使PM2的过驱动电压增大，从而PM2的源漏电流Id(PM2)增大，因此时[Id(PMH2)-I_load]＜Id(PM2)，故增大的电流会把内建数字电压DVDD_INNER电压值拉回到原设置的电压值；当注入电荷Q1为负电荷时，工作情况与上述相反。并且当内建数字电压DVDD_INNER上的电压毛刺通过容性通路传递到PM2的栅极时，会使PM2栅极有电荷Q2＝Q1*Cgs2/C1注入，产生Q2/C0＝Q1*Cgs2/(C1*C0)的电压毛刺，由于PM2的栅源电容Cgs2较小，C0较大，故Cgs2/C0＜＜1，所以该Q2/C0电压毛刺较原来正电压毛刺Q1/C1减小很多，因此本实施例可以实现滤波功能。
另外，本方案还能够避免内建数字电压DVDD_INNER过冲击穿负载数字电路，具体的，外部电源VDD_OUT上电，当发生过冲时，PM2的源极电压升高，过驱动电压增大，PM2增大的电流将过冲电压拉低，从而避免负载数字电路器件被击穿。
图3是该发明外部电源电压上电时，内建数字电压DVDD_INNER的波形图，图中上方波形为外部电源电压VDD_OUT的上电波形，下方波形为内建电源电压DVDD_INNER随VDD_OUT上电时的电压波形，从图中可以看出，该内建数字电压DVDD_INNER电压波形没有毛刺，因此VDD_OUT上电时DVDD_INNER没有发生过冲现象，负载电路不会击穿。
需要说明的是，本申请上述实施例中的镜像电流源也可以采用IGBT管或三极管实现，上述实施例仅仅是本申请的优选实施例，并不造成对本申请的公开和保护范围的限制。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (2)

1.一种内建数字电源电路，其特征在于，包括：第一镜像电流源、第二镜像电流源、第三镜像电流源、第四镜像电流源、第一电流源、第二电流源、以及内建模拟电源；
所述第一镜像电流源包括第一电流支路和第二电流支路；
所述第二镜像电流源包括第三电流支路和第四电流支路；
所述第三镜像电流源包括第五电流支路和第六电流支路；
所述第四镜像电流源包括第七电流支路和第八电流支路；
所述第一电流支路的一端与所述第一电流源连接，另一端接地；
所述第二电流支路的一端与所述第三电流支路的一端连接，所述第二电流支路的另一端接地，所述第三电流支路的另一端与外部电源电压连接；
所述第四电流支路的一端与所述外部电源电压连接，另一端与所述第五电流支路的一端连接，所述第五电流支路的另一端接地；
所述第六电流支路的一端与所述内建模拟电源连接，另一端与所述第七电流支路的一端连接，所述第七电流支路的另一端接地；
所述第八电流支路的一端与所述第二电流源连接，另一端接地；
所述第四电流支路和所述第五电流支路的公共端为输出端，用于输出所述内建数字电源电路的电压;
第一电流支路为第一高压NMOS管形成的电流支路,第二电流支路为第二高压NMOS管形成的电流支路；
第三电流支路为第一高压PMOS管形成的电流支路,第四电流支路为第二高压PMOS管形成的电流支路；
第五电流支路为第二低压PMOS管形成的电流支路,第六电流支路为第一低压PMOS管形成的电流支路；
第七电流支路为第二低压NMOS管形成的电流支路,第八电流支路为第一低压NMOS管形成的电流支路；
其中：
所述第一高压NMOS管的栅极与自身的漏极相连，且所述第一高压NMOS管的栅极与所述第二高压NMOS管的栅极相连，所述第一高压NMOS管的漏极连接所述第一电流源，所述第一高压NMOS管的源极及衬底连接地端；
所述第二高压NMOS管的漏极与所述第一高压PMOS管的漏极连接，所述第二高压NMOS管的源极及衬底连接地端；
所述第一高压PMOS管的栅极与自身的漏极相连，所述第一高压PMOS管的源极及衬底与外部电源电压连接；
所述第二高压PMOS管的栅极与所述第一高压PMOS管的栅极连接，所述第二高压PMOS管的源极及衬底与所述外部电源电压连接，所述第二高压PMOS管的漏极与所述第二低压PMOS管的源极连接；
所述第二低压PMOS管的漏极连接地端，所述第二低压PMOS管的衬底连接其自身的源极；
所述第一低压PMOS管的栅极与自身的漏极相连，与所述第二低压PMOS管的栅极连接，所述第一低压PMOS管的源极及衬底与所述内建模拟电源连接，所述第一低压PMOS管的漏极与所述第二低压NMOS管的漏极连接；
所述第二低压NMOS管的源极及衬底连接地端，所述第二低压NMOS管的栅极与所述第一低压NMOS管的栅极连接；
所述第一低压NMOS管的栅极与自身的漏极相连，且所述第一低压NMOS管的漏极与所述第二电流源连接，所述第一低压NMOS管的源极及衬底连接地端。
2.如权利要求1所述内建数字电源电路，其特征在于，还包括第一电容和第二电容；
所述第一电容的一极板与所述第五电流支路和所述第六电流支路的公共端相连，另一极板接地；
所述第二电容的一极板与输出端相连，另一极板接地。
CN 201210071714 2012-03-16 2012-03-16 内建数字电源电路 Expired - Fee Related CN102591401B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201210071714 CN102591401B (zh) 2012-03-16 2012-03-16 内建数字电源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201210071714 CN102591401B (zh) 2012-03-16 2012-03-16 内建数字电源电路

Publications (2)

Publication Number Publication Date
CN102591401A CN102591401A (zh) 2012-07-18
CN102591401B true CN102591401B (zh) 2013-10-16

Family

ID=46480219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201210071714 Expired - Fee Related CN102591401B (zh) 2012-03-16 2012-03-16 内建数字电源电路

Country Status (1)

Country Link
CN (1) CN102591401B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3200351A4 (en) * 2014-10-16 2017-10-11 Sanechips Technology Co., Ltd. Io interface level shift circuit, io interface level shift method and storage medium

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103746681B (zh) * 2013-12-24 2017-06-30 北京时代民芯科技有限公司 一种cmos器件电源上下电输出三态控制电路
CN105988501B (zh) * 2015-02-27 2018-02-16 中芯国际集成电路制造(上海)有限公司 一种电流源及用于dac的偏置电路
CN113342113A (zh) * 2021-06-25 2021-09-03 上海料聚微电子有限公司 具有防过冲保护功能的ptat电压产生电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03160513A (ja) * 1989-11-17 1991-07-10 Mitsubishi Electric Corp 半導体集積回路化基準電圧発生回路
FR2711258A1 (fr) * 1993-10-13 1995-04-21 Philips Composants Circuit générateur de tension stabilisée du type bandgap.
JP2709033B2 (ja) * 1994-12-15 1998-02-04 富士通テン株式会社 定電圧発生回路
JP2007334761A (ja) * 2006-06-16 2007-12-27 Rohm Co Ltd 電圧生成回路及びそれを備えた電源回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3200351A4 (en) * 2014-10-16 2017-10-11 Sanechips Technology Co., Ltd. Io interface level shift circuit, io interface level shift method and storage medium
US10200042B2 (en) 2014-10-16 2019-02-05 Sanechips Technology Co. Ltd. IO interface level shift circuit, IO interface level shift method and storage medium

Also Published As

Publication number Publication date
CN102591401A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
CN109088532B (zh) 一种带有源钳位的电流型分段栅极驱动电路
CN207490875U (zh) 电压生成器电路
CN103019291B (zh) 低压差线性稳压器电路
CN103647440B (zh) 一种软启动电路及包括该软启动电路的dc-dc电路
CN105391282B (zh) 用于驱动具有高阈值电压的晶体管的系统和方法
CN103095226B (zh) 集成电路
CN102130666A (zh) 占空比调节电路及方法
CN102591401B (zh) 内建数字电源电路
CN106505992B (zh) 驱动电路
CN104303309A (zh) 使用与串联连接的p型mos器件并联的串联连接的n型mos器件的双向开关
CN102609023B (zh) 一种内建模拟电源电路
CN106329959A (zh) 高压自供电电路
CN104881070A (zh) 一种适用于mems应用的超低功耗ldo电路
CN103792982A (zh) 一种无外接电容的低压差线性稳压器
CN106487374A (zh) 一种高速模拟电压信号缓冲器、芯片及通信终端
CN103529901B (zh) 用于向自举电路提供电源的电路
CN101364797B (zh) 一种有源电压箝制栅极驱动电路
CN107979285B (zh) 一种电源转换电路
CN107422773B (zh) 数字低压差稳压器
CN203786597U (zh) 低压差线性稳压器
CN104199508B (zh) 一种具有动态自适应特性的低压电流镜
CN106300965A (zh) 一种基于负载供电的升压电源ldo供电系统
CN112152451A (zh) 一种内置自举电容dcdc变换电路
CN104656737A (zh) 具有镜像的输入电路
CN209313724U (zh) 一种电压转换电路和驱动装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 4 / F, building 1, No.14 Jiuxianqiao Road, Chaoyang District, Beijing 100020

Patentee after: Beijing Jingwei Hengrun Technology Co.,Ltd.

Address before: 100101 Beijing city Chaoyang District Anxiang Beili 11 B block 8 layer

Patentee before: Beijing Jingwei HiRain Technologies Co.,Ltd.

CP03 Change of name, title or address
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131016

CF01 Termination of patent right due to non-payment of annual fee