CN115237199B - 电压处理电路及数字温度传感器 - Google Patents

Abstract

本申请实施例提供一种电压处理电路及数字温度传感器。在本申请实施例中，电压处理电路，包括：由电压驱动的模拟器件构成的电流产生电路、电流采样电路、电流比较器及电压输出电路。其中，电流产生电路、电流采样电路、电流比较器及电压输出电路基于特定的连接结构，可利用其模拟器件的伏安特性调节电压输出电路输出的供电电压，对电压输出电路的输出电压进行稳压，从而提高了供电电压的稳定性。

Description

电压处理电路及数字温度传感器

技术领域

本申请涉及集成电路技术领域，尤其涉及一种电压处理电路及数字温度传感器。

背景技术

电源可将其它形式的能转换成电能，并为其它模块或设备进行供电，使其它模块或设备工作。电源输出电压的稳定性在一定程度上影响其所供电的模块或设备的性能。例如，对于温度传感器，电源输出电压的稳定性可影响温度传感器的测温精度。因此，如何提高电源输出电压的稳定性成为本领域技术人员持续研究的技术问题。

发明内容

本申请的多个方面提供一种电压处理电路及数字温度传感器，用以提高电源电压的稳定性。

本申请实施例提供一种电压处理电路，包括：由电压驱动的模拟器件组成的电流产生电路、电流比较器、电压输出电路及电流采样电路电流采样电路；所述电流产生电路、电流比较器及电压输出电路与为受电器件供电的电源端电连接；

所述电流产生电路用于在其模拟器件被驱动的情况下产生参考电流；所述电流比较器的模拟器件与所述电流产生电路的模拟器件电连接形成镜像电路，用于产生所述参考电流的镜像电流；

所述电压输出电路输入端与所述电流比较器的模拟器件电连接电连接，其输出端与所述电流采样电路的模拟器件电连接，用于产生供电电压，所述供电电压经所述电流采样电路的模拟器件采样后得到采样电流；

所述电流比较器的模拟器件还与所述电流采样电路输入端与所述电流比较器的模拟器件电连接电连接，其输出端与所述电流采样电路的模拟器件电连接，电连接形成镜像电路，用于产生所述采样电流的镜像电流；

所述电流比较器还用于根据参考电流的镜像电流和采样电流的镜像电流的大小关系调节所述电压输出电路的模拟器件输出的供电电压；

所述供电电压可输出至与所述电流输出电路的输出端电连接的受电器件。

本申请实施例还提供一种数字温度传感器，包括：温度感测模块和上述电压处理电路；

所述电压处理电路，与为所述温度感测模块供电的电源端电连接，用于对电源端电压进行稳压处理得到供电电压，并为温度感测模块提供供电电压；

所述温度感测模块，用于感测目标对象的温度。

本申请实施例提供的电压处理电路，包括：由电压驱动的模拟器件组成的电流产生电路、电流采样电路、电流比较器及电压输出电路。其中，电流产生电路、电流采样电路、电流比较器及电压输出电路基于特定的连接结构，可利用电压处理电路中的模拟器件的伏安特性调节电压输出电路输出的供电电压，对电压输出电路的输出电压进行稳压，从而提高了供电电压的稳定性；另一方面，本申请实施例提供的电压处理电路由电压驱动的模拟器件组成，通过选用不同电压阈值的模拟器件，可适应不同的数字域电压工作范围，实现为满足数字电压域的模拟电压处理电路，满足数字电压域的电源电压工作范围广与所需电压较低的需求。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1a为本申请实施例提供的电压处理电路与受电器件的连接结构示意图；

图1b和图2为本申请实施例提供的电压处理电路的结构示意图；

图3-图5为本申请实施例提供的一种电压处理电路的电路原理示意图；

图6-图8为本申请实施例提供的另一种电压处理电路的电路原理示意图；

图9为本申请实施例提供的数字温度传感器的结构示意图；

图10a和图10b为本申请实施例提供的数字温度传感器的工作场景示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

电源输出电压的稳定性在一定程度上影响其所供电的模块或设备的性能。例如，对于温度传感器，电源输出电压的稳定性可影响温度传感器的测温精度。因此，如何提高电源输出电压的稳定性成为本领域技术人员持续研究的技术问题。

本申请实施例为了提高电源输出电压的稳定性，提出一种电压处理电路，包括：由电压驱动的模拟器件组成的电流产生电路、电流采样电路、电流比较器及电压输出电路。其中，电流产生电路、电流采样电路、电流比较器及电压输出电路基于特定的连接结构，可利用其模拟器件的伏安特性调节电压输出电路的输出电压对电压输出电路的输出电压进行稳压，从而提高了供电电压的稳定性；另一方面，本申请实施例提供的电压处理电路由电压区域的模拟器件组成，通过选用不同电压阈值的模拟器件，可适应不同的数字域电压工作范围，实现为满足数字电压域的模拟电压处理电路，满足数字电压域的电源电压工作范围广与所需电压较低的需求。

以下结合附图，详细说明本申请各实施例提供的技术方案。

应注意到：相同的标号在下面的附图以及实施例中表示同一物体，因此，一旦某一物体在一个附图或实施例中被定义，则在随后的附图和实施例中不需要对其进行进一步讨论。

图1a为本申请实施例提供的电压处理电路与受电器件的连接结构示意图。如图1a所示，电压处理电路S1可电连接于为受电器件S2供电的电源端Vin及受电器件S2之间。

本实施例提供的电压处理电路S1由电压驱动的模拟器件组成，可利用其模拟器件的伏安(IV)特性对电源端Vin输出的电源电压进行稳压处理，得到供电电压Vout；并将供电电压Vout输出至受电器件S2，这样可为受电器件提供稳压处理后的供电电压，有助于提高供电电压的稳定性，进而降低电源电压波动对受电器件的影响。另一方面，本申请实施例提供的电压处理电路由电压驱动的模拟器件组成，通过选用不同电压阈值的模拟器件，可适应不同的数字域电压工作范围，实现为满足数字电压域的模拟电压处理电路，满足数字电压域的电源电压工作范围广与所需电压较低的需求。

例如，在12纳米场效应晶体管紧凑方案中，数字域电压范围可从500mV到1050mV，通过选用不同电压阈值的模拟器件，可调节电压处理电路S1的输出电压满足数字域电压的范围广的需求。

另外，还可通过选用超低电压阈值(Ultra Low Voltage Threshold，ulvt)的模拟器件，满足数字域电压较低的需求。ulvt器件可为MOS管，这样，电压处理电路输出的供电电压可低至450mV，可使该电路工作在数字电压域，满足数字电压域的电源电压较低的需求。如在12纳米场效应晶体管紧凑方案工艺中，电源电压可以低至500mV。这是传统模拟电压转换电路中PNP和NPN等器件等所无法实现的。一方面，三极管为小电流驱动大电流的驱动模式，三极管导通，产生的电流较大，导致负载电压较大，无法满足数字域低电压的需求；另一方面，三极管组成的电压转换电路电源电压调节范围较小，无法满足数字域电压广范围的需求。

下面对本申请实施例提供的电压处理电路的实现结构及工作原理进行说明。图1b为本申请实施例提供的电压处理电路的结构示意图。如图1b所示，电压处理电路S1包括：电流产生电路10、电流比较器20、电流采样电路30及电压输出电路40。电流产生电路10、电流比较器20、电流采样电路30及电压输出电路40可由电压驱动的模拟器件组成。

在本实施例中，电流产生电路10、电流比较器20以及电压输出电路40与为受电器件S2供电的电源端Vin电连接。具体地，电流产生电路10、电流比较器20以及电压输出电路40中的模拟器件与为受电器件S2供电的电源端Vin电连接。电流比较器20的模拟器件与电流产生电路10的模拟器件电连接形成镜像电路，电流比较器20的模拟器件还与电流采样电路30的模拟器件电连接形成镜像电路。

在本实施例中，电流产生电路10的模拟器件在被驱动的情况下，可产生参考电流I1。电流比较器20的模拟器件由于与电流产生电路10形成镜像电路，因此，可产生参考电流I1的镜像电流I2。其中，参考电流的镜像电流是指与参考电流大小相等，方向相同的电流。

电流比较器20中的模拟器件还与电压输出电路40中的模拟器件电连接。电流比较器20产生参考电流的镜像电流I2，可触发电压输出电路40的模拟器件输出供电电压Vout，即电压输出电路40产生供电电压Vout。电流采样电路30的模拟器件与电压输出电路40电连接，可对电压输出电路40的模拟器件的输出电压进行采样，得到采样电流I3。相应地，电压输出电路40输出的供电电压Vout经电流采样电路30采样后得到采样电流I3。由于电流比较器20的模拟器件还与电流采样电路30电连接形成镜像电路，因此，电流比较器20的模拟器件还可产生采样电流I3的镜像电流I4。

在本实施例中，电流比较器20可根据参考电流的镜像电流I3和采样电流的镜像电流I4的大小关系，调节电压输出电路40的模拟器件输出的供电电压Vout。具体地，电流比较器20可根据参考电流的镜像电流I3和采样电流的镜像电流I4的大小关系，调节电压输出电路40的模拟器件的导通信号的大小，进而调节电压输出电路40的导通能力，通过调节电压输出电路40的导通能力，调节电压输出电路40输出的供电电压Vout，即利用电压输出电路40中的模拟器件的IV特性，调节电压输出电路40输出的供电电压Vout。

电压输出电路40输出的供电电压Vout发生变化，导致电流采样电路30采集的采样电流I3发生变化，从而导致采样电流I3的镜像电流I4发生变化，以此反复，至采样电流的镜像电流I4与参考电流的镜像电流I3相等。采样电流的镜像电流I4与参考电流的镜像电流I3相等，电压输出电路40的导通能力达到平衡，输出稳定的供电电压Vout，即利用电压输出电路40中的模拟器件的伏安(IV)特性，实现对电源端的稳压，有助于提高电源电压的稳定性。

电压输出电路40可与受电器件S2电连接，可将供电电压Vout输出至受电器件S2，为受点器件S2提供稳压后的供电电压Vout，可降低电源电压波动对受点器件S2的影响。

在本申请实施例中，电流产生电路10、电流比较器20、电流采样电路30及电压输出电路40可由电压驱动的模拟器件组成，但不限定其具体实现形式。在一些实施例中，电流产生电路10、电流比较器20、电流采样电路30及电压输出电路40可采用电压驱动的模拟器件构建，可通过采用不同阈值电压的模拟器件，满足数字电压域的电源电压工作范围广和电源电压低的需求，实现满足数字电压域的模拟电压处理电路。

下面对本申请实施例提供的电流产生电路10、电流比较器20、电流采样电路30及电压输出电路40的实现形式进行示例性说明。

在一些实施例中，如图2所示，电流产生电路包括：串接的压差电路101和第一镜像电路102。压差电路101和第一镜像电路102包括：电压驱动的模拟器件。压差电路101的模拟器件与电源端Vin电连接。电流比较器20的模拟器件电连接于压差电路101与第一镜像电路102的串接路径上，并与第一镜像电路102形成镜像电路。

压差电路101在其模拟器件被驱动的情况下可产生电压差，并可基于产生的电压差产生基准电流I0。压差电路101可将基准电流I0输出给第一镜像电路102。相应地，第一镜像电路102的模拟器件可对基准电流I0进行镜像，产生基准电流I0的镜像电流，作为参考电流I1。

在本申请实施例中，不限定压差电路101的具体实现形式。在一些实施例中，结合图3-图8所示的电路图可得，压差电路101的模拟器件可包括：门限电压不同的第一PMOS电路101a和第二PMOS电路101b。其中，第一PMOS电路的门限电压大于或小于第二PMOS电路。压差电路101的模拟器件还可包括：电阻R1。

考虑到规格相同的MOS管的门限电压相同或相近，规格不同的MOS管的门限电压不同，在本实施例中，为了实现第一PMOS电路101a和第二PMOS电路101b的门限电压不同，第一PMOS电路101a和第二PMOS电路101b可采用不同规格的PMOS管。或者，第一PMOS电路101a和第二PMOS电路101b也可采用规格相同，数量不同的PMOS管。其中，PMOS管的规格是指PMOS管的类型和尺寸。PMOS管的规格相同是指PMOS管的类型和尺寸相同。PMOS管的规格不同可以为PMOS管的类型和/或尺寸不同。

对于采用规格相同，数量不同的PMOS管，来使第一PMOS电路101a和第二PMOS电路101b的实施方式来说，第一PMOS电路101a中的PMOS管的数量大于或小于第二PMOS电路101b中的PMOS管的数量。对于包括多个PMOS管的电路来说，多个PMOS管并联。多个是指2个或2个以上。其中，并联的PMOS管数量越多，PMOS电路的门限电压越大。对于第一PMOS电路的门限电压大于第二PMOS电路的情况，第一PMOS电路包括的PMOS管的数量大于第二PMOS电路包含的PMOS管的数量。

例如，第一PMOS电路101a包括：多个并联的PMOS管MP1；第二PMOS电路101b包括：与PMOS管MP1规格相同的至少一个PMOS管MP2；其中，PMOS管MP1的数量大于PMOS管MP2的数量。第二PMOS电路101b包括多个PMOS管MP2的情况，多个PMOS管MP2并联。

在本申请实施例中，对于包括多个并联的PMOS管的PMOS电路来说，多个PMOS管共源极和漏极；多个PMOS管的栅极均与驱动电路(图中未示出)电连接。相应地，包括多个并联的PMOS管的PMOS电路，其栅极是指每个PMOS管的栅极，源极和漏极分别为多个PMOS管共同的源极和漏极。

结合图3-图8，第一PMOS电路101a和第二PMOS电路101b的源极与电源端Vin电连接。第一PMOS电路101a和第二PMOS电路101b的栅极电连接于电阻R1的两端。第一PMOS电路101a和第二PMOS电路101b可被驱动电路(图3-图8中未示出)启动。由于第一PMOS电路101a和第二PMOS电路101b的门限电压不同，因此，第一PMOS电路101a和第二PMOS电路启动，电阻R1两端的电压分别为第一PMOS电路101a和第二PMOS电路101b的栅极电压，电阻R1两端的电压不同，电阻R1两端产生电压差。进一步，电阻R1由于电压差产生基准电流I0；并将I0输出至第一镜像电路102的第一支路102a。

第一镜像电路102的第二支路102b与第一PMOS电路101电连接。第一PMOS电路101a启动，触发第一镜像电路的第二支路102b产生基准电流I0的镜像电流，即参考电流I1。具体地，第一PMOS电路101a启动，触发第一镜像电路的第二支路102b导通，第二支路102b产生电流，由于第一镜像电路的第二支路102b与第一支路102a形成镜像电路，因此，第二支路102b产生的电流等于第一支路102a流通的电流即基准电流I0，第二支路102b产生基准电流I0的镜像电流，即参考电流I1。

可选地，如图3-图8所示，对于第一镜像电路102来说，其第一支路102a的模拟器件可包括：NMOS管MN2；第一镜像电路的第二支路102b的模拟器件包括：与NMOS管MN2规格相同的NMOS管MN1。NMOS管MN2的漏极与电阻R1电连接；NMOS管MN2的栅极与NMOS管MN1的栅极电连接；NMOS管MN1的漏极与第一PMOS电路101a的漏极电连接，且NMOS管MN1的漏极与栅极短接；NMOS管MN1和NMOS管MN2的源极接地。

基于上述连接关系可知，第一PMOS电路101a和第二PMOS电路101b启动，第一PMOS电路101a中的PMOS管MP1和第二PMOS电路101b中的PMOS管MP2导通，拉高NMOS管MN1和MN2的栅极电压至大于NMOS管MN1和MN2的门限电压，触发NMOS管MN1和MN2导通。NMOS管MN2导通，与第二PMOS电路101b及电阻R1，形成一条如图5中虚线所示的，从电源端Vin经第二PMOS电路101b、电阻R1及NMOS管MN2对地的通路1。对于通路1中的电阻R1来说，电阻R1两端的电压分别等于第一PMOS电路101a和第二PMOS电路101b的栅极电压，而第一PMOS电路101a和第二PMOS电路101b的栅极电压不同，导致电阻R1两端产生电压差，进而电阻R1产生基准电流I0，输出至NMOS管MN2。相应地，NMOS管MN2的漏极电流为I0。

如图5中虚线所示，NMOS管MN1导通，与第一PMOS电路101a形成从电源端Vin经第一PMOS电路101a和NMOS管MN1对地的通路2，由于NMOS管MN1与NMOS管MN2形成镜像电路，因此，NMOS管MN1的漏极电流I1等于NMOS管MN2的漏极电流I0，NMOS管MN2的漏极电流可理解为NMOS管MN1的漏极电流的镜像，即NMOS管MN1产生与基准电流I0成镜像的参考电流I1。

结合图3-图8，电流比较器20电连接于第一PMOS电路101a的漏极与NMOS管MN1的漏极的串接路径上，与NMOS管MN1形成镜像电路。因此，电流比较器20在第一PMOS电路101a启动过程中产生参考电流I1的镜像电流I2。具体地，第一PMOS电路101a启动，触发电流比较器20导通，形成通路，电流比较器20产生电流。由于电流比较器20与NMOS管MN1形成镜像电路，因此，电流比较器20中的电流等于参考电流I1，即电流比较器20产生参考电流I1的镜像电流I2。

对于电流比较器20，如图2所示，电流比较器20可包括：相互串接的第一电路单元201和第二电路单元202。第一电路单元201和第二电路单元202包括由电压驱动的模拟器件。电压输出电路40电连接于第一电路单元201和第二电路单元202的串接路径A上。其中，第一电路单元201的模拟器件电连接于压差电路101与第一镜像电路102的串接路径上，且与第一镜像电路102形成镜像电路。压差电路101在存在电压差的情况下，触发第一电路单元201的模拟器件导通，在第一电路单元201与第二电路单元202的串接路径A上产生电流，由于第一电路单元201与第一镜像电路102形成镜像电路，因此，第一电路单元201的模拟器件导通，在串接路径A上产生的电流等于电流产生电路产生的参考电流I1，即在串接路径A上产生参考电流I1的镜像电流I2。

结合图3-图8所示的压差电路101和第一镜像电路102的具体电路结构，第一电路单元201电连接于第一PMOS电路101a的漏极与NMOS管MN1的漏极的串接路径上，因此在第一PMOS电路101a启动时，可拉高第一电路单元201与第一PMOS电路101a的漏极与NMOS管MN1的漏极的串接路径的连接端的电压，触发第一电路单元201导通，在第一电路单元201与第二电路单元202的串接路径A上产生参考电流I1的镜像电流I2。

接着参照图2，第二电路单元202与电流采样电路30的模拟器件电连接，并与电流采样电路30形成镜像电路。其中，电流采样电路30可对电压输出电路40的模拟器件输出的供电电压Vout进行采样，得到采样电流I3。第二电路单元202的模拟器件与电路采样电路30形成镜像电路，因此，可在第二电路单元202与第一电路单元201的串接路径A上产生采样电流I3的镜像电流I4。

相应地，电流比较器20根据第一电路单元201和第二电路单元202的串接路径A上的参考电流的镜像电流I2与采样电流的镜像电流I4的大小关系，调节电压输出电路40的模拟器件的导通信号的大小，以调节电压输出电路40的输出电压。具体地，由于电压输出电路40电连接于第一电路单元201和第二电路单元202的串接路径A上，串接路径A上存在参考电流的镜像电流I2与采样电流的镜像电流I4，在参考电流的镜像电流I2与采样电流的镜像电流I4不相等的情况下，根据串接路径A上的参考电流的镜像电流I2与采样电流的镜像电流I4的大小关系，拉高或拉低电压输出电路40的模拟器件的导通信号来调节电压输出电路40的导通能力，从而实现对电压输出电路40输出的供电电压Vout的调节。其中，串接路径A上的参考电流的镜像电流I2与采样电流的镜像电流I4的大小关系，拉高还是拉低电压输出电路40的导通信号，具体由电压输出电路40与电流比较器20的具体实现结构决定。

下面结合具体的电路结构，对电流比较器20及电压输出电路40的工作原理进行示例性说明。在本申请实施例中，如图3-图8所示，电压输出电路40的模拟器件可包括：MOS管。该MOS管的栅极电连接于第一电路单元201与第二电路单元202的串接路径A上，其源极与电源端Vin电连接，其漏极作为电压输出端，与电流采样电路30电连接。其中，参考电流的镜像电流I2与采样电流的镜像电流I4的电流差异可调节触发电压输出电路40的导通信号的大小，以调节电压输出电路40的输出电压。

电压输出电路40中的MOS管可为PMOS管，也可为NMOS管。其中，电压输出电路40中的MOS管的实现形式可影响电流比较器的电路结构。下面分别以电压输出电路40中的MOS管为PMOS管或NMOS管为例，进行示例性说明。

如图3-图5所示，对于电压输出电路40的模拟器件包括：PMOS管MP5的实施例来说，第一电路单元201包括：NMOS管MN3。其中，NMOS管MN3的源极接地。NMOS管MN3的漏极与第二电路单元202电连接，形成上述串接路径A。NMOS管MN3的栅极电连接于压差电路101与第一镜像电路102的串接路径上。压差电路101在存在电压差的情况下，可触发NMOS管MN3导通，在串接路径A上产生参考电流I1的镜像电流I2。

结合图3-图5所示的压差电路101和第一镜像电路102的具体电路结构，承接上述通路1中的电流等于基准电流I0，即通路1中的电流为基准电流I0的镜像电流，作为参考电流I1的分析，由于NMOS管MN3电连接于第一PMOS电路101a的漏极与NMOS管MN1的漏极的串接路径上。因此，第一PMOS电路101a被启动时，第一PMOS电路101a导通，NMOS管MN3的栅极电压被拉高，NMOS管MN3导通，产生漏极电流。由于NMOS管MN3与NMOS管MN1形成镜像电路，因此，NMOS管MN3的漏极电流等于参考电流I1，相当于NMOS管MN3的漏极产生参考电流I1的镜像电流I2。由于NMOS管MN3与第二电路单元202串接，形成串接路径A，因此，在NMOS管MN3的漏极与第二电路单元202的串接路径A上产生参考电流I1的镜像电流I2。

相应地，如图3-图5所示，第二电路单元202的模拟器件包括：NMOS管MN4和包括电压驱动的模拟器件的第二镜像电路202a。第二镜像电路302a的模拟器件与NMOS管MN3的漏极串接，形成串接路径A。NMOS管MN4漏极也和第二镜像电路202a串接，形成串接路径B。

NMOS管MN4的栅极与电流采样电路30的模拟器件电连接，与电流采样电路30的模拟器件形成镜像电路。电流采样电路30在所述采样电流I3存在的情况下，触发NMOS管MN4导通，在串接路径B上产生采样电流I3的镜像电流I4。

第二镜像电路202a的模拟器件，可对串接路径B上采样电流I3的镜像电流I4进行镜像，在与NMOS管MN3的串接路径A上产生与镜像电流I4相等的电流，也可称之为采样电流的镜像电流I4。

可选地，如图3-图5所示，第二镜像电路202a的模拟器件可包括：PMOS管MP3和PMOS管MP4。其中，PMOS管MP3和PMOS管MP4的源极与电源端Vin电连接；PMOS管MP3的栅极与PMOS管MP4栅极电连接。PMOS管MP3的漏极与NMOS管MN3的漏极电连接，形成串接路径A。PMOS管MP4的栅极与漏极短接；PMOS管MP4的漏极与所述NMOS管MN4的漏极电连接。

结合图3-图5所示的电路结构，在电流采样电路30存在采样电流I3的情况下，由于电流采样电路30导通，将NMOS管MN4的栅极电压拉高，NMOS管MN4导通，产生漏极电流。由于NMOS管MN4与电流采样电路30形成镜像电路，因此，NMOS管MN4的漏极电流等于采样电流I3，即NMOS管MN4产生采样电流I3的镜像电流I4。

其中，NMOS管MN4导通，PMOS管MP4的漏极电压被拉低，由于PMOS管MP4的漏极与栅极短接，且PMOS管MP3和MP4的栅极短接，因此，PMOS管MP3和MP4的栅极电压也被拉低，PMOS管MP3和MP4导通，形成图5虚线所示的从电源端Vin经PMOS管MP3和NMOS管MN3对地的通路3，以及，从电源端Vin经PMOS管MP4和NMOS管MN4对地的通路4。对于通路4来说，由于PMOS管MP4的漏极与NMOS管MN4的漏极串联，形成串接路径B，因此，PMOS管MP4的漏极电流等于采样电流I3的镜像电流I4，PMOS管MP3与PMOS管MP4形成第二镜像电路102a，因此，PMOS管MP3的漏极电流等于采样电流I3的镜像电流I4，即PMOS管MP3在与NMOS管MN3的串接路径A上产生采样电流I3的镜像电流I4。

对于PMOS管MP3在与NMOS管MN3的串接路径A来说，存在参考电流的镜像电流I2和采样电流I3的镜像电流I4，在电压处理电路启动阶段，参考电流的镜像电流I2和采样电流I3的镜像电流I4并不相等，这就导致电流比较器20中的参考电流的镜像电流I2和采样电流的镜像电流I4，调节电压输出电路40中的PMOS管MP5的栅极电压，来调节PMOS管MP5的导通能力，进而可调节PMOS管MP5的漏极输出的供电电压。PMOS管MP5的漏极输出的供电电压改变，导致电流采样电路30采集的采样电流I3的大小发生变化，进而导致电流比较器20中的采样电流I3的镜像电流I4发生变化，依次往复，至电流比较器20中的采样电流的镜像电流I4等于参考电流的镜像电流I2，PMOS管MP5的栅极电压不再发生变化，输出稳定的供电电压。

具体地，假设在电压处理电路启动阶段，采样电流I3的镜像电流I4大于参考电流的镜像电流I2，由于采样电流I3的镜像电流I4大于参考电流的镜像电流I2，可拉高串接路径A上连接的PMOS管MP5的栅极电压，降低PMOS管MP5的导通能力，导致PMOS管MP5的漏极输出的供电电压Vout降低。进一步，由于PMOS管MP5的漏极输出的供电电压Vout降低，电流采样电路30采集的采样电流I3减少，进而导致电流比较器20中的采样电流I3的镜像电流I4减少，依次反复，至电流比较器20中的采样电流I3的镜像电流I4等于参考电流的镜像电流I2。在采样电流I3的镜像电流I4等于参考电流的镜像电流I2相等时，PMOS管MP5的栅极电压不再发生改变，其导通能力达到稳定，进而PMOS管MP5的漏极输出的供电电压Vout达到稳定，即利用PMOS管MP5的IV特性实现稳压。

如图6-图8所示，在另一些实施例中，电压输出电路40包括的MOS管为NMOS管MN7。其中，MOS管MN7的源极与电源端Vin电连接；NMOS管MN7的栅极电连接于第一电路单元201和第二电路单元202的串接路径A上。电流比较器20根据串接路径A上的参考电流的镜像电流与所述输出电流的大小关系，调节触发NMOS管MN7的栅极的导通信号的大小，以调节NMOS管MN7的漏极输出的供电电压Vout。

相应地，对于电压输出电路40包括的MOS管为NMOS管MN7的实施例，结合图6-图8，第一电路单元201的模拟器件包括：NMOS管MN3和包括电压驱动的模拟器件的第三镜像电路201a。NMOS管MN3的源极接地；NMOS管MN3的漏极与第三镜像电路201a电连接，形成串接路径B。第三镜像电路201a的模拟器件与第二电路单元202电连接，形成串接路径A。

如图6-图8所示，NMOS管MN3的栅极电连接于压差电路101与第一镜像电路102的串接路径上，与第一镜像电路102形成镜像电路；压差电路在存在电压差的情况下，触发NMOS管MN3导通，在串接路径B上产生参考电流I1的镜像电流I2。其中，关于NMOS管MN3在串接路径B上产生参考电流I1的镜像电流I2的描述，可参见上述图3-图5相关实施例中，NMOS管MN3在串接路径A上产生参考电流I1的镜像电流I2的相关内容。

相应地，第三镜像电路201a的模拟器件，可对串接路径B上的电流进行镜像，在串接路径A上产生与串接路径B上相等的电流，即参考电流I1的镜像电流I2。

可选地，结合图6-图8所示，第三镜像电路201a的模拟器件包括：PMOS管MP3和PMOS管MP4。其中，PMOS管MP3和PMOS管MP4的源极与电源端电连接；PMOS管MP3的栅极与PMOS管MP4栅极电连接；PMOS管MP3的漏极与NMOS管MN3的漏极电连接，形成串接路径B。PMOS管MP4的栅极与漏极短接，PMOS管MP4的漏极与第二电路单元202串接，形成串接路径A。

在本实施例中，NMOS管MN3导通，触发PMOS管MP3和PMOS管MP4导通，在PMOS管MP3与NMOS管MN3的串接路径B上产生参考电流I1的镜像电流I2；PMOS管MP4导通，在串接路径A上产生与串接路径B上的电流相等的电流，即参考电流的镜像电流I2。

具体地，承接上述对图3-图5中NMOS管MN3导通的分析，结合图6-图8所示的具体的电路结构，NMOS管MN3导通，与NMOS管串接的PMOS管MP3的漏极电压被拉低，由于PMOS管MP3的漏极与栅极短接，且PMOS管MP3和MP4的栅极短接，因此，PMOS管MP3和MP4的栅极电压被拉低，PMOS管MP3和MP4导通，形成如图8中虚线所示的，从电源端Vin经PMOS管MP3和NMOS管MN3对地的通路5，以及，从电源端Vin经PMOS管MP4和第二电路单元202对地的通路6。其中，串接路径B位于通路5上，串接路径A位于通路6上。由于NMOS管MN3与NMOS管MN1成镜像电路，因此，NMOS管MN3的漏极电流等于参考电流，即NMOS管MN3的漏极电流等于参考电流I1的镜像电流I2。相应地，串接路径B上的电流也就等于参考电流I1的镜像电流I2。

进一步，由于PMOS管MP3的漏极与NMOS管MN3的漏极串联，因此，PMOS管MP3的漏极电流也等于参考电流I1的镜像电流I2。另一方面，由于PMOS管MP4与PMOS管MP3形成镜像电路，因此，PMOS管MP4的漏极电流等于MOS管MP3的漏极电流，即等于参考电流I1的镜像电流I2。相应地，串接路径A上的电流也就等于参考电流I1的镜像电流I2，即在PMOS管MP4与第二电路单元202的串接路径A上产生参考电流I1的镜像电流I2。

相应地，第二电路单元的模拟器件包括：NMOS管MN4；NMOS管MN4的漏极与PMOS管MP4的漏极串接，形成串接路径A。

NMOS管MN4的栅极与电流采样电路30的模拟器件电连接，与电流采样电路30的模拟器件构成镜像电路；电流采样电路30在采样电流存在的情况下，可触发NMOS管MN4导通，在串接路径A上产生采样电流的镜像电流。具体地，电流采样电路30在采样电流存在的情况下，可触发NMOS管MN4导通，NMOS管MN4产生漏极电流。由于NMOS管MN4与电流采样电路30形成镜像电路，因此，NMOS管MN4的漏极电流等于采样电流I3的镜像电流I4。又由于NMOS管MN4的漏极与第一电路单元201中的PMOS管MP4串接，形成在串接路径A，因此串接路径A上的电流等于NMOS管MN4的漏极电流，即在串接路径A上产生采样电流I3的镜像电流I4。

对于PMOS管MP4在与NMOS管MN4的串接路径A来说，存在参考电流的镜像电流I2和采样电流I3的镜像电流I4，在电压处理电路启动阶段，参考电流的镜像电流I2和采样电流I3的镜像电流I4并不相等，这就导致电流比较器20中的参考电流的镜像电流I2和采样电流的镜像电流I4，调节电压输出电路40中的NMOS管MN7的栅极电压，来调节NMOS管MN7的导通能力，进而可调节NMOS管MN7的漏极输出的供电电压。NMOS管MN7的漏极输出的供电电压改变，导致电流采样电路30采集的采样电流I3的大小发生变化，进而导致电流比较器20中的采样电流I3的镜像电流I4发生变化，依次往复，至电流比较器20中的采样电流的镜像电流I4等于参考电流的镜像电流I2，NMOS管MN7的栅极电压不再发生变化，输出稳定的供电电压。

具体地，假设在电压处理电路启动阶段，采样电流I3的镜像电流I4大于参考电流的镜像电流I2，由于采样电流I3的镜像电流I4大于参考电流的镜像电流I2，可拉低串接路径A上连接的NMOS管MN7的栅极电压，降低PMOS管MP5的导通能力，导致NMOS管MN7的漏极输出的供电电压Vout降低。进一步，由于NMOS管MN7的漏极输出的供电电压Vout降低，电流采样电路30采集的采样电流I3减少，进而导致电流比较器20中的采样电流I3的镜像电流I4减少，依次反复，至电流比较器20中的采样电流I3的镜像电流I4等于参考电流的镜像电流I2。在采样电流I3的镜像电流I4等于参考电流的镜像电流I2相等时，NMOS管MN7的栅极电压不再发生改变，其导通能力达到稳定，进而NMOS管MN7的漏极输出的供电电压Vout达到稳定。

在本申请实施例中，无论电压输出电路40采用哪种MOS管，如图3-图8所示，电流采样电路30可包括：包括电压驱动的模拟器件的开关电路301和NMOS管MN5。

其中，开关电路301的模拟器件电连接于电压输出电路40与NMOS管MN5的漏极之间。对于上述电压输出电路40包括：MOS管的情况，开关电路301的模拟器件电连接于电压输出电路40的漏极与NMOS管MN5的漏极之间。

NMOS管MN5的栅极与上述NMOS管MN4的栅极电连接；NMOS管MN5的栅极与漏极短接；NMOS管MN5的源极接地。这样，NMOS管MN5与上述NMOS管MN4形成镜像电路。

其中，开关电路301的模拟器件可在电压输出电路40输出供电电压时导通，并触发NMOS管MN5导通，形成从电压输出电路40输出的供电电压Vout经开关电路301和NMOS管MN5对地的通路，该通路产生电流，即采样电流I3，实现了电流采样电路30对供电电压Vout的电流采样。

可选地，如图3-图5所示，开关电路301的模拟器件可包括：NMOS管MN6。其中，NMOS管MN6的漏极与电压输出电路40电连接；NMOS管MN6的栅极与漏极短接；NMOS管MN6的源极与NMOS管MN5的漏极电连接。对于图3-图5所示的电流采样电路，NMOS管MN6的漏极电连接于电压输出电路40的电压输出端，且NMOS管MN6的漏极与栅极短接，因此，电压输出电路40输出供电电压可拉高NMOS管MN6的栅极电压，NMOS管MN6导通。

NMOS管MN6导通可拉高NMOS管MN5的漏极电压，由于NMOS管MN5的漏极与栅极短接，因此，NMOS管MN6导通可拉高NMOS管MN5的栅极电压，触发NMOS管MN5导通，形成从电压输出电路40输出的供电电压Vout经NMOS管MN6和MN5对地的通路，该通路可产生电流，即采样电流I3，实现了电流采样电路30对供电电压Vout的电流采样。

在另一些实施例中，如图6-图8所示，开关电路301的模拟器件也可包括：PMOS管MP6。其中，PMOS管MP6的源极与电压输出电路电连接；PMOS管MP6的栅极与漏极短接；PMOS管MP6的漏极与NMOS管MN5的漏极电连接。

对于图4所示的电流采样电路，PMOS管MP6的源极电连接于电压输出电路40的电压输出端，因此，电压输出电路40输出供电电压可拉高PMOS管MP6的源极电压，使得PMOS管MP6的源极电压与栅极电压之间的电压差大于PMOS管MP6导通的门限电压，PMOS管MP6导通。

PMOS管MP6导通可拉高NMOS管MN5的漏极电压，由于NMOS管MN5的漏极与栅极短接，因此，PMOS管MP6导通可拉高NMOS管MN5的栅极电压，触发NMOS管MN5导通，形成从电压输出电路40输出的供电电压Vout经PMOS管MP6和MN5对地的通路，该通路可产生电流，即采样电流I3，实现了电流采样电路30对供电电压Vout的电流采样。

上述图3-图8中提供的电压处理电路中的电流采样电路采用MOS管作为采样器件，利用MOS管的I-V特性可减小因参考电压I1变化对电压采样电路输出的供电电压的影响，减小参考电流I1变化引起的供电电压Vout的变化。

值得说明的是，上述图3-图8所示的电路结构仅为示例性说明。在一些实施例中，图3-图5所示的电流采样电路30可与图6-图8中所示的电流产生电路10、电流比较器20、电压输出电路40相结合，形成另一电压处理电路。在另一些实施例中，图6-图8所示的电流采样电路30可与图3-图5中所示的电流产生电路10、电流比较器20、电压输出电路40相结合，形成又一电压处理电路；等等。

还值得说明的是，本申请实施例提供的电压处理电路除了可提高输出电压的稳定性之外，针对上述图3-图8提供的电压处理电路，通过采用不同电压阈值的MOS管，可对为受电器件S2供电的电源端Vin稳压处理，得到不同的供电电压，满受电器件S2的不同电压需求，因此，可满足数字电压域对电源电压广范围的需求。另一方面，MOS管可采用超低电压阈值(Ultra Low Voltage Threshold，ulvt)MOS管等，电压处理电路输出的供电电压可低至450mV，可使该电路工作在数字电压域，满足数字电压域对电源电压非常低的要求，例如数字电压域电压可以低至500mV。这是传统模拟电压转换电路中PNP和NPN等器件等所无法实现的。

图3-图8提供的电压处理电路中电流比较器采用MOS管组成的环路结构，MOS管自身截止频率较高，因此，电流比较器反应速度快，可适用于高频数字电路。

本申请实施例提供的电压处理电路可适用于任何受电器件，如电路模块、芯片或设备等，用于向受电器件提供稳定的供电电压。例如，本申请实施例提供的电压处理电路可作为数字温度传感器的供电模块，为数字温度传感器提供稳定的电压，这样可降低电压波动对数字温度传感器的测温精度的影响，有助于提高数字温度传感器的测温精度。

相应地，本申请实施例还提供数字温度传感器。如图9所示，数字温度传感器TS包括：电压处理电路S1和温度感测模块S3。在本实施例中，温度感测模块S3即为上述图1a中的受电器件S2。电压处理电路S1由电压驱动的模拟器件组成，其具体实现方式可参见上述实施例的相关内容。在本实施例中，电压处理电路S1可电连接于为数字温度传感器供电的电源端及温度感测模块S3之间，可利用其模拟器件对电源端电压Vin进行稳压，得到稳压处理后的供电电压Vout，并为温度感测模块S3提供供电电压Vout。

如图10a和图10b所示，温度感测模块S3用于感测被测器件S4的温度。在本申请实施例中，不限定温度感测模块S3的具体实施方式。如图10a和图10b所示，数字温度传感器TS可测量被测器件S4的温度。如图10a所示，数字温度传感器TS与可耦合到被测器件S4中，与被测器件S4可集成于同一芯片；如图10b所示数字温度传感器TS与被测器件S4为不同的芯片，也可集成于同一芯片中。其中，芯片可为可实现任何功能的芯片，例如，芯片可为处理器芯片、存储器芯片等等。处理器芯片可为任何电子设备的处理器芯片。例如，可以为物联网(IOT)设备的处理器芯片、服务器的处理器芯片或者为数据中心处理器芯片等等。

对于数字温度传感器TS与被测器件S4为不同的芯片的实施例来说，数字温度传感器TS在对被测器件S4测温时，不限定数字温度传感器TS与被测器件S4之间的间隔距离。其中，数字温度传感器TS与被测器件S4之间的间隔距离，可根据数字温度传感器TS对温度的灵敏度及实际应用场景对测温精度的要求灵活设置，在一定程度上也受加工工艺的限制。

对于芯片中的处理器S11来说，数字温度传感器TS可与处理器S11电连接，数字温度传感器TS可测量被测器件S4的温度，并将被测器件S4的温度提供给处理器S11；处理器S11可根据被测器件S1的温度，执行设定操作。例如，处理器可根据被测器件的温度，调节被测器件的工作模式；又例如，处理器可监测被测器件的温度是否超过设定的温度阈值；若监测到被测器件的温度超过设定的温度阈值，限制被测器件工作在高频模式下等等。在本实施例提供的数字温度传感器中，电压处理电路可作为温度传感器的供电模块，为温度传感器提供稳定的电压，这样可降低电压波动对数字温度传感器的测温精度的影响，有助于提高数字温度传感器的测温精度；另一方面，采用电压驱动的模拟器件构建，可通过采用不同阈值电压的模拟器件，满足数字电压域的电源电压工作范围广和电源电压低的需求，实现满足数字电压域的模拟电压处理电路。

需要说明的是，本文中的“第一”、“第二”等描述，是用于区分不同的消息、设备、模块等，不代表先后顺序，也不限定“第一”和“第二”是不同的类型。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (11)

1.一种电压处理电路，其特征在于，包括：由电压驱动的模拟器件组成的电流产生电路、电流比较器、电压输出电路及电流采样电路；所述电流产生电路、电流比较器及电压输出电路与为受电器件供电的电源端电连接；

其中，所述电流产生电路包括：串接的压差电路和第一镜像电路；所述压差电路的模拟器件与所述电源端电连接；所述电流比较器中的模拟器件电连接于所述压差电路与所述第一镜像电路的串接路径上，并与所述第一镜像电路的模拟器件形成镜像电路；

所述压差电路，在其模拟器件被驱动的情况下，产生压差，并基于产生的电压差产生基准电流，以及将所述基准电流输出给所述第一镜像电路；

所述第一镜像电路，用于利用其模拟器件产生所述基准电流的镜像电流，作为参考电流；

所述电流比较器包括：第一电路单元和第二电路单元；所述第一电路单元和第二电路单元包括：电压驱动的模拟器件；

所述第一电路单元的模拟器件连接于所述压差电路与所述第一镜像电路的串接路径上，且与所述第一镜像电路形成镜像电路；所述压差电路在存在电压差的情况下，触发所述第一电路单元的模拟器件导通，在第一电路单元与第二电路单元的串接路径A上产生所述参考电流的镜像电流；

所述电压输出电路的输入端与所述电流比较器的模拟器件电连接，其输出端与所述电流采样电路的模拟器件电连接，用于产生供电电压，所述供电电压经所述电流采样电路的模拟器件采样后得到采样电流；

所述电流比较器的模拟器件还与所述电流采样电路的模拟器件电连接形成镜像电路，用于产生所述采样电流的镜像电流；

所述电流比较器还用于根据参考电流的镜像电流和采样电流的镜像电流的大小关系调节所述电压输出电路的模拟器件输出的供电电压；

所述供电电压可输出至与所述电压输出电路的输出端电连接的受电器件。

2.根据权利要求1所述的电路，其特征在于，所述压差电路的模拟器件包括：第一PMOS电路和第二PMOS电路；所述压差电路还包括电阻(R1)；所述第一PMOS电路和所述第二PMOS电路的源极与所述电源端电连接；

所述第一PMOS电路的门限电压大于所述第二PMOS电路；所述第一PMOS电路和所述第二PMOS电路的栅极电连接于所述电阻(R1)的两端；

在所述第一PMOS电路和所述第二PMOS电路启动过程中，电阻(R1)两端产生电压差，并由于所述电压差产生所述基准电流输出至所述第一镜像电路的第一支路；

所述第一镜像电路的第二支路与所述第一PMOS电路的漏极电连接；所述第一PMOS电路启动，触发所述第一镜像电路的第二支路产生所述参考电流。

3.根据权利要求2所述的电路，其特征在于，所述第一镜像电路的第一支路的模拟器件包括：NMOS管MN2；所述第一镜像电路的第二支路的模拟器件包括：与NMOS管MN2规格相同的NMOS管MN1；

所述NMOS管MN2的漏极与所述电阻(R1)电连接；所述NMOS管MN2的栅极与所述NMOS管MN1的栅极电连接；所述NMOS管MN1的漏极与所述第一PMOS电路的漏极电连接，且所述NMOS管MN1的漏极与栅极短接；所述NMOS管MN1和所述NMOS管MN2的源极接地；

所述第一PMOS电路和所述第二PMOS电路启动，触发所述NMOS管MN1和MN2导通，所述NMOS管MN1产生与所述基准电流成镜像的所述参考电流；

所述电流比较器的模拟器件电连接于所述第一PMOS电路的漏极与所述NMOS管MN1的漏极的串接路径上，与所述NMOS管MN1形成镜像电路；所述电流比较器利用其模拟器件在所述第一PMOS电路启动过程中产生所述参考电流的镜像电流。

4.根据权利要求1所述的电路，其特征在于，所述第二电路单元的模拟器件与所述电流采样电路电连接，形成镜像电路，用于在所述串接路径A上产生所述采样电流的镜像电流；

所述电压输出电路的模拟器件电连接于所述串接路径A上；所述电流比较器，根据所述串接路径A上的参考电流的镜像电流与采样电流的镜像电流的大小关系，调节触发所述电压输出电路的模拟器件的导通信号的大小，以调节所述电压输出电路的输出电压。

5.根据权利要求4所述的电路，其特征在于，所述第一电路单元的模拟器件包括：NMOS管MN3；所述NMOS管MN3的源极接地；

所述NMOS管MN3的漏极与所述第二电路单元电连接，形成所述串接路径A；

所述NMOS管MN3的栅极电连接于所述压差电路与所述第一镜像电路的串接路径上，所述压差电路在存在电压差的情况下，触发所述NMOS管MN3导通，在所述串接路径A上产生所述参考电流的镜像电流。

6.根据权利要求5所述的电路，其特征在于，所述第二电路单元的模拟器件包括：NMOS管MN4和包括电压驱动的模拟器件的第二镜像电路；所述第二镜像电路的模拟器件与所述NMOS管MN3的漏极串接，形成所述串接路径A；所述NMOS管MN4和第二镜像电路串接形成串接路径B；

所述NMOS管MN4的栅极与所述电流采样电路的模拟器件电连接，且与所述电流采样电路的模拟器件构成镜像电路；所述电流采样电路在所述采样电流存在的情况下，触发所述NMOS管MN4导通，在所述串接路径B上产生所述采样电流的镜像电流；

所述第二镜像电路的模拟器件，在所述串接路径A上产生所述采样电流的镜像电流。

7.根据权利要求6所述的电路，其特征在于，所述第二镜像电路的模拟器件，包括：PMOS管MP3和PMOS管MP4；

其中，所述PMOS管MP3和PMOS管MP4的源极与电源端电连接；所述PMOS管MP3的栅极与所述PMOS管MP4栅极电连接；

所述PMOS管MP3的漏极与所述NMOS管MN3的漏极电连接，形成所述串接路径A；

所述PMOS管MP4的栅极与漏极短接；所述PMOS管MP4的漏极与所述NMOS管MN4的漏极电连接；

其中，所述NMOS管MN4导通，触发所述PMOS管MP4和MP3导通，在所述串接路径B上产生所述采样；所述PMOS管MP3导通，在所述串接路径A上产生所述采样电流的镜像电流。

8.根据权利要求7所述的电路，其特征在于，所述电压输出电路的模拟器件包括：PMOS管MP5；所述PMOS管MP5的源极与电源端电连接；

所述PMOS管MP5的栅极电连接于所述串接路径A上；

所述电流比较器根据所述串接路径A上的参考电流的镜像电流与输出电流的镜像电流的大小关系，可调节所述PMOS管MP5的栅极电压，以调节所述PMOS管MP5的漏极输出的供电电压。

9.根据权利要求6所述的电路，其特征在于，所述电流采样电路的模拟器件包括：包括电压驱动的模拟器件的开关电路和NMOS管MN5；

其中，所述开关电路的模拟器件电连接于所述电压输出电路与所述NMOS管MN5的漏极之间；

所述NMOS管MN5的栅极与所述NMOS管MN4的栅极电连接；所述NMOS管MN5的栅极与漏极短接；所述NMOS管MN5的源极接地；所述NMOS管MN5与所述NMOS管MN4形成镜像电路；

所述开关电路的模拟器件在所述电压输出电路输出供电电压时导通，并触发所述NMOS管MN5导通，产生所述采样电流。

10.根据权利要求9所述的电路，其特征在于，所述开关电路的模拟器件包括：NMOS管MN6；其中，所述NMOS管MN6的漏极与所述电压输出电路电连接；所述NMOS管MN6的栅极与漏极短接；所述NMOS管MN6的源极与所述NMOS管MN5的漏极电连接。

11.一种数字温度传感器，其特征在于，包括：温度感测模块和权利要求1-10任一项所述的电压处理电路；

所述电压处理电路，电连接于为所述温度传感器供电的电源端及所述温度感测模块之间，用于利用电压处理电路的模拟器件对电源端电压进行稳压处理得到供电电压，并为所述温度感测模块提供所述供电电压；

所述温度感测模块，用于感测被测器件的温度。