KR100228284B1 - 타이밍 시퀀스를 이용한 방전회로 - Google Patents

타이밍 시퀀스를 이용한 방전회로 Download PDF

Info

Publication number
KR100228284B1
KR100228284B1 KR1019970002492A KR19970002492A KR100228284B1 KR 100228284 B1 KR100228284 B1 KR 100228284B1 KR 1019970002492 A KR1019970002492 A KR 1019970002492A KR 19970002492 A KR19970002492 A KR 19970002492A KR 100228284 B1 KR100228284 B1 KR 100228284B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
signal
power supply
output
inverter
Prior art date
Application number
KR1019970002492A
Other languages
English (en)
Other versions
KR19980066777A (ko
Inventor
고성현
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970002492A priority Critical patent/KR100228284B1/ko
Publication of KR19980066777A publication Critical patent/KR19980066777A/ko
Application granted granted Critical
Publication of KR100228284B1 publication Critical patent/KR100228284B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

이 발명은 타이밍 시퀀스(timing sequence)를 이용한 방전회로(discharging circuit)에 관한 것으로서, 디지탈 전원 또는 신호의 파워 오프 상태를 감지하기 위한 감지수단(D1, R1, C1); 상기 감지수단의 출력을 반전시켜 외부 전원이 파워오프될 때까지 하이레벨을 유지하는 제어펄스를 생성시키는 반전기(G1); 상기 반전기의 출력에 따라 액정 구동 신호와 접지 사이를 스위칭하며, 상기 반전기 출력의 하이레벨 동안 상기 액정 구동 신호가 방전되도록 하는 트랜지스터(M1)로 구성되어, 디지탈 전원 또는 신호가 파워 오프된 직후 외부 전원이 파워 오프될 때까지 액정 구동 신호가 급속히 방전되도록 하여 디바이스의 래치업 현상을 방지할 수 있다.

Description

타이밍 시퀀스를 이용한 방전회로
이 발명은 타이밍 시퀀스(timing sequence)를 이용한 방전회로(discharging circuit)에 관한 것으로서, 액정 표시 장치의 이상적인 타이밍 시퀀스를 충족시키도록 한 방전회로에 관한 것이다.
일반적인 액정 표시 장치의 타이밍 시퀀스에 따르면, 외부 전원은 디지탈 전원 또는 신호보다 빨리 파워 온(ON)되고 늦게 파워 오프된다. 제1(a)도에는 이러한 시퀀스를 도시하고 있다. 또한, 게이트 온/오프 전압, 공통 전극 전압 및 계조 전압과 같은 액정 구동 신호는 상기 디지탈 전원 또는 신호에 따라 파워 온 또는 파워 오프되도록 시퀀스가 정해져 있다.
따라서, 제1(b)도에 도시된 바와 같이, 액정 구동 신호가 디지탈 전원 또는 신호에 따라 시퀀스가 결정되므로, 액정 구동 신호가 외부 전원보다 더 늦게 파워 오프될 수 있다.
액정 구동 신호가 외부 전원보다 더 늦게 파워 오프되면, 디바이스에 래치업(latch up)현상을 초래한다.
이 발명은 상기한 종래의 기술적 문제점을 해결하기 위한 것으로서, 디지탈 전원 또는 신호에 따라 액정 구동 신호를 파워 오프시킬 때 액정 구동 신호가 항상 외부 전원보다 먼저 파워 오프되도록 하는 방전회로를 제공하는 데 그 목적이 있다.
제1(a)도 및 제1(b)도는 일반적인 액정 표시 장치에 적용되는 타이밍 시퀀스를 도시한 타이밍이고, 제1(c)도는 액정 표시 장치의 이상적인 타이밍 시퀀스.
제2도는 이 발명의 실시예에 따른 방전회로의 구성도.
제3(a)도 및 제3(b)도는 이 발명의 제1 및 제2 실시예에 따른 방전회로.
제4도는 상기 제3(a)도 및 제3(b)도의 회로에서 주요 노드의 파형.
상기한 목적을 달성하기 위하여, 이 발명에 따른 방전회로는, 디지탈 전원 또는 신호의 파워 오프 상태를 감지하기 위한 감지수단; 상기 감지수단의 출력을 반전시켜 외부 전원이 파워오프될 때까지 하이레벨을 유지하는 제어펄스를 생성시키는 반전기; 상기 반전기의 출력에 따라 액정 구동 신호와 접지 사이를 스위칭하며, 상기 반전 출력의 하이레벨 동안 상기 액정 구동 신호가 방전되도록 하는 트랜지스터를 포함하며, 상기 감지수단은,
디지탈 전원 또는 신호를 입력받는 다이오드; 및 상기 다이오드의 출력단에 병렬로 연결되는 저항 및 커패시터로 이루어진 병렬 RC회로로 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 이 발명의 특징에 따른 액정 표시 장치 전원 오프방법은, 액정 표시 장치의 디지탈 전원 및 외부 전원을 오프시키는 방법에 있어서, 상기 디지탈 전원이 파워 오프되면, 상기 외부 전원이 파워오프될 때까지 액정 구동 신호를 방전시키는 것을 특징으로 한다.
상기한 이 발명에 따른 방전회로에 따르면, 디지탈 전원 또는 신호의 파워 오프상태가 상기 감지수단에 의해 감지되며, 상기 반전기에 의해 디지탈 전원 또는 신호의 파워오프 시점부터 외부전원의 파워 오프 시점까지 하이레벨을 지속하는 제어펄스가 생성된다. 이 제어펄스는 상기 트랜지스터를 스위칭시키며, 상기 하이레벨 구간동안 액정 구동 신호가 방전된다. 이에 따라, 이 발명에 따른 방전회로는 외부 전원이 파워오프 되기 전에 액정 구동 신호가 파워오프되도록 한다.
상기한 이 발명의 목적, 특징 및 잇점은 도면을 참조한 아래의 상세한 실시예 설명으로부터 보다 명백해질 것이다.
이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 상세히 설명한다.
제2도는 이 발명의 실시예에 따른 방전회로의 구성도이고, 제3(a)도 및 제3(b)도는 이 발명의 제1 및 제2 실시예에 따른 방전회로이고, 제4도는 상기 제3(a)도 및 제3(b)도의 회로에서 주요 노드의 파형이다.
먼저, 제2도는 이 발명의 방전회로를 개략적으로 도시하고 있다.
상기 제2도에 도시된 바와 같이, 이 발명에 따른 방전회로는 디지탈 오프 감지부와 방전회로로 구성된다.
상기 디지탈 오프 감지부는 디지탈 전원 또는 신호가 파워 오프인지를 감지하며, 소정의 제어펄스를 생성한다. 방전회로는 디지탈 오프 감지부에서 생성된 제어펄스에 따라 액정 구동 신호를 파워 오프상태로 방전시킨다. 이때, 상기 제어펄스는 방전회로가 외부 전원이 파워 오프되기 전에 액정 구동 신호를 파워 오프시킬 수 있도록 한다.
다음으로, 제3(a)도 및 제4도를 참조하여 이 발명의 제1 실시예에 따른 방전회로를 설명한다.
상기 제3(a)도에 도시되어 있듯이, 이 발명의 제1 실시예에 따른 방전회로는, 다이오드(D1), 저항(R1) 및 커패시터(C1)로 이루어진 병렬 RC회로, 반전기(G1), 상기 반전기(G1)의 출력을 게이트 입력으로 하며, 소스와 드레인에 액정 구동 신호와 접지가 각각 연결되는 엔모스 트랜지스터(NMOS tran냔색)(M1)로 구성된다.
제3(a)도에서 다이오드(D1) 입력 노드를 B, 출력 노드를 C, 반전기 출력 노드를 E로 표시되어 있다.
상기 다이오드(D1)에 입력되는 디지탈 전원 또는 신호로서 본 실시예에서는 펄스파형의 신호(예를 들어, 수평동기신호)가 사용되었지만 이 발명의 기술적 범위는 여기에 한정되지 않는다.
제4도에서 (a)는 외부전원의 파형으로서, 액정 표시 장치에서는 디지탈 전원 또는 신호가 외부 전원보다 먼저 파워 오프되도록 시퀀스가 정해져 있다.
상기 제3(a)도의 회로에서 다이오드(D1)는 입력신호를 정류시키며, 반전기(G1)는 상기 다이오드(D1)의 출력을 반전시킨다. 제4도에 도시된 바와 같이 외부 전원이 파워 온 상태일 때에는 펄스파형의 디지탈 신호(B)가 다이오드에 입력되므로, 병렬 RC회로를 구성하는 저항 및 커패시터(R1, C1)에 의해 상기 펄스파형의 충전 및 방전이 계속된다. 따라서, 다이오드(D1)의 출력노드 전위(C)는 상승 및 하강을 반복하며 하이레벨을 유지한다. 이 전위(C)는 반전기(G1)에 의해 반전되므로, 반전기(G1)의 출력전위(E)는 파워 온 기간동안 항상 로우레벨을 유지한다. 상기 로우레벨의 전위(E)에 의해 상기 트랜지스터(M1)는 오프 상태를 유지하며, 액정 구동 신호는 파워 오프되지 않는다.
이 상태에서 디지탈 신호(B)가 파워 오프되면, 펄스파형이 다이오드(D1)에 더 이상 입력되지 않으며, 다이오드(D1) 출력노드의 전위(C)는 서서히 떨어진다.
이때, 저항(R1) 및 커패시터(C1)의 소자값으로 결정되는 시정수는 디지탈 신호(B)의 펄스파형 로우구간보다 더 짧도록 정해지며, 이로 인해 다이오드(D1) 출력노드의 전위(C)는 디지탈 신호(B)의 파워 오프 직후 급속히 로우레벨로 떨어진다. 그리고, 반전기(G1)는 이 로우레벨을 하이레벨로 반전시키며, 그 출력노드의 전위(D)는 외부 전원(A)이 파워 온 상태인 동안 하이레벨을 유지한다. 상기 반전기(G1)의 하이레벨은 트랜지스터(M1)를 턴온시키며, 상기 턴온에 의해 액정 구동 신호(F)는 급속히 방전될 수 있다. 상기 턴온구간은 외부 전원(A)의 파워 온 동안 일어나므로, 액정 구동 신호(F)는 외부 전원(A)이 파워 오프되기 전에 방전될 수 있다.
다음으로, 제3(b)도 및 제4도를 참조하여 이 발명의 제2 실시예에 따른 방전회로를 설명한다.
상기 제3(b)도에 도시된 바와 같이, 이 발명의 제2 실시예에 따른 방전회로는, 디지탈 전원 또는 신호를 입력받는 다이오드(D2), 상기 다아오드(D2)의 출력단에 병렬로 연결되는 저항(R2) 및 커패시터(C2), 상기 다이오드(D2)의 출력전위와 외부전원을 입력받는 배타적 논리합 소자(G2), 상기 배타적 논리합 소자(G2)의 출력을 게이트 입력으로 하며, 소스와 드레인에 액정 구동 신호와 접지가 연결되는 엔모스 트랜지스터(M2)로 구성된다.
이 발명의 제2 실시예에서는 배타적 논리합 소자(G2)가 외부전원과 디지탈 전원 또는 신호에 따라 트랜지스터(M2)를 스위칭하기 위한 제어펄스를 생성한다. 이 발명의 제1 실시예는 외부전원과 디지탈 전원 또는 신호 사이에 타이밍 시퀀스가 미리 정해져 있음을 전제로 하고 있으나, 이 발명의 제2 실시예는 이러한 타이밍 시퀀스가 정해져 있지 않을 때 적용될 수 있다.
앞서 설명한 바와 같이, 디지탈 신호(B)가 파워 오프되면, 다이오드(D2) 출력노드의 전위(C)는 저항(R2) 및 커패시터(C2)에 의한 시정수동안 급속히 떨어진다. 배타적 논리합 소자(G2)는 외부 전원(A)과 상기 다이오드(D2)의 출력노드 전위(C)를 연산하므로, 디지탈 신호(B)가 파워 오프이고 외부전원(A)이 파워 오프되기전까지 하이레벨을 생성시킨다. 따라서, 이 하이레벨 구간동안 트랜지스터(M1)가 턴온되어 액정 구동신호가 방전될 수 있다.
전술한 바와 같이, 이 발명에 따른 방전회로는 디지탈 전원 또는 신호가 파워 오프된 직후 외부 전원이 파워 오프될 때까지 액정 구동 신호가 급속히 방전되도록 하여 디바이스의 래치업 현상을 방지할 수 있다.
비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.

Claims (3)

  1. 디지탈 전원 또는 신호의 파워 오프 상태를 감지하기 위한 감지수단; 상기 감지수단의 출력을 반전시켜 외부 전원이 파워오프될 때까지 하이레벨을 유지하는 제어펄스를 생성시키는 반전기; 상기 반전기의 출력에 따라 액정 구동 신호와 접지 사이를 스위칭하며, 상기 반전기 출력의 하이레벨 동안 상기 액정 구동 신호가 방전되도록 하는 트랜지스터를 포함하며, 상기 감지수단은, 디지탈 전원 또는 신호를 입력받는 다이오드; 및 상기 다이오스의 출력단에 병렬로 연결되는 저항 및 커패시터로 이루어진 병렬 RC회로로 구성되는 것을 특징으로 하는 액정 표시 장치용 타이밍 시퀀스를 이용한 방전회로.
  2. 제1항에 있어서, 상기한 저항 및 커패시터의 소자값에 의해 결정되는 시정수는 디지탈 전원 또는 신호가 파워 오프된 직후에 상기 다이오드의 출력노드 전위가 로우레벨로 떨어지도록 선택되는, 액정 표시 장치용 타이밍 시퀀스를 이용한 방전회로.
  3. 액정 표시 장치의 디지탈 전원 및 외부 전원을 오프시키는 방법에 있어서, 상기 디지털 전원이 파워 오프되면, 상기 외부 전원이 파워오프될 때까지 액정구동신호를 방전시키는 것을 특징으로 하는 액정표시 장치의 전원 오프방법.
KR1019970002492A 1997-01-28 1997-01-28 타이밍 시퀀스를 이용한 방전회로 KR100228284B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002492A KR100228284B1 (ko) 1997-01-28 1997-01-28 타이밍 시퀀스를 이용한 방전회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002492A KR100228284B1 (ko) 1997-01-28 1997-01-28 타이밍 시퀀스를 이용한 방전회로

Publications (2)

Publication Number Publication Date
KR19980066777A KR19980066777A (ko) 1998-10-15
KR100228284B1 true KR100228284B1 (ko) 1999-11-01

Family

ID=19495762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002492A KR100228284B1 (ko) 1997-01-28 1997-01-28 타이밍 시퀀스를 이용한 방전회로

Country Status (1)

Country Link
KR (1) KR100228284B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200039268A (ko) * 2018-10-05 2020-04-16 엘지디스플레이 주식회사 표시 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227405B1 (ko) * 2005-09-16 2013-01-29 엘지디스플레이 주식회사 구동회로와 그 구동방법 및 이를 구비한 액정표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200039268A (ko) * 2018-10-05 2020-04-16 엘지디스플레이 주식회사 표시 장치
KR102587494B1 (ko) * 2018-10-05 2023-10-11 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR19980066777A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US6367024B1 (en) Low power power-on reset circuitry having dual states
US5151614A (en) Circuit having charge compensation and an operation method of the same
US5136181A (en) Power-on-reset circuit
US7486151B2 (en) Semiconductor circuit for use in timer circuit or oscillator circuit
KR100593565B1 (ko) 전력오프의매우빠른검출을사용하는전력온검출및인에이블링회로
KR20040094224A (ko) 파워-온 초기화 회로 및 그를 포함하는 반도체 집적 회로장치
US20060028253A1 (en) Power-on reset circuit
EP0558042B1 (en) Auto-reset circuit with improved testability
KR100253076B1 (ko) 순차 로직들을 위한 파워-온 리셋 회로(power-on reset circuit for sequential logics)
EP0232038B1 (en) Semiconductor integrated circuit with detection circuit for address signal change
US5691887A (en) Self-timing power-up circuit
KR100228284B1 (ko) 타이밍 시퀀스를 이용한 방전회로
JP2002132210A (ja) プラズマディスプレイ駆動方法及びプラズマディスプレイ
KR960038400A (ko) 전원 검출회로 및 구현방법
KR100202174B1 (ko) 파우어 온 리세트 신호 발생 회로
KR19980050807A (ko) 고출력 전압 생성용 반도체 회로
US20060103438A1 (en) Initialization signal generation apparatus for use in a semiconductor device
KR100269715B1 (ko) 클럭신호발생회로
US5469086A (en) Floating detection circuit
KR100231139B1 (ko) 리세트 신호 발생 회로
KR100313512B1 (ko) 파워 온 검출회로
KR100203868B1 (ko) 파워-온 리셋회로
KR100278678B1 (ko) 광결합소자의 스위칭 시간 보상 회로
US6492721B1 (en) High-voltage signal detecting circuit
KR100446276B1 (ko) 펄스 신호 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee