JPH07141087A - 抵抗膜方式入力装置の駆動装置 - Google Patents
抵抗膜方式入力装置の駆動装置Info
- Publication number
- JPH07141087A JPH07141087A JP28287493A JP28287493A JPH07141087A JP H07141087 A JPH07141087 A JP H07141087A JP 28287493 A JP28287493 A JP 28287493A JP 28287493 A JP28287493 A JP 28287493A JP H07141087 A JPH07141087 A JP H07141087A
- Authority
- JP
- Japan
- Prior art keywords
- axis electrode
- voltage
- transistor
- electrode
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
Abstract
(57)【要約】
【構成】 Ｙ軸電極に電圧を印加する第一のトランジス
タと、Ｙ軸電極に電圧を印加しかつＹ軸電極に蓄積して
いる電荷を放電させる第二のトランジスタと、Ｘ軸電極
に電圧を印加する第三のトランジスタと、Ｘ軸電極に電
圧を印加しかつＸ軸電極に蓄積している電荷を放電させ
る第四のトランジスタとを設け、待機時にＹ軸電極およ
びＸ軸電極に印加する電圧をパルス状とし、Ｙ軸電極お
よびＸ軸電極に印加する電圧が同時にオフとなっている
ときにＹ軸電極およびＸ軸電極をシグナルグランドに接
続してＹ軸電極およびＸ軸電極に蓄積されている電荷を
放電させる。 【効果】 抵抗膜が蓄熱によって抵抗値を経時的に変化
して座標のずれが発生するのを防止でき、また、Ｙ軸電
極およびＸ軸電極に蓄積されている電荷によって座標が
誤検出されるのを防止できる。
タと、Ｙ軸電極に電圧を印加しかつＹ軸電極に蓄積して
いる電荷を放電させる第二のトランジスタと、Ｘ軸電極
に電圧を印加する第三のトランジスタと、Ｘ軸電極に電
圧を印加しかつＸ軸電極に蓄積している電荷を放電させ
る第四のトランジスタとを設け、待機時にＹ軸電極およ
びＸ軸電極に印加する電圧をパルス状とし、Ｙ軸電極お
よびＸ軸電極に印加する電圧が同時にオフとなっている
ときにＹ軸電極およびＸ軸電極をシグナルグランドに接
続してＹ軸電極およびＸ軸電極に蓄積されている電荷を
放電させる。 【効果】 抵抗膜が蓄熱によって抵抗値を経時的に変化
して座標のずれが発生するのを防止でき、また、Ｙ軸電
極およびＸ軸電極に蓄積されている電荷によって座標が
誤検出されるのを防止できる。
Description
【０００１】
【産業上の利用分野】本発明は抵抗膜方式入力装置の駆
動装置に関し、特に、抵抗膜方式入力装置の発熱を防止
する駆動装置に関する。
動装置に関し、特に、抵抗膜方式入力装置の発熱を防止
する駆動装置に関する。
【０００２】
【従来の技術】抵抗膜方式を使用した従来の入力装置の
入力検出手段は、常時直流電圧をＹ軸電極に印加してお
いて押下を検出するという方式を採用している。このた
め、抵抗膜の温度が上昇して温度が上昇した部分の抵抗
膜の抵抗値が経時的に変化し、使用開始後２年余で検出
電圧の変化による座標ずれが発生するため、約２年の周
期で新品との交換を行っている。
入力検出手段は、常時直流電圧をＹ軸電極に印加してお
いて押下を検出するという方式を採用している。このた
め、抵抗膜の温度が上昇して温度が上昇した部分の抵抗
膜の抵抗値が経時的に変化し、使用開始後２年余で検出
電圧の変化による座標ずれが発生するため、約２年の周
期で新品との交換を行っている。
【０００３】また、抵抗膜は、抵抗体であるとともに、
Ｘ座標およびＹ座標を検出するために２枚の抵抗膜で構
成されており、このため、充電容量を有するコンデンサ
としての特性も有しており、このため、駆動電圧として
単純にパルス状の電圧を印加するのみでは、Ｙ軸電極お
よびＸ軸電極に充電されている電荷を逃がすことができ
ず、残留電圧によって座標が誤検出される。
Ｘ座標およびＹ座標を検出するために２枚の抵抗膜で構
成されており、このため、充電容量を有するコンデンサ
としての特性も有しており、このため、駆動電圧として
単純にパルス状の電圧を印加するのみでは、Ｙ軸電極お
よびＸ軸電極に充電されている電荷を逃がすことができ
ず、残留電圧によって座標が誤検出される。
【０００４】
【発明が解決しようとする課題】上述したように、従来
の抵抗膜方式入力装置は、入力を待っているとき（待機
時）に常時直流電圧が印加されているため、抵抗膜が蓄
熱されて抵抗値が経時的に変化して座標ずれが発生する
ので、約２年の周期で新品との交換しなければならない
という欠点を有している。
の抵抗膜方式入力装置は、入力を待っているとき（待機
時）に常時直流電圧が印加されているため、抵抗膜が蓄
熱されて抵抗値が経時的に変化して座標ずれが発生する
ので、約２年の周期で新品との交換しなければならない
という欠点を有している。
【０００５】また、Ｙ軸電極およびＸ軸電極に残留して
いる電荷によって座標が誤検出されるという問題点も有
している。
いる電荷によって座標が誤検出されるという問題点も有
している。
【０００６】
【課題を解決するための手段】本発明の第一の抵抗膜方
式入力装置の駆動装置は、Ｙ軸電極に電圧を印加する第
一のトランジスタと、Ｙ軸電極に電圧を印加しかつＹ軸
電極に蓄積している電荷を放電させる第二のトランジス
タと、Ｘ軸電極に電圧を印加する第三のトランジスタ
と、Ｘ軸電極に電圧を印加しかつＸ軸電極に蓄積してい
る電荷を放電させる第四のトランジスタとを備え、待機
時に前記Ｙ軸電極および前記Ｘ軸電極に印加する電圧を
パルス状としたものである。
式入力装置の駆動装置は、Ｙ軸電極に電圧を印加する第
一のトランジスタと、Ｙ軸電極に電圧を印加しかつＹ軸
電極に蓄積している電荷を放電させる第二のトランジス
タと、Ｘ軸電極に電圧を印加する第三のトランジスタ
と、Ｘ軸電極に電圧を印加しかつＸ軸電極に蓄積してい
る電荷を放電させる第四のトランジスタとを備え、待機
時に前記Ｙ軸電極および前記Ｘ軸電極に印加する電圧を
パルス状としたものである。
【０００７】本発明の第二の抵抗膜方式入力装置の駆動
装置は、Ｙ軸電極に電圧を印加する第一のトランジスタ
と、Ｙ軸電極に電圧を印加しかつＹ軸電極に蓄積してい
る電荷を放電させる第二のトランジスタと、Ｘ軸電極に
電圧を印加する第三のトランジスタと、Ｘ軸電極に電圧
を印加しかつＸ軸電極に蓄積している電荷を放電させる
第四のトランジスタとを備え、前記Ｙ軸電極および前記
Ｘ軸電極に印加する電圧が同時にオフとなっているとき
に前記Ｙ軸電極および前記Ｘ軸電極をシグナルグランド
に接続して前記Ｙ軸電極および前記Ｘ軸電極に蓄積され
ている電荷を放電させるものである。
装置は、Ｙ軸電極に電圧を印加する第一のトランジスタ
と、Ｙ軸電極に電圧を印加しかつＹ軸電極に蓄積してい
る電荷を放電させる第二のトランジスタと、Ｘ軸電極に
電圧を印加する第三のトランジスタと、Ｘ軸電極に電圧
を印加しかつＸ軸電極に蓄積している電荷を放電させる
第四のトランジスタとを備え、前記Ｙ軸電極および前記
Ｘ軸電極に印加する電圧が同時にオフとなっているとき
に前記Ｙ軸電極および前記Ｘ軸電極をシグナルグランド
に接続して前記Ｙ軸電極および前記Ｘ軸電極に蓄積され
ている電荷を放電させるものである。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の一実施例を示す回路図、図
２は図１の実施例の動作を示す波形図である。
２は図１の実施例の動作を示す波形図である。
【００１０】図１において、第一トランジスタ１は、Ｙ
軸電極に電圧を印加するためのトランジスタである。第
二トランジスタ２は、Ｙ軸電極に電圧を印加し、かつＹ
軸電極に蓄積されている電荷を短時間放電させるための
トランジスタである。第三トランジスタ３は、Ｘ軸電極
に電圧を印加するためのランジスタである。第四トラン
ジスタ４は、Ｘ軸電極に電圧を印加し、かつＸ軸電極に
蓄積されている電荷を短時間放電させるためのトランジ
スタである。
軸電極に電圧を印加するためのトランジスタである。第
二トランジスタ２は、Ｙ軸電極に電圧を印加し、かつＹ
軸電極に蓄積されている電荷を短時間放電させるための
トランジスタである。第三トランジスタ３は、Ｘ軸電極
に電圧を印加するためのランジスタである。第四トラン
ジスタ４は、Ｘ軸電極に電圧を印加し、かつＸ軸電極に
蓄積されている電荷を短時間放電させるためのトランジ
スタである。
【００１１】第一トランジスタ１からは図２に示す出力
信号７が出力され、第三トランジスタ３からは出力信号
８が出力され、第二トランジスタ２からは出力信号９が
出力され、第四トランジスタ４からは出力信号１０が出
力される。
信号７が出力され、第三トランジスタ３からは出力信号
８が出力され、第二トランジスタ２からは出力信号９が
出力され、第四トランジスタ４からは出力信号１０が出
力される。
【００１２】入力を待っている待機時間１３には、第一
トランジスタ１と第二トランジスタ２とがオンとなるた
め、Ｙ軸電極にパルス状の電圧＋５Ｖが印加される。入
力検出時間１４においては、待機時間１３にパルス状に
印加されていた電圧がＹ座標アナログデータ信号５とし
て検出され、続いて第三トランジスタ３と第四トランジ
スタ４とがオンとなるため、Ｘ座標アナログデータ信号
６が検出される。
トランジスタ１と第二トランジスタ２とがオンとなるた
め、Ｙ軸電極にパルス状の電圧＋５Ｖが印加される。入
力検出時間１４においては、待機時間１３にパルス状に
印加されていた電圧がＹ座標アナログデータ信号５とし
て検出され、続いて第三トランジスタ３と第四トランジ
スタ４とがオンとなるため、Ｘ座標アナログデータ信号
６が検出される。
【００１３】Ｙ座標アナログデータ信号５およびＸ座標
アナログデータ信号６は、Ａ／Ｄコンバータ（図示省
略）によってデジタル信号に変換され、デジタル座標デ
ータとしてマイクロプロセッサに送られる。
アナログデータ信号６は、Ａ／Ｄコンバータ（図示省
略）によってデジタル信号に変換され、デジタル座標デ
ータとしてマイクロプロセッサに送られる。
【００１４】パルス状の電圧を印加するとき、Ｘ軸電極
およびＹ軸電極に電圧が加わらない無電圧時間１５にお
いて、第二トランジスタ２および第四トランジスタ４を
オンとして、Ｘ軸電極およびＹ軸電極である２枚の抵抗
膜の間に蓄積された電荷をシグナルグランド（ＳＧ）に
放電させる。
およびＹ軸電極に電圧が加わらない無電圧時間１５にお
いて、第二トランジスタ２および第四トランジスタ４を
オンとして、Ｘ軸電極およびＹ軸電極である２枚の抵抗
膜の間に蓄積された電荷をシグナルグランド（ＳＧ）に
放電させる。
【００１５】
【発明の効果】以上説明したように、本発明の抵抗膜方
式入力装置の駆動装置は、Ｙ軸電極に電圧を印加する第
一のトランジスタと、Ｙ軸電極に電圧を印加しかつＹ軸
電極に蓄積している電荷を放電させる第二のトランジス
タと、Ｘ軸電極に電圧を印加する第三のトランジスタ
と、Ｘ軸電極に電圧を印加しかつＸ軸電極に蓄積してい
る電荷を放電させる第四のトランジスタとを設け、待機
時にＹ軸電極およびＸ軸電極に印加する電圧をパルス状
とし、Ｙ軸電極およびＸ軸電極に印加する電圧が同時に
オフとなっているときにＹ軸電極およびＸ軸電極をシグ
ナルグランドに接続してＹ軸電極およびＸ軸電極に蓄積
されている電荷を放電させることにより、抵抗膜が蓄熱
によって抵抗値を経時的に変化して座標のずれが発生す
るのを防止でき、また、Ｙ軸電極およびＸ軸電極に蓄積
されている電荷によって座標が誤検出されるのを防止で
きるという効果がある。
式入力装置の駆動装置は、Ｙ軸電極に電圧を印加する第
一のトランジスタと、Ｙ軸電極に電圧を印加しかつＹ軸
電極に蓄積している電荷を放電させる第二のトランジス
タと、Ｘ軸電極に電圧を印加する第三のトランジスタ
と、Ｘ軸電極に電圧を印加しかつＸ軸電極に蓄積してい
る電荷を放電させる第四のトランジスタとを設け、待機
時にＹ軸電極およびＸ軸電極に印加する電圧をパルス状
とし、Ｙ軸電極およびＸ軸電極に印加する電圧が同時に
オフとなっているときにＹ軸電極およびＸ軸電極をシグ
ナルグランドに接続してＹ軸電極およびＸ軸電極に蓄積
されている電荷を放電させることにより、抵抗膜が蓄熱
によって抵抗値を経時的に変化して座標のずれが発生す
るのを防止でき、また、Ｙ軸電極およびＸ軸電極に蓄積
されている電荷によって座標が誤検出されるのを防止で
きるという効果がある。
【図１】本発明の一実施例を示す回路図である。
【図２】図１の実施例の動作を示す波形図である。
１ 第一トランジスタ ２ 第二トランジスタ ３ 第三トランジスタ ４ 第四トランジスタ ５ Ｙ座標アナログデータ信号 ６ Ｘ座標アナログデータ信号 ７・８・９・１０ 出力信号 １３ 待機時間 １４ 入力検出時間 １５ 無電圧時間
Claims (2)
- 【請求項１】 Ｙ軸電極に電圧を印加する第一のトラン
ジスタと、Ｙ軸電極に電圧を印加しかつＹ軸電極に蓄積
している電荷を放電させる第二のトランジスタと、Ｘ軸
電極に電圧を印加する第三のトランジスタと、Ｘ軸電極
に電圧を印加しかつＸ軸電極に蓄積している電荷を放電
させる第四のトランジスタとを備え、待機時に前記Ｙ軸
電極および前記Ｘ軸電極に印加する電圧をパルス状とし
たことを特徴とする抵抗膜方式入力装置の駆動装置。 - 【請求項２】 Ｙ軸電極に電圧を印加する第一のトラン
ジスタと、Ｙ軸電極に電圧を印加しかつＹ軸電極に蓄積
している電荷を放電させる第二のトランジスタと、Ｘ軸
電極に電圧を印加する第三のトランジスタと、Ｘ軸電極
に電圧を印加しかつＸ軸電極に蓄積している電荷を放電
させる第四のトランジスタとを備え、前記Ｙ軸電極およ
び前記Ｘ軸電極に印加する電圧が同時にオフとなってい
るときに前記Ｙ軸電極および前記Ｘ軸電極をシグナルグ
ランドに接続して前記Ｙ軸電極および前記Ｘ軸電極に蓄
積されている電荷を放電させることを特徴とする抵抗膜
方式入力装置の駆動装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28287493A JPH07141087A (ja) | 1993-11-12 | 1993-11-12 | 抵抗膜方式入力装置の駆動装置 |
| US08/339,727 US5550329A (en) | 1993-11-12 | 1994-11-14 | Apparatus for driving a resistance film type input device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28287493A JPH07141087A (ja) | 1993-11-12 | 1993-11-12 | 抵抗膜方式入力装置の駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07141087A true JPH07141087A (ja) | 1995-06-02 |
Family
ID=17658207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28287493A Pending JPH07141087A (ja) | 1993-11-12 | 1993-11-12 | 抵抗膜方式入力装置の駆動装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5550329A (ja) |
| JP (1) | JPH07141087A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2626595B2 (ja) * | 1994-11-17 | 1997-07-02 | 日本電気株式会社 | アクティブマトリクス型液晶ディスプレイ一体型タブレット及びその駆動方法 |
| US5886687A (en) * | 1997-02-20 | 1999-03-23 | Gibson; William A. | Touch panel system utilizing capacitively-coupled electrodes |
| JP3221368B2 (ja) * | 1997-09-17 | 2001-10-22 | 日本電気株式会社 | 抵抗膜方式タブレット及びその制御方法並びにその方法を実現するためのプログラムを記録した記録媒体 |
| US6625555B2 (en) * | 2001-07-11 | 2003-09-23 | Behavior Tech Computer Corporation | Variable resistance measuring loop having compensational function for environmental factors |
| JP4891948B2 (ja) * | 2008-05-21 | 2012-03-07 | アルプス電気株式会社 | 入力装置 |
| JP7423428B2 (ja) * | 2020-06-05 | 2024-01-29 | シャープ株式会社 | タッチパネル入力装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4055726A (en) * | 1976-06-24 | 1977-10-25 | Turner John A | Electrical position resolving by zero-crossing delay |
| US4594589A (en) * | 1981-08-31 | 1986-06-10 | Sharp Kabushiki Kaisha | Method and circuit for driving electroluminescent display panels with a stepwise driving voltage |
| US4575580A (en) * | 1984-04-06 | 1986-03-11 | Astec International, Ltd. | Data input device with a circuit responsive to stylus up/down position |
| JP2653934B2 (ja) * | 1991-05-15 | 1997-09-17 | シャープ株式会社 | 座標入力装置 |
| JP2656167B2 (ja) * | 1991-05-30 | 1997-09-24 | シャープ株式会社 | タブレット入力装置 |
| US5225636A (en) * | 1992-02-21 | 1993-07-06 | Ncr Corporation | Apparatus and method for digitizer point sampling and validation |
| US5367130A (en) * | 1992-05-27 | 1994-11-22 | Apple Computer, Inc. | Graphics tablet scanning and error reduction |
-
1993
- 1993-11-12 JP JP28287493A patent/JPH07141087A/ja active Pending
-
1994
- 1994-11-14 US US08/339,727 patent/US5550329A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5550329A (en) | 1996-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07141087A (ja) | 抵抗膜方式入力装置の駆動装置 | |
| JPH04352219A (ja) | タブレット入力装置 | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| US4590353A (en) | Electric discharge machining power source | |
| JP2004093266A (ja) | 静電容量型指紋センサ | |
| JP3488300B2 (ja) | 充電装置 | |
| JP2507594B2 (ja) | スロ―スタ―ト回路 | |
| JPS58140668A (ja) | 停電時間検出回路 | |
| JPS5812140Y2 (ja) | レベル表示装置 | |
| US6788133B2 (en) | Reference voltage providing circuit | |
| JP3193175B2 (ja) | 電池電圧低下検出回路 | |
| JPS6013252Y2 (ja) | 充電装置 | |
| JPS6234356Y2 (ja) | ||
| JP3119087B2 (ja) | コンデンサ放電式内燃機関用点火装置 | |
| JPH0340060Y2 (ja) | ||
| JPH0640711B2 (ja) | ピ−ク検出回路 | |
| JPS625664Y2 (ja) | ||
| JP2504003Y2 (ja) | 制御装置のリセット回路 | |
| JPH0132137Y2 (ja) | ||
| JPH0521148Y2 (ja) | ||
| JPH0642767B2 (ja) | システムリセット回路 | |
| JP2712873B2 (ja) | バッテリ充電状態監視回路 | |
| KR860002473Y1 (ko) | 초기설정용 리세트 신호발생회로 | |
| JP2712522B2 (ja) | 誘導加熱調理器 | |
| JPH0450660Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990803 |