JPH0450660Y2 - - Google Patents

Info

Publication number
JPH0450660Y2
JPH0450660Y2 JP1985123180U JP12318085U JPH0450660Y2 JP H0450660 Y2 JPH0450660 Y2 JP H0450660Y2 JP 1985123180 U JP1985123180 U JP 1985123180U JP 12318085 U JP12318085 U JP 12318085U JP H0450660 Y2 JPH0450660 Y2 JP H0450660Y2
Authority
JP
Japan
Prior art keywords
turned
transistor
charging
power supply
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985123180U
Other languages
English (en)
Other versions
JPS6232638U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985123180U priority Critical patent/JPH0450660Y2/ja
Publication of JPS6232638U publication Critical patent/JPS6232638U/ja
Application granted granted Critical
Publication of JPH0450660Y2 publication Critical patent/JPH0450660Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は充放電特性を改善した充放電回路に関
する。
(従来の技術) 従来の充放電回路は、第5図に示すように、電
源ラインaと充電コンデンサC2との間に放電用
ダイオードD1を付加したものが一般的であり、
電源オフ時の電源電圧の低下に合わせて充電コン
デンサC2の電荷を放電させるようになされてい
る。
この充放電回路では、例えば正電源電圧(+
V1)が0V、出力電圧が0Vの状態で電源をオンす
ると、抵抗R4とコンデンサC2とで決定される時
定数で0Vから充電が開始されることになる。し
かしながら、十分に充電した状態で電源をオフし
た場合、コンデンサC2の充電電荷は、初期の段
階では放電用ダイオードD1を介して放電し、正
電源電圧(+V1)が0Vになつた段階で出力電圧
は+0.7V(放電用ダイオードD1の順電圧)とな
る。この段階で放電用ダイオードD1はオフとな
り、コンデンサC2の充電電荷は、以降主に抵抗
R4を介し、この抵抗R4とコンデンサC2とで決定
される時定数で放電されることになる〔第4図b
参照〕。
(考案が解決しようとする問題点) このように、正電源電圧(+V1)が0Vになつ
ているにもかかわらず、出力電圧はまだある一定
期間正電圧であり、この状態で電源をオンする
と、その正電圧から充電が開始されることになる
(第3図に破線で示す特性曲線参照)。このため、
従来の充放電回路を、0Vから充電を開始する必
要のある回路に用いることには問題があつた。
また、このような不具合を解消すべく、充電時
に0Vから開始できるように、電源オフ時に急速
放電を行う回路(例えば、特開昭51−139249号公
報)も提案されている。
しかしながら、この回路では、電源オフ時にの
み急速放電を行うことから、次に電源オンとする
ときに、必ずしも充電用コンデンサが0Vから充
電されるとは限らず、例えばその間の漏れ電流等
により多少充電された状態となつている場合もあ
る。この場合、電源オフ時にのみ急速放電を行う
上記回路では、電源オン時に0Vから充電を開始
することができないといつた問題が残されてい
た。
本考案は係る実情に鑑みてなされたもので、そ
の目的は、電源オン時に充電用コンデンサを急速
放電させることにより、充電用コンデンサの充電
を確実に0Vから行えるようにした充放電回路を
提供することにある。
(問題点を解決するための手段) 上記問題点を解決するため、本考案の充放電回
路は、ベース端子が接地された第1トランジスタ
のエミツタ端子が第2抵抗を介して負電圧電源ラ
インに接続されるとともに、コレクタ端子が第1
抵抗を介して正電圧電源ラインに接続され、この
第1トランジスタのコレクタ端子に、エミツタ端
子が接地された第2トランジスタのベース端子が
接続されるとともに、コレクタ端子が第3抵抗を
介して前記正電圧電源ラインに接続され、この第
2トランジスタのコレクタ端子に、一端が接地さ
れた充電用コンデンサの他端と出力端子とが接続
され、前記正電圧電源ラインの電源オン時の立上
り時定数が前記負電圧電源ラインの電源オン時の
立下り時定数よりも早く設定されたもので、電源
オン時、前記第1トランジスタがオン状態となる
前に、前記第2トランジスタがオン状態となるよ
うに構成されたものである。
(作用) 正電圧電源ラインの電源オン時の立上り時定数
を、負電圧電源ラインの電源オン時の立下り時定
数よりも早くなるように設定する。これにより、
電源オン時に、第1トランジスタがオン状態とな
る前に、まず第2トランジスタがオン状態となつ
て充電用コンデンサの充電電荷を強制的に放電す
る。この後、第1トランジスタがオン状態となつ
て第2トランジスタをオフ状態とするので、充電
用コンデンサは、電源オン時には確実に0Vから
充電が開始されることになる。つまり、電源オフ
後、正電源電圧が0Vになつているにもかかわら
ず、出力電圧がまだある一定期間正電圧である場
合や、漏洩電流等により出力電圧が0Vになつて
いない場合でも、電源オン時には、その時点で出
力電圧を確実に0Vに設定でき、0Vからの充電が
確実に行われるものである。
(実施例) 以下、本考案の一実施例を図面を参照して説明
する。
第1図は本考案の充放電回路の一例を示してい
る。この充放電回路は、第1トランジスタQ1
第2トランジスタQ2とからなる放電手段を備え
ている。
第1トランジスタQ1のコレクタ端子は第1抵
抗R1を介して正電圧電源ライン1に接続され、
エミツタ端子は第2抵抗R2を介して負電圧電源
ライン2に接続され、ベース端子はアースされて
いる。また、第2トランジスタQ2のコレクタ端
子は第3抵抗R3を介して正電圧電源ライン1に
接続され、エミツタ端子はアースされ、ベース端
子は前記第1トランジスタQ1のコレクタ端子に
接続されている。また、第2トランジスタQ2
コレクタ端子は出力端子3に接続されるととも
に、充電用コンデンサC1を介してアースされて
いる。そして、この充電用コンデンサC1と前記
第3抵抗R3とで決定される時定数で充電用コン
デンサC1の充電が行われるように構成されてい
る。
なお、前記した放電手段を適正に動作させるべ
く、正電圧電源ライン1の電源オン時の立上り時
定数を負電圧電源ライン2の電源オン時の立上り
時定数よりも早く設定している。
次に上記した構成の充放電回路の動作を第2図
ないし第4図aの特性曲線を参照して説明する。
まず、正電源電圧(+V1)、負電源電圧(−
V2)が共に0Vの状態で電源をオンした場合(時
刻t2)、負電源電圧(−V2)が−0.7Vになるまで
(時刻t4)は第1トランジスタQ1のベース・エミ
ツタ間の電圧VBEが小さいため、第1トランジス
タQ1はオフ状態である。よつて、第2トランジ
スタQ2のベースには正電源電圧(+V1)から第
1抵抗R1を介してベース電流が流れるが、前記
したように、正電源電圧(+V1)の立上りが負
電源電圧(−V2)の立下りよりも早く設定して
いるので、第1トランジスタQ1がオン状態にな
る前に第2トランジスタQ2がオフ状態になる
(時刻t3)。この第2トランジスタQ2のオン状態に
より充電用コンデンサC1の充電電荷を放電して
出力を0Vにする。そして、負電源電圧(−V2
が−0.7V以下になつた時点(時刻t4)で第1トラ
ンジスタQ1がオン状態になり、この第1トラン
ジスタQ1のコレクタ電圧が負電圧(−0.7V)に
引き下げられるため、第2トランジスタQ2はオ
フ状態になり、第3抵抗R3と充電用コンデンサ
C1とで決定される時定数で0Vから充電が開始さ
れることになる(第2図および第3図参照)。
次に、電源をオフすると(時刻t0)、正電源電
圧(+V1)、負電源電圧(−V2)が共に0Vに収
束する。0Vに収束した時点(時刻t1)で再度電
源をオンにすると、前記したように、オン直後の
一瞬第2トランジスタQ2がオン状態になり、充
電用コンデンサC1の充電電荷が放電されて、0V
から充電が開始されることになる〔第4図a参
照〕。
なお、比較する意味で、前記した従来の充放電
回路の出力特性を本考案の充放電回路の出力特性
と併せて第3図に示す。本考案の充放電回路で
は、一点鎖線で示すように、電源オンの瞬間に充
電コンデンサC1の充電電荷を完全に放電させる
ので、電源オフ(時刻t0)から時間T1(=t1−t0
経過後であれば確実に0Vから充電が開始される。
一方、従来の充放電回路では、第3図および第4
図bに破線で示すように、電源オフ(時刻t0)か
ら時間T2(=t5−t0)経過後でなければ0Vから充
電を開始することができない。ここで、T1≪T2
である。
(考案の効果) 本考案の充放電回路は、第1及び第2トランジ
スタ、第1ないし第3抵抗及び充電用コンデンサ
により構成され、かつ正電圧電源ラインの電源オ
ン時の立上り時定数が負電圧電源ラインの電源オ
ン時の立下り時定数よりも早く設定されることに
より、電源オン時、第1トランジスタがオン状態
となる前に、第2トランジスタがオン状態となる
ように構成したので、電源オフから次に電源オン
とするまでの間に、例えば不測の漏れ電流等によ
り充電用コンデンサが多少充電された状態となつ
ている場合であつても、電源オン時に確実に0V
から充電を開始することができる。また、これに
より電源オフ後比較的短時間にオンしても確実に
0Vから充電を開始することができるので、電源
オン/オフの頻繁な機器に用いた場合でも、誤動
作を確実に防止できるものである。
【図面の簡単な説明】
第1図ないし第4図a,bは本考案の一実施例
を示し、第1図は充放電回路の一例を示す回路
図、第2図は電源オン時の動作を説明する波形
図、第3図ないし第4図a,bは充放電特性を示
す波形図、第5図は従来の充放電回路の回路図で
ある。 1……正電圧電源ライン、2……負電圧電源ラ
イン、Q1……第1トランジスタ、Q2……第2ト
ランジスタ、R1……第1抵抗、R2……第2抵抗、
R3……第3抵抗、C1……充電用コンデンサ。

Claims (1)

    【実用新案登録請求の範囲】
  1. ベース端子が接地された第1トランジスタのエ
    ミツタ端子が第2抵抗を介して負電圧電源ライン
    に接続されるとともに、コレクタ端子が第1抵抗
    を介して正電圧電源ラインに接続され、この第1
    トランジスタのコレクタ端子に、エミツタ端子が
    接地された第2トランジスタのベース端子が接続
    されるとともに、コレクタ端子が第3抵抗を介し
    て前記正電圧電源ラインに接続され、この第2ト
    ランジスタのコレクタ端子に、一端が接地された
    充電用コンデンサの他端と出力端子とが接続さ
    れ、前記正電圧電源ラインの電源オン時の立上り
    時定数が前記負電圧電源ラインの電源オン時の立
    下り時定数よりも早く設定されたもので、電源オ
    ン時、前記第1トランジスタがオン状態となる前
    に、前記第2トランジスタがオン状態となるよう
    に構成されたことを特徴とする充放電回路。
JP1985123180U 1985-08-09 1985-08-09 Expired JPH0450660Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985123180U JPH0450660Y2 (ja) 1985-08-09 1985-08-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985123180U JPH0450660Y2 (ja) 1985-08-09 1985-08-09

Publications (2)

Publication Number Publication Date
JPS6232638U JPS6232638U (ja) 1987-02-26
JPH0450660Y2 true JPH0450660Y2 (ja) 1992-11-30

Family

ID=31014047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985123180U Expired JPH0450660Y2 (ja) 1985-08-09 1985-08-09

Country Status (1)

Country Link
JP (1) JPH0450660Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51139249A (en) * 1975-05-27 1976-12-01 Omron Tateisi Electronics Co Timer circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51139249A (en) * 1975-05-27 1976-12-01 Omron Tateisi Electronics Co Timer circuit

Also Published As

Publication number Publication date
JPS6232638U (ja) 1987-02-26

Similar Documents

Publication Publication Date Title
JPH0450660Y2 (ja)
JPH07182052A (ja) 過電圧保護装置
JP2507594B2 (ja) スロ―スタ―ト回路
JPH0221808Y2 (ja)
JP2758613B2 (ja) バッテリー・バックアップ回路
JPS5847455Y2 (ja) 自動電力オフ装置
JPS6016983Y2 (ja) リセツト回路
JP2970054B2 (ja) Dc−dcコンバータ
JPS5854875A (ja) インバ−タ回路
JPH0233408Y2 (ja)
JPH0441368Y2 (ja)
JPH0270271A (ja) 自励インバータの起動回路
JPH0834420B2 (ja) パワ−オン・リセツト回路
JPS645383Y2 (ja)
JP2601724Y2 (ja) 起動回路
JPH0236002B2 (ja)
JPS6338694Y2 (ja)
JPS602675Y2 (ja) 放電タイマ装置
JPS5921552Y2 (ja) リセツト回路
JPS6042521Y2 (ja) コイルの駆動回路
JPH057778Y2 (ja)
JPH077910B2 (ja) パワ−オン・リセツト回路
JPH07105702B2 (ja) リセツト信号発生回路
JPS6223128Y2 (ja)
KR870002209Y1 (ko) 정 전원 장치