JPS6223128Y2 - - Google Patents
Info
- Publication number
- JPS6223128Y2 JPS6223128Y2 JP5363780U JP5363780U JPS6223128Y2 JP S6223128 Y2 JPS6223128 Y2 JP S6223128Y2 JP 5363780 U JP5363780 U JP 5363780U JP 5363780 U JP5363780 U JP 5363780U JP S6223128 Y2 JPS6223128 Y2 JP S6223128Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- circuit
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】
この考案は特に検出機器に用いられる検波回路
において、高周波成分を含む入力信号における雑
音の影響を回避するとともに安定した出力信号の
得られる検波回路を提供することを目的とする。
検出機器に用いられる検波回路は、第５図に示す
ような基本になる高周波信号の入力の有無により
出力をON，OFFするようにしているが、このた
め高周波を直流に検波変換する必要がある。この
ような検波変換の一般的な回路としてはCRで構
成された検波回路が用いられるが、第１図に従来
一般的に使用されている検波回路の一例を示す。
また第２図は第１図のａ点における経時的な電圧
波形を示すもので、縦方向に電圧をまた横方向に
時間軸をとつてある。次に図面を参照して従来回
路を説明すると、Tr１は入力トランジスタ、Tr
２は出力トランジスタ、Ｒ１〜Ｒ４は各々抵抗、
Co，Ｃ１はコンデンサ、Ｐ１，Ｐ２は直流線路
である。
において、高周波成分を含む入力信号における雑
音の影響を回避するとともに安定した出力信号の
得られる検波回路を提供することを目的とする。
検出機器に用いられる検波回路は、第５図に示す
ような基本になる高周波信号の入力の有無により
出力をON，OFFするようにしているが、このた
め高周波を直流に検波変換する必要がある。この
ような検波変換の一般的な回路としてはCRで構
成された検波回路が用いられるが、第１図に従来
一般的に使用されている検波回路の一例を示す。
また第２図は第１図のａ点における経時的な電圧
波形を示すもので、縦方向に電圧をまた横方向に
時間軸をとつてある。次に図面を参照して従来回
路を説明すると、Tr１は入力トランジスタ、Tr
２は出力トランジスタ、Ｒ１〜Ｒ４は各々抵抗、
Co，Ｃ１はコンデンサ、Ｐ１，Ｐ２は直流線路
である。
このような回路では入力端子INに入力信号が
到来するまではトランジスタTr１はOFFしてお
り、この状態において線路Ｐ１−抵抗Ｒ１−抵抗
Ｒ２−コンデンサＣ１−線路Ｐ２を通じてコンデ
ンサＣ１が直流電源（図示せず）により充電され
ており、このときａ点の電圧はVoに達してい
る。したがつてトランジスタTr２はONし、出力
端子OUTはＬレベルにある。
到来するまではトランジスタTr１はOFFしてお
り、この状態において線路Ｐ１−抵抗Ｒ１−抵抗
Ｒ２−コンデンサＣ１−線路Ｐ２を通じてコンデ
ンサＣ１が直流電源（図示せず）により充電され
ており、このときａ点の電圧はVoに達してい
る。したがつてトランジスタTr２はONし、出力
端子OUTはＬレベルにある。
次に入力端子INに入力信号が到来した場合、
トランジスタTr１はONされ、これによつて抵抗
Ｒ２−トランジスタTr１−線路Ｐ２を通じてコ
ンデンサＣ１の放電回路が形成される。通常はこ
のコンデンサＣ１の放電により、ａ点の電圧がト
ランジスタTr２をOFFさせる一定電圧Vsまで低
下し、これによりトランジスタTr２がOFFさ
れ、出力端子OUTをＬレベルからＨレベルにす
るものである。
トランジスタTr１はONされ、これによつて抵抗
Ｒ２−トランジスタTr１−線路Ｐ２を通じてコ
ンデンサＣ１の放電回路が形成される。通常はこ
のコンデンサＣ１の放電により、ａ点の電圧がト
ランジスタTr２をOFFさせる一定電圧Vsまで低
下し、これによりトランジスタTr２がOFFさ
れ、出力端子OUTをＬレベルからＨレベルにす
るものである。
ところで、このような回路で入力信号に第５図
に示すような高周波成分を含んでいた場合、コン
デンサＣ１と抵抗Ｒ２の値で定まる時定数が大き
く大きな時間遅れを生じるため、トランジスタ
Tr１がONした瞬間におけるａ点の電圧がＶ１の
レベルまでしか下がらず、また入力信号が印加さ
れている時間toにおけるａ点の電圧は略第２図に
示すような鋸歯状波形になる。これがために信号
入力の到来によつても出力トランジスタTr２が
動作せず、あるいは動作が不安定となり、この種
回路の誤動作の原因となつていた。一方、コンデ
ンサＣ１の放電時定数を小さくするために抵抗Ｒ
２を除去することが考えられるが、あまりに小さ
くなると逆にパルス状の雑音等の入力によつても
回路が動作してしまい、新たな問題が生じる虞れ
がある。
に示すような高周波成分を含んでいた場合、コン
デンサＣ１と抵抗Ｒ２の値で定まる時定数が大き
く大きな時間遅れを生じるため、トランジスタ
Tr１がONした瞬間におけるａ点の電圧がＶ１の
レベルまでしか下がらず、また入力信号が印加さ
れている時間toにおけるａ点の電圧は略第２図に
示すような鋸歯状波形になる。これがために信号
入力の到来によつても出力トランジスタTr２が
動作せず、あるいは動作が不安定となり、この種
回路の誤動作の原因となつていた。一方、コンデ
ンサＣ１の放電時定数を小さくするために抵抗Ｒ
２を除去することが考えられるが、あまりに小さ
くなると逆にパルス状の雑音等の入力によつても
回路が動作してしまい、新たな問題が生じる虞れ
がある。
この考案は上述の点に鑑み提案されたもので、
簡単な回路構成により高周波成分を含む入力信号
において雑音の影響を回避するとともに、安定し
た出力信号の得られる検波回路を提供するもので
ある。
簡単な回路構成により高周波成分を含む入力信号
において雑音の影響を回避するとともに、安定し
た出力信号の得られる検波回路を提供するもので
ある。
以下、第３図及び第４図を参照して、この考案
の一実施例を説明する。なお、第３図において第
１図の回路に概ね対応するものは同一の符号を付
して説明する。
の一実施例を説明する。なお、第３図において第
１図の回路に概ね対応するものは同一の符号を付
して説明する。
Tr１は入力信号がベースに印加時、コレク
タ・エミツタ間を導通させる入力トランジスタ
で、このトランジスタTr１と抵抗Ｒ１との直列
回路を直流線路Ｐ１，Ｐ２間にまたがつて接続し
ている。Ｄ１は逆流防止およびコンデンサＣ１に
充電するためのダイオードで、そのアノード側を
前記トランジスタTr１のコレクタ側に接続する
とともにカソード側を第１のコンデンサＣ１の一
端に接続し、この第１のコンデンサＣ１の他端を
トランジスタTr１のエミツタ側に接続してい
る。また前記ダイオードＤ１とコンデンサＣ１の
接続点ａと、前記トランジスタTr１のコレクタ
間に第２のコンデンサＣ２を接続し、且つ前記接
続点ａを線路Ｐ１，Ｐ２間に抵抗Ｒ４と直列接続
された出力トランジスタTr２のベースに接続し
てこの考案の検波回路を構成している。
タ・エミツタ間を導通させる入力トランジスタ
で、このトランジスタTr１と抵抗Ｒ１との直列
回路を直流線路Ｐ１，Ｐ２間にまたがつて接続し
ている。Ｄ１は逆流防止およびコンデンサＣ１に
充電するためのダイオードで、そのアノード側を
前記トランジスタTr１のコレクタ側に接続する
とともにカソード側を第１のコンデンサＣ１の一
端に接続し、この第１のコンデンサＣ１の他端を
トランジスタTr１のエミツタ側に接続してい
る。また前記ダイオードＤ１とコンデンサＣ１の
接続点ａと、前記トランジスタTr１のコレクタ
間に第２のコンデンサＣ２を接続し、且つ前記接
続点ａを線路Ｐ１，Ｐ２間に抵抗Ｒ４と直列接続
された出力トランジスタTr２のベースに接続し
てこの考案の検波回路を構成している。
次にその動作を説明すると、入力端子INに入
力信号が到来するまではトランジスタTr１は
OFFしており、この状態において線路Ｐ１−抵
抗Ｒ１−ダイオードＤ１−コンデンサＣ１−線路
Ｐ２を通じてコンデンサＣ１が図示極性に充電さ
れており、このときａ点の電圧はVoに達してい
る。一方コンデンサＣ２もまたダイオードＤ１の
残り電圧分だけ図示極性に充電されるが、これは
実際上信号レベルとして無視できる程度の値のも
のである。したがつて出力トランジスタTr２は
ONしており出力端子OUTはＬレベルにある。
力信号が到来するまではトランジスタTr１は
OFFしており、この状態において線路Ｐ１−抵
抗Ｒ１−ダイオードＤ１−コンデンサＣ１−線路
Ｐ２を通じてコンデンサＣ１が図示極性に充電さ
れており、このときａ点の電圧はVoに達してい
る。一方コンデンサＣ２もまたダイオードＤ１の
残り電圧分だけ図示極性に充電されるが、これは
実際上信号レベルとして無視できる程度の値のも
のである。したがつて出力トランジスタTr２は
ONしており出力端子OUTはＬレベルにある。
次に入力端子INに入力信号が到来した場合、
トランジスタTr１はONされ、これによつてコン
デンサＣ２−トランジスタTr１−線路Ｐ２を通
してコンデンサＣ１の放電回路が形成される。し
かしてTr１がONした瞬間において、コンデンサ
Ｃ１およびＣ２は直列接続状態となつて、両コン
デンサＣ１，Ｃ２の電荷はトランジスタTr１を
介して急速に放電されるが、コンデンサＣ２はコ
ンデンサＣ１によつて逆方向に充電されるので、
ａ点の電圧は即座に線路Ｐ２の電位には到達しな
い。ところで入力信号が印加された状態でトラン
ジスタTr１は短時間にON，OFFを繰返すが、前
記コンデンサＣ１の放電回路には抵抗素子を介し
ていないので、入力信号に高周波成分を含んでい
た場合でも時間遅れが問題となることはなく、入
力信号が印加されている時間toにおけるａ点の電
圧は第４図に示すように経時的に減少する。そし
てａ点の電圧がトランジスタTr２をOFFさせる
一定電圧Vsより低下した時点でトランジスタTr
２がOFFされて、出力端子OUTをＬレベルから
Ｈレベルとする。
トランジスタTr１はONされ、これによつてコン
デンサＣ２−トランジスタTr１−線路Ｐ２を通
してコンデンサＣ１の放電回路が形成される。し
かしてTr１がONした瞬間において、コンデンサ
Ｃ１およびＣ２は直列接続状態となつて、両コン
デンサＣ１，Ｃ２の電荷はトランジスタTr１を
介して急速に放電されるが、コンデンサＣ２はコ
ンデンサＣ１によつて逆方向に充電されるので、
ａ点の電圧は即座に線路Ｐ２の電位には到達しな
い。ところで入力信号が印加された状態でトラン
ジスタTr１は短時間にON，OFFを繰返すが、前
記コンデンサＣ１の放電回路には抵抗素子を介し
ていないので、入力信号に高周波成分を含んでい
た場合でも時間遅れが問題となることはなく、入
力信号が印加されている時間toにおけるａ点の電
圧は第４図に示すように経時的に減少する。そし
てａ点の電圧がトランジスタTr２をOFFさせる
一定電圧Vsより低下した時点でトランジスタTr
２がOFFされて、出力端子OUTをＬレベルから
Ｈレベルとする。
この考案は以上説明したように、入力信号印加
時に形成されるコンデンサＣ１の放電回路中から
抵抗素子を除去する一方、第２のコンデンサＣ２
を前記放電回路中に挿入し、放電時にコンデンサ
Ｃ１とＣ２が直列回路を形成するように接続した
ので、抵抗Ｒ２が接続されている場合に比べて、
放電時定数を小さくすることができるとともにコ
ンデンサＣ１からＣ２への充電により雑音の影響
を受けない程度の時間遅れを確保できるもので、
高周波成分を含む入力信号において雑音の影響を
回避するとともに安定した出力信号の得られる検
波回路を具現できるものである。
時に形成されるコンデンサＣ１の放電回路中から
抵抗素子を除去する一方、第２のコンデンサＣ２
を前記放電回路中に挿入し、放電時にコンデンサ
Ｃ１とＣ２が直列回路を形成するように接続した
ので、抵抗Ｒ２が接続されている場合に比べて、
放電時定数を小さくすることができるとともにコ
ンデンサＣ１からＣ２への充電により雑音の影響
を受けない程度の時間遅れを確保できるもので、
高周波成分を含む入力信号において雑音の影響を
回避するとともに安定した出力信号の得られる検
波回路を具現できるものである。
第１図は従来一般的に使用されている検波回路
の一例を示す回路図、第２図は第１図のａ点にお
ける電圧を経時的に表した波形図、第３図はこの
考案による検波回路の一実施例を示す回路図、第
４図は第３図のａ点における電圧を経時的に表し
た波形図、第５図は高周波入力信号を示す波形図
である。 Tr１……入力トランジスタ、Tr２……出力ト
ランジスタ、Ｄ１……ダイオード、Ｃ１……第１
のコンデンサ、Ｃ２……第２のコンデンサ、Ｒ１
〜Ｒ４……抵抗、Ｐ１，Ｐ２……直流線路、IN
……入力端子、OUT……出力端子。
の一例を示す回路図、第２図は第１図のａ点にお
ける電圧を経時的に表した波形図、第３図はこの
考案による検波回路の一実施例を示す回路図、第
４図は第３図のａ点における電圧を経時的に表し
た波形図、第５図は高周波入力信号を示す波形図
である。 Tr１……入力トランジスタ、Tr２……出力ト
ランジスタ、Ｄ１……ダイオード、Ｃ１……第１
のコンデンサ、Ｃ２……第２のコンデンサ、Ｒ１
〜Ｒ４……抵抗、Ｐ１，Ｐ２……直流線路、IN
……入力端子、OUT……出力端子。
Claims (1)
- 高周波入力信号がベースに印加時、コレクタ・
エミツタ間を導通させる入力トランジスタTr
１、該トランジスタTr１と抵抗Ｒ１との直列回
路を直流線路Ｐ１，Ｐ２間にまたがつて接続する
とともに、前記トランジスタTr１のコレクタ・
エミツタ間にダイオードＤ１と第１のコンデンサ
Ｃ１との直列回路を前記ダイオードＤ１のアノー
ド側をトランジスタTr１のコレクタ側に、また
前記コンデンサＣ１の一端をエミツタ側に各々接
続し、前記ダイオードＤ１とコンデンサＣ１の接
続点ａと、前記トランジスタTr１のコレクタ間
に第２のコンデンサＣ２を接続し、且つ前記接続
点ａを線路Ｐ１，Ｐ２間に抵抗Ｒ４と直列接続さ
れた出力トランジスタTr２のベースに接続した
ことを特徴とする検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5363780U JPS6223128Y2 (ja) | 1980-04-19 | 1980-04-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5363780U JPS6223128Y2 (ja) | 1980-04-19 | 1980-04-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56155515U JPS56155515U (ja) | 1981-11-20 |
| JPS6223128Y2 true JPS6223128Y2 (ja) | 1987-06-12 |
Family
ID=29648440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5363780U Expired JPS6223128Y2 (ja) | 1980-04-19 | 1980-04-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6223128Y2 (ja) |
-
1980
- 1980-04-19 JP JP5363780U patent/JPS6223128Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56155515U (ja) | 1981-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06225517A (ja) | Ａｃ−ｄｃコンバータ | |
| JPS6223128Y2 (ja) | ||
| EP0582289A1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JPH0155762B2 (ja) | ||
| US5086237A (en) | Re-triggerable monostable multivibrator capable of generating a predetermined width of pulse with additional logic gate and D flip-flop with reset | |
| JPS5838683Y2 (ja) | テレビジョン受像機の垂直ブランキングパルス作成回路 | |
| JP3036756B2 (ja) | 発振回路 | |
| JPH0332113Y2 (ja) | ||
| JPS626732Y2 (ja) | ||
| JPS6311768Y2 (ja) | ||
| JPS587733Y2 (ja) | 垂直偏向回路 | |
| JPS642541Y2 (ja) | ||
| JPH0411411Y2 (ja) | ||
| JPH0412471Y2 (ja) | ||
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPS645384Y2 (ja) | ||
| JPS6218991Y2 (ja) | ||
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPH0130852Y2 (ja) | ||
| JPS6130341Y2 (ja) | ||
| JPH0238509Y2 (ja) | ||
| JPS6042521Y2 (ja) | コイルの駆動回路 | |
| JPS5832347Y2 (ja) | 複合積分回路 | |
| JPS5922418A (ja) | ミユ−テイング回路 | |
| JPH0226409B2 (ja) |