JPS626732Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、低周期のパルス信号を計数し、一
定の条件に達した場合に、一定時間タイマ動作を
行うようにしたタイマ回路に関する。

従来、この種のタイマ回路はＣ−MOSなどの
カウンタを用い、その出力によりCRタイマなど
を動作させて実現するようにしているが、このよ
うなタイマ回路によれば、回路構成が非常に複雑
になり、また、高圧サージなどに対して信頼性が
低いなどの欠点があつた。

この考案は、上記の点にかんがみなされたもの
で、簡単な回路構成で高圧サージなどに対して信
頼性の高いタイマ回路を提供することを目的とす
る。

以下、この考案のタイマ回路の実施例について
図面に基づき説明する。図はその一実施例の構成
を示す回路図である。この図における１はＶ_DDの
電圧が印加される電源端子、２はアース端子であ
る。この電源端子１とアース端子２間に抵抗３と
スイツチ４が直列に接続されている。

スイツチ４に並列にコンデンサ５と抵抗６およ
びダイオード７との直列回路が接続されている。
抵抗６とダイオード７との直列回路に並列にダイ
オード８とコンデンサ９との直列回路が接続され
ている。コンデンサ９に並列に抵抗１０とPUT
１１の直列回路が接続されている。

また、上記電源端子１とアース端子２間は、抵
抗１２〜１４が直列に接続されており、抵抗１２
と１３との接続点はPUT１１のゲートに接続さ
れている。抵抗１３と抵抗１４との接続点はトラ
ンジスタ１５のベースに接続されている。トラン
ジスタ１５のエミツタはアース端子２に接続さ
れ、コレクタは抵抗１７と１８を直列に介して電
源端子１に接続されている。

抵抗１７と１８との接続点はトランジスタ１６
のベースに接続されている。トランジスタ１６の
エミツタは電源端子１に接続され、そのコレクタ
はコンデンサ１９、抵抗２２，２３を直列に介し
てアース端子２に接続されている。

トランジスタ１６のコレクタはPUT２０と抵
抗２４を介してトランジスタ２５のベースに接続
されている。また、上記コンデンサ１９と抵抗２
２との接続点と、電源端子１間にはダイオード２
８が接続されており、抵抗２２と２３との接続点
はPUT２０のゲートに接続されている。トラン
ジスタ１６のコレクタは抵抗２１を介してアース
端子２に接続されている。

上記トランジスタ２５のベースは抵抗２６を通
してアース端子２に接続されており、また、その
エミツタはアース端子２に直結され、コレクタは
リレーコイル２７を介して電源端子１に接続され
ている。

次に、以上のように構成されたこの考案のタイ
マ回路の動作について説明する。いま、スイツチ
４が閉じられている状態から、スイツチ４が開く
と、電源端子１よりの電荷が抵抗３−コンデンサ
５−ダイオード８、コンデンサ９−アース端子２
に移動して、このコンデンサ９が充電される。こ
のとき、コンデンサ９の電位はコンデンサ５の容
量比で決定される。

この状態で、スイツチ４が閉じると、ダイオー
ド７、抵抗６を介してコンデンサ５の電荷が放電
される。また、コンデンサ９の電荷はダイオード
８により阻止されているので、放電はしない。

この状態で、スイツチ４を再び開くと、最初の
ときと同様にして電荷が移動し、コンデンサ９に
充電される。したがつて、スイツチ４の操作によ
り、コンデンサ９の電圧は段階的に上昇する。そ
して、PUT１１のゲート電位よりコンデンサ９
の電位が高くなると、PUT１１はオンし、コン
デンサ９の電荷は抵抗およびPUT１１を通して
放電するとともに、トランジスタ１５をオフにす
る。

PUT１１がオフのときは、トランジスタ１５
はオンしており、したがつて、トランジスタ１６
もオンしている。このとき、コンデンサ１９に電
荷がない場合には、PUT２０のゲート電位がア
ノードよりも低く、PUT２０はオンし、トラン
ジスタ２５もオンしており、リレーコイル２７を
励磁する。

この状態で、PUT１１がコンデンサ９の電荷
を放電する時間だけオンすると、トランジスタ１
５はオフ、トランジスタ１６もオフとなり、ダイ
オード２８を介してコンデンサ１９に充電され
る。

このとき、PUT２０はアノード電流が流れな
くなり、PUT２０はオフし、トランジスタ２５
も同様にオフとなる。

次に、PUT１１がオフすると、トランジスタ
１５がオン、トランジスタ１６もオンとなり、
PUT２０のアノードにトランジスタ１６を通し
て電源端子１の電圧Ｖ_DDが印加され、このアノー
ドは電圧Ｖ_DDに電位が上昇するが、コンデンサ１
９に電荷が充電されているため、PUT２０のゲ
ート電位はアノード電位よりも上昇し、PUT２
０はオフのままとなる。

このとき、コンデンサ１９は抵抗２２，２３，
２１を介して徐々に放電され、PUT２０のゲー
ト電位がアノード電位よりも低くなると、PUT
２０はオンとなり、初期の状態に戻る。したがつ
て、コンデンサ１９が放電している間はトランジ
スタ２５がオフしており、リレーコイル２７は励
磁されず、この時間がタイマ時間となる。

この図示の実施例では、上記からも明らかなよ
うに、スイツチ４の操作回数がある一定値に達す
ると、タイマ動作を開始させることができるが、
タイマを動作させるためのスイツチ４の操作回数
はコンデンサ５の容量および抵抗１２，１３の値
を変えることにより任意の回数に設定できる。

以上のように、この考案のタイマ回路によれ
ば、スイツチのオン、オフ操作ごとにコンデンサ
に段階的に充電させ、このコンデンサの電位が第
1PUTのゲート電位以上になるとこの第1PUTを
オンさせて、この第1PUTの出力で第１、第２ト
ランジスタを動作させ、第２トランジスタに接続
されているコンデンサの放電を第2PUTで検し、
この第2PUTの出力で第３トランジスタを動作さ
せてタイマ出力を得るようにしたので、簡単な回
路構成で高圧サージなどに対して信頼性を高める
ことができるなどの効果を奏する。

【図面の簡単な説明】

図はこの考案のタイマ回路の一実施例を示す回
路図である。 ３，６，１０，１２〜１４，１７，１８，２１
〜２４，２６……抵抗、４……スイツチ、５，
９，１９……コンデンサ、７，８，２８……ダイ
オード、１１，２０……PUT、１５，１６，２
５……トランジスタ、２７……リレーコイル。

Claims (1)

【実用新案登録請求の範囲】
1. スイツチのオン、オフ操作により段階的に充電
   電位が上昇する第１コンデンサ、この第１コンデ
   ンサと並列的に接続された抵抗によりバイアスさ
   れたゲート電位より第１コンデンサに接続された
   アノード電位が高い場合にオンする第1PUT、こ
   の第1PUTのゲートで制御され、第1PUTのオン
   時にオフとなりかつオフ時にオンとなる第１トラ
   ンジスタ、この第１トランジスタで制御され、第
   1PUTのオン時にオフとなりかつオフ時にオンと
   なる第２トランジスタ、この第２トランジスタの
   出力端にその一端が接続され、かつ第２トランジ
   スタのオフ時に充電される第２コンデンサ、第２
   トランジスタの出力端にそのアノードが接続さ
   れ、かつゲートが第２コンデンサの他端に接続さ
   れ、ゲート電位がアノード電位より高い間オフと
   なり、ゲート電位がアノード電位より低くなると
   オンとなる第2PUT、この第2PUTのカソードに
   その制御極が接続され、第2PUTのオン時にオン
   となりかつオフ時にオフとなつてタイマ出力を得
   る第３トランジスタを備えてなるタイマ回路。