JPH0321077Y2 - - Google Patents

Description

【考案の詳細な説明】 (a) 技術分野 この考案はサイリスタに直列に負荷を接続し、
電源をオンした後、一定時間経過後に自動的にサ
イリスタをオフするタイマ回路の改良に関する。

(b) 従来技術とその欠点 従来のこの種のタイマ回路を第２図に示す。図
において、Ｅは電源、SWは電源スイツチ、Ｑ１
はサイリスタ、ＬはサイリスタＱ１に直列に接続
される負荷、CCはサイリスタＱ１にゲートパル
スを与えるゲートパルス発生回路である。サイリ
スタＱ１には抵抗Ｒ１〜Ｒ３、コンデンサＣ１お
よびPUTQ２からなる公知のタイマ回路が接続
され、またサイリスタＱ１に並列にトランジスタ
Ｑ３が並列に接続されるとともに、このトランジ
スタＱ３のベースと上記PUTQ２のゲート間に
ツエナーダイオードZDが接続される。以上の構
成において電源スイツチSWを投入するとゲート
パルス発生回路CCからサイリスタＱ１のゲート
にゲートパルスが供給され、サイリスタＱ１がオ
ンして負荷Ｌに対し電源Ｅが供給される。同時に
タイマ回路のコンデンサＣ１に対して充電が始ま
り、PUTQ２のアノード電位がゲート電位より
も高くなつたときにPUTQ２がオンしてツエナ
ーダイオードZDを介してトランジスタＱ３のベ
ース電位を落とす。するとトランジスタＱ３がオ
ンし、サイリスタＱ１のアノードカソード間を保
持電圧以下にして同サイリスタをオフ状態に設定
する。したがつて電源スイツチSWオン後、抵抗
Ｒ１とコンデンサＣ１で決る時間が経過すると、
自動的にサイリスタＱ１がオフすることになる。
従来のサイリスタオフ用タイマ回路は、上記のよ
うにPUTとCR回路で構成される公知のタイマ回
路にサイリスタＱ１に並列に接続されているトラ
ンジスタＱ３、さらにツエナーダイオードZD等
を付加することによつて構成していた。しかし、
トランジスタＱ３やツエナーダイオードZDその
他の抵抗等を必要とし、回路構成が多少複雑化す
る不都合があつた。

(c) 考案の目的 この考案の目的はPUTを使用した基本的なタ
イマ回路に一個のコンデンサと一個の抵抗を接続
するだけで電源オン後一定時間経過したときに確
実にサイリスタをオフすることができるサイリス
タオフ用タイマ回路を提供することにある。

(d) 考案の構成 第１図はこの考案に係るサイリスタオフ用タイ
マ回路の回路図である。構成において第２図に示
す従来のタイマ回路と同一部分には同一符号を付
している。この考案に係るサイリスタオフ用タイ
マ回路が第２図に示す従来の回路と相違する部分
は、ツエナーダイオードZD、トランジスタＱ３
および抵抗Ｒ４，Ｒ５に代えてコンデンサＣ２お
よび抵抗Ｒ６を使用した点である。コンデンサＣ
２はPUTQ２のカソード端子とサイリスタＱ１
のカソード端子間に接続され、抵抗Ｒ６は
PUTQ２のカソード端子と電源間に接続されて
いる。

以上の構成において、電源スイツチSWを投入
すると、ゲートパルス発生回路CCからサイリス
タＱ１にゲートパルスが供給され、サイリスタＱ
１がオンして負荷Ｌに電源Ｅが供給される。また
同時にコンデンサＣ１への充電が始まる。さらに
コンデンサＣ２にも充電が開始される。コンデン
サＣ１の充電電圧がPUTQ２のゲート電位を越
えるとPUTQ２がオンする。するとコンデンサ
Ｃ２と抵抗Ｒ６の接続点の電圧が急激にコンデン
サＣ１の充電電圧に高まるため、それに応じてコ
ンデンサＣ２のサイリスタカソード側電位も瞬間
的に持ち上がる。この結果サイリスタＱ１のアノ
ード、カソード間は逆バイアスとなり、サイリス
タＱ１が直ちにオフ状態となる。以上の動作によ
つて電源スイツチSWオン後、コンデンサＣ１と
抵抗Ｒ１とによつて定まる一定時間が経過したと
きにサイリスタＱ１を自動的にオフ状態にするこ
とができる。

(e) 考案の効果 以上のようにこの考案によれば、従来の回路構
成に比較して部品点数が少なくなり、またトラン
ジスタやツエナーダイオード等の半導体素子を使
用する必要がないために小型化に寄与でき、且つ
コストダウンを実現することができる。

【図面の簡単な説明】

第１図はこの考案に係るサイリスタオフ用タイ
マ回路の回路図を示し、第２図は従来のサイリス
タオフ用タイマ回路の回路図を示す。 Ｅ……電源、SW……電源スイツチ、Ｑ１……
サイリスタ、Ｑ２……PUT。

Claims (1)

1. 【実用新案登録請求の範囲】 PUTとCR回路で構成されるタイマ回路を、サ
   イリスタに直列接続された負荷に並列に接続し、
   電源オン後一定時間が経過して前記PUTがオン
   したとき前記サイリスタをオフする回路におい
   て、 前記PUTのカソード端子と前記サイリスタの
   カソード端子間にコンデンサを接続するととも
   に、PUTのカソード端子と電源間に抵抗を接続
   し、前記PUTのオン時に、前記コンデンサのサ
   イリスタカソード側電位を瞬間的に持ち上げて前
   記サイリスタをオフ状態に設定することを特徴と
   するサイリスタオフ用タイマ回路。