JPS5832347Y2 - 複合積分回路 - Google Patents

複合積分回路

Info

Publication number
JPS5832347Y2
JPS5832347Y2 JP12628981U JP12628981U JPS5832347Y2 JP S5832347 Y2 JPS5832347 Y2 JP S5832347Y2 JP 12628981 U JP12628981 U JP 12628981U JP 12628981 U JP12628981 U JP 12628981U JP S5832347 Y2 JPS5832347 Y2 JP S5832347Y2
Authority
JP
Japan
Prior art keywords
circuit
output
transistor
integrating circuit
miller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12628981U
Other languages
English (en)
Other versions
JPS5751344U (ja
Inventor
立光 後藤
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP12628981U priority Critical patent/JPS5832347Y2/ja
Publication of JPS5751344U publication Critical patent/JPS5751344U/ja
Application granted granted Critical
Publication of JPS5832347Y2 publication Critical patent/JPS5832347Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は2つの傾斜の異なるのこぎを波を合成する複合
積分回路に関し、特に簡単な構成で夫々の傾斜を独立に
変化させることができ、且つ両者ののこぎり波が混合さ
れる変曲点を所望のものに正確に設定できるようにした
ものである。
以下、本考案の一実施例について説明するに、第1図に
おいて、1及び2はのこぎり波発生回路例えばミラー積
分回路を示し、3は出力端子を示し、4は比較回路を示
す。
ミラー積分回路1はエミッタの接地されたNPN形トラ
ンジスタ5Aのコレクタが電源端子牛Bに抵抗6Aを介
して接続され、ベースが抵抗7Aを介して電源端子牛B
に接続され、ベース・コレクタ間にコンテ゛ンサ8aが
挿入され、更にトランジスタ5Aのベースがダイオード
9Aのアノードに接続され、ダイオード9Aのカソード
が導出されて入力端子10とされるものである。
斯るミラー積分回路1は入力端子10に正のパルスが供
給されると、トランジスタ5Aがオンになり、トランジ
スタ5Aのコレクタにはトランジスタ5AのLe、抵抗
7A及びコンデンサ8Aで定まる傾斜で低下するのこぎ
り波が発生する。
このミラー積分回路1の出力は、スイッチング素子とし
てのダイオード11Aを介して抵抗12の電圧降下に変
換されて出力端子3に得られると共に、抵抗13及び1
4により分割されて比較回路4の一方のトランジスタ1
5のベースに供給される。
比較回路4の他方のトランジスタ16のベースには、可
変抵抗17により設定された基準直流電圧■、が与えら
れる。
トランジスタ15及び16は差動接続されており、トラ
ンジスタ15のコレクタに負荷抵抗18が接続され、こ
のトランジスタ15のコレクタがミラー積分回路2のダ
イオード9Bのカソードに接続される。
ミラー積分回路2はミラー積分回路1と同様に構成され
るが、トランジスタ5Bのベースはコンデンサ8B及び
スイッチング素子としてダイオード11 Bを介してコ
レクタに接続される。
このミラー積分回路2の出力は、トランジスタ5Bのh
fe、抵抗7B及びコンテ゛ンサ8Bで定まる傾斜をも
つもので、この出力は抵抗12の電圧降下に変換されて
出力端子3に導がれる。
上述の接続構成を有する本考案の一実施例の動作につい
て第2図を参照して説明しよう。
まずミラー積分回路1の入力端子10に第2図Aに示す
正のパルスが供給されると、トランジスタ5Aはオフか
らオンとなり、ミラー積分回路1よりは、第2図Bに示
すように電源電圧よりトランジスタ5Aのhfe、抵抗
7A及びコンデンサ8Aの時定数で定まる傾斜ののこぎ
り波S1が発生する。
こののこぎり波S1はダイオード11Aをオンにして出
力端子3に導かれると共に、比較回路4に供給され、の
こぎり波S1が基準直流電圧■1以下となると、トラン
ジスタ15がオフとなり、トランジスタ15のコレクタ
には、第2図Cに示すように入力端子10に正のパルス
が供給されてから時間Tだけ遅れて立上る電圧が得られ
る。
この時間Tはミラー積分回路1の出力の傾斜及び可変抵
抗17で定まる基準直流電圧■。
によって変化するものとなる。
このトランジスタ15のコレクタに得られる立上り電圧
即ち比較回路4の出力電圧によってミラー積分回路2が
動作し、ミラー積分回路2からは第2図りに示すように
、時間Tの経過後直ちにトランジスタ5Bのhfe、抵
抗7B及びコンデンサ8Bで定まる時定数の傾斜を有す
る出力S2が発生する。
このミラー積分回路2の出力S2と前述のミラー積分回
路1の出力S0とが合成されて、出力端子3には第2図
Eに示すような複合積分出力が得られる。
本考案の理解を明瞭とするため、上述のミラー積分回路
2の構成を変更して、ミラー積分回路1と同様にトラン
ジスタ5Bのコレクタとベースとの間にコンデンサ8B
が挿入された場合を考えることにする。
この場合は、第3図に示すように、入力端子10に正の
パルスが加わってから、時間T経過しても、出力電圧は
Slで示すミラー積分回路1の出力となっているため、
ダイオード11 Bがオフとなっており、ミラー積分回
路2の出力S2が現われるのは、出力S2が出力S0よ
り小さくなってからである。
結局、出力端子3に発生する複合積分出力の変曲点は、
設定した時間Tよりもτだけ遅れたものとなってしまう
しかしながら、本考案の一実施例のように、ミラー積分
回路2のコンデンサ8Bの一方の電極をダイオード11
Bを介してトランジスタ5Bのコレクタに接続すれば
、トランジスタ5Bのコレクタ電圧が、出力電圧以下と
なってダイオード11 Bがオンしてコンデンサ8Bの
一方の電極がトランジスタ5Bのコレクタに接続される
迄は抵抗7B、容量C8及びトランジスタ5Bのhfe
で定まる時定数により第2図りに示されるような急峻な
立下り特性を有する積分作用が行われ、ダイオード11
Bがオンして初めて抵抗7B、コンデ゛ンサ8B及びト
ランジスタ5 B (7) h reで定まるミラー積
分作用がなされる。
従って、ミラー積分回路2の出力電圧は第2図りに示す
ように、時間T後にダイオード11 Bがスイッチング
動作を行なうことにより急速に下降し、その後に下降す
るのこぎり波となる。
この場合、トランジスタ5Bのベース・コレクタ間に存
在する容量C5による遅れは殆ど無視することができ、
また、ダイオード11 Bはミラー積分ループ中に挿入
されているために回路に与える影響がトランジスタ5B
の電流増巾率hfeの1/hfeに圧縮され、出力端子
3に得られる複合積分出力の変曲点を入力端子を供給し
てから正確に時間T後とすることができる。
上述せる所から明らかなように、本考案に依れば、ミラ
ー積分回路1及び2の抵抗7A及び7Bの値を変えるこ
とにより、互いに独立にのこぎり波の傾斜を設定するこ
とができる。
斯る本考案をオシロスコープの偏向系に適用すれば、観
測中の波形全体及びその一部拡大を同時に観ることが可
能とできる。
また、複合積分出力の変曲点をミラー積分回路1の出力
或いは比較回路4の基準直流電圧によって所望のものに
正確に設定でき、ミラー積分回路2において抵抗7Bな
どを変えてミラー積分回路2の出力の傾斜を変えてもこ
の変曲点の位置は変わることはない。
更に、従来の複合積分回路は論理回路等を使用した複雑
な構成であったが、本考案に依れば、比較回路4及びス
イッチングダイオードを使用する簡単な構成とすること
ができる。
【図面の簡単な説明】
第1図は本考案の一実施例の接続図、第2図は本考案の
一実施例の動作説明に供する各部波形図、第3図は本考
案の説明に供する波形図である。 1.2はミラー積分回路、3は出力端子、4は比較回路
で゛ある。

Claims (1)

    【実用新案登録請求の範囲】
  1. 第1の積分定数を有し、時定数回路及び能動素子から構
    成された第1の積分回路と、該第1の積分回路の出力端
    子と複合積分回路の出力端子との間に接続された第1の
    スイッチング素子と、上記第1の積分定数と異なる第2
    の積分定数を有し、能動素子及びこの能動素子の入出力
    端子間に接続されたダイオード及びコンデンサの直列回
    路と抵抗器との時定数回路から構成された第2の積分回
    路と、上記第1の積分回路の出力電圧と基準電圧とを比
    較する比較回路と、該比較回路の出力により上記第2の
    積分回路を動作状態にする第2のスイッチング素子とを
    有し、上記第2の積分回路のコンデンサとダイオードの
    接続点を上記複合積分回路の出力端子へ接続する□こと
    により上記第1及び第2の積分回路の出力が合成される
    ようにしてなる複合積分回路。
JP12628981U 1981-08-26 1981-08-26 複合積分回路 Expired JPS5832347Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12628981U JPS5832347Y2 (ja) 1981-08-26 1981-08-26 複合積分回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12628981U JPS5832347Y2 (ja) 1981-08-26 1981-08-26 複合積分回路

Publications (2)

Publication Number Publication Date
JPS5751344U JPS5751344U (ja) 1982-03-24
JPS5832347Y2 true JPS5832347Y2 (ja) 1983-07-18

Family

ID=29486722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12628981U Expired JPS5832347Y2 (ja) 1981-08-26 1981-08-26 複合積分回路

Country Status (1)

Country Link
JP (1) JPS5832347Y2 (ja)

Also Published As

Publication number Publication date
JPS5751344U (ja) 1982-03-24

Similar Documents

Publication Publication Date Title
JPH1011160A (ja) 半導体集積回路
JPS5832347Y2 (ja) 複合積分回路
US5475327A (en) Variable impedance circuit
JPH03227119A (ja) Ecl論理回路
JPS5921549Y2 (ja) 単安定マルチバイブレ−タ
JPH0560284B2 (ja)
JPS5821234Y2 (ja) タンアンテイマルチバイブレ−タ
JPS5821235Y2 (ja) タンアンテイマルチバイブレ−タ
JPH0113463Y2 (ja)
JPH0321082Y2 (ja)
JP3440482B2 (ja) 切替回路
JPH057778Y2 (ja)
JP2625892B2 (ja) 電源投入時の誤動作防止回路
JPH071855Y2 (ja) ダブルバランスミクサ
JPH0438590Y2 (ja)
JP2517538Y2 (ja) 双安定回路
JPS60119115A (ja) 等価容量回路
JPS623520A (ja) 遅延回路
JPH03178212A (ja) 波形整形回路
JPH02119718U (ja)
JPS639312A (ja) 単安定マルチバイブレ−タ
JPS5922418A (ja) ミユ−テイング回路
JPH01152818A (ja) 波形整形回路
JPH03266520A (ja) Ecl論理回路
JPS6183337U (ja)