JPH0130852Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は直流電圧電流発生装置の出力端に付加
した放電回路の改良に関するものである。

従来より、一般に直流電圧電流発生装置におい
ては出力のノイズ及びリツプル分を除去するため
に出力端にコンデンサを挿入接続している。第１
図は従来のこの種の直流電圧電流発生装置の出力
段の一例を示す要部構成図である。図において、
出力段増幅器Ａの高圧側出力端Ｈと低圧側出力端
Ｌとの間には比較的大容量の平滑用コンデンサ
C₁を接続し、このコンデンサC₁により出力に重
畳するリツプルを平滑し除去するようになつてい
る。更に、装置電源を遮断したとき（電源オフ
時）にコンデンサC₁にたまつた電荷を放電させ
速やかに出力を0Vにするため高圧側出力端Ｈに
は抵抗R₁を介してFET Q₁を接続している。この
FET Q₁は、そのソースＳに装置の回路電圧＋
Vcc（約8V）が印加されかつそのゲートＧはコモ
ンラインに接続され、装置電源の通電時（電源オ
ン時）はドレイン・ソース間がオフ状態となるよ
うに構成されている。ここで、電源をオフにする
と回路電圧＋Vccは0VとなりFET Q₁がオン状態
となつて、コンデンサC₁にチヤージされていた
電荷は抵抗R₁及びこのFETを介して放電する。
このときの出力電圧Ｖの変化を第２図に示す。電
源オフ時より出力電圧Ｖは指数関数的に減少する
が、このときの時定数τ₁は、FET Q₁のオン抵抗
をR_Q1とすれば次式で表わされる。

τ₁＝（R₁＋R_Q1）・C₁ ところが、このような放電回路においては、装
置の最大出力が通常120V程度であり、FET Q₁
としては高耐圧かつドレイン・ソース電流の大き
い（約200mA）特殊なFETを必要とすると共に、
FETのオン抵抗のバラツキが大きいために時定
数τ₁にバラツキが生じ、常に速やかに出力電圧を
零に落すことが期待できないという欠点があつ
た。

本考案は、このような欠点を除去し、従来のも
のより部品点数は増えるものの確実に出力電圧を
急速に落し得る直流電圧電流発生装置の放電回路
を急速に落とし得る直流電圧電流発生装置の放電
回路を実現しようとするものである。

以下図面を用いて本考案を実施例につき詳しく
説明する。第３図は本考案に係る直流電圧電流発
生装置の放電回路の一実施例を示す要部構成図で
ある。第３図において、第１図と同等部分には同
一符号を付しその説明は省略する。Ｓは装置電源
スイツチ（図示せず）と連動するスイツチで、電
源オン時は回路電圧＋Vccを選択し、電源オフ時
はコモンラインに接続し0Vを選択するものであ
る。このスイツチＳの出力は電気エネルギーを蓄
える手段１０に導かれる。手段１０において、電
源オン時に与えられる回路電圧＋Vccがダイオー
ドD₁を介してコンデンサC₂に印加されると共に
このダイオードD₁の出力はPNPトランジスタQ₃
のエミツタに与えられている。このトランジスタ
Q₃のベースは抵抗R₃を介してダイオードD₁の前
段に接続してある。従つて、電源オン時は、コン
デンサC₂は回路電圧＋Vccにより充電状態にな
り、一方トランジスタQ₃はそのベース電位がエ
ミツタ電位より高くなつている。トランジスタ
Q₃のコレクタ（手段１０の出力端）は抵抗R₂を
介してトランジスタQ₂のベースに接続されてい
る。トランジスタQ₂のコレクタは抵抗R₁を介し
て出力段増幅器Ａの高圧側出力端Ｈに接続すると
共にそのエミツタはコモンラインに接続してあ
る。

このような構成における本考案の動作を次に説
明する。

(1) 電源オン時（第４図のイ参照） コンデンサC₂は第４図のロに示すようにダイ
オードD₁及びスイツチＳを介して印加される電
圧Vcc−V_D1（V_D1はダイオードD₁のドロツプ電
圧）により充電される。一方トランジスタQ₃は
第４図のハに示すようにオフ状態でありトランジ
スタQ₂のベースへの電流は第４図のニに示すよ
うに零である。従つて、Q₂は第４図のホに示す
ようにオフであり、コンデンサC₁の両端には第
４図のヘに示すように装置の出力電圧が現われて
いる。

(2) 電源がオフになつた時（第４図のイ参照） スイツチＳはコモンラインに接続され、Q₃の
ベース電位はそのエミツタ電位より低くなるため
Q₃はオン状態になり、第４図のニに示すように
Q₂のベース電流I_BQ2が流れ、Q₂はオンになる。こ
の場合のベース電流I_BQ2は第４図のロに示すC₂の
放電電圧に関連して減少するが、時定数をR₁C₁
≪R₂C₂とすればI_BQ2がほぼ零になるまでの間すな
わちQ₂がオンの間にC₁の電荷はQ₂を介して放電
し、第４図のヘに示すようにC₁の両端の電圧は
零に落ちる。R₁，C₁の値を適宜に選定すればC₁
の電圧の立下り時間（C₁の放電時間）を短かく
することができる。

なお、トランジスタQ₂，Q₃を適宜に選定する
ことにより容易に大電流・高電圧の出力電圧の放
電を行なうことができる。しかもそのようなトラ
ンジスタは容易に入手し使用することができるも
のである。また、トランジスタQ₂，Q₃の保護用
として、Q₂のベース・エミツタ間には抵抗を、
またQ₃のエミツタとコモンライン間はダイオー
ドをアノードをコモンライン側にしてそれぞれ接
続してもよい。

第５図は本考案の他の実施例を示す図で、第３
図におけるトランジスタQ₃及び抵抗R₃でなる回
路をFET Q₄、抵抗R₄，R₅及びトランジスタQ₄、
抵抗分圧回路２０でなる回路で置き換えると共
に、抵抗R₂に代えてツエナーダイオードD₂をそ
のアノード側をトランジスタQ₂のベース側にし
て接続しかつQ₂のベース・エミツタ間に抵抗R₆
を接続したものである。このような構成によれ
ば、電源オフ時にコンデンサC₂の両端の電圧が
ほぼツエナーダイオードD₂のツエナー電圧まで
降下する間Q₂はオン状態に保持され、第３図の
回路と同様の動作を呈し、同様に目的を達するこ
とができる。

以上説明したように本考案によれば、容易に入
手できる部品を使用して大電流・高電圧の出力電
圧を出力する装置における放電回路を実現するこ
とができる。

また、本考案は直流電圧電流装置に限らず、急
速に出力電圧を落す必要のある他の電圧発生装置
等にも適用し得ることは明らかである。

【図面の簡単な説明】

第１図は従来の直流電圧電流発生装置の放電回
路の要部構成図、第２図は第１図装置の出力電圧
の変化を示す図、第３図は本考案に係る直流電圧
電流発生装置の放電回路の一実施例を示す要部構
成図、第４図は第３図回路の各部の動作波形図、
第５図は本考案の他の実施例を示す図である。 C₁，C₂……コンデンサ、R₁，R₂，R₃……抵
抗、Q₂，Q₃……トランジスタ、Ｓ……スイツチ、
Ａ……出力段増幅器。

Claims (1)

1. 【実用新案登録請求の範囲】 出力端に平滑用コンデンサを備えた直流電圧電
   流発生装置において、 エミツタがコモンラインに接続されベース入力
   信号に応じてコレクタ・エミツタ間がオン・オフ
   されるトランジスタと、このトランジスタのコレ
   クタと前記平滑用コンデンサの高圧側の間に接続
   された抵抗からなり、平滑用コンデンサの充電電
   荷を放電するための直列回路と、 装置電源がオンのときには回路電圧を選択し、
   装置電源がオフのときにはコモンラインの電位を
   選択するスイツチと、 ダイオードを介して取り込んだ前記スイツチの
   出力で充電される一端がコモンラインに接続され
   たコンデンサと、このコンデンサの電圧を出力す
   るための手段であつて前記スイツチからダイオー
   ドに回路電圧が入力されている場合にはオフ状態
   となりスイツチからコモンラインの電位がダイオ
   ードに入力されている場合にはオン状態となるよ
   うに構成された手段からなる電気エネルギーを蓄
   える手段と、 この電気エネルギーを蓄える手段の出力を前記
   直列回路のトランジスタのベースに導く手段 を具備し、 装置電源がオフになつたときは前記直列回路の
   トランジスタのコレクタ・エミツタ間がオン状態
   となつて前記平滑用コンデンサの充電電荷が放電
   するように構成したことを特徴とする直流電圧電
   流発生装置の放電回路。