JP3579677B2 - 同期整流型ｄｃ−ｄｃコンバータ - Google Patents
同期整流型ｄｃ−ｄｃコンバータ Download PDFInfo
- Publication number
- JP3579677B2 JP3579677B2 JP2002085215A JP2002085215A JP3579677B2 JP 3579677 B2 JP3579677 B2 JP 3579677B2 JP 2002085215 A JP2002085215 A JP 2002085215A JP 2002085215 A JP2002085215 A JP 2002085215A JP 3579677 B2 JP3579677 B2 JP 3579677B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- transistor
- converter
- turned
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器（携帯電話機、ＰＨＳ電話機、遊技機、携帯情報端末、パーソナルコンピュータ等）に利用可能なＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
以下、従来例について説明する。
【０００３】
§１：同期整流型ＤＣ−ＤＣコンバータの説明
図７は従来の同期整流型ＤＣ−ＤＣコンバータを示した図である。従来、同期整流型ＤＣ−ＤＣコンバータの１例として、図７に示したような回路構成のＤＣ−ＤＣコンバータが知られていた。
【０００４】
（１） ：回路構成の説明
図７において、Ｔ１はトランス、Ｎ１はトランスＴ１の１次巻線、Ｎ２はトランスＴ１の２次巻線、Ｎ３はトランスＴ１の補助巻線、Ｃ１は入力側に設けられた平滑用のコンデンサ、Ｍ１は主スイッチングトランジスタ（ＮチャンネルＭＯＳ−ＦＥＴ）、Ｌ１は平滑用のチョークコイル、Ｍ２、Ｍ３は同期整流用のＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）、Ｃ１１、Ｃ１２はトランジスタＭ２、Ｍ３のゲート・ソース間容量（以下、「コンデンサＣ１１」、「コンデンサＣ１２」と記す）、ｄ１１、ｄ１２は、トランジスタＭ２、Ｍ３の寄生ダイオード、或いは内蔵ダイオード（以下「ダイオードｄ１１」、「ダイオードｄ１２」と記す）、Ｃ２は出力側の平滑用コンデンサ、Ｒ３、Ｒ４は抵抗、Ｄ３は逆流防止用のダイオードである。
【０００５】
また、ＶＮ１はトランスＴ１の１次巻線Ｎ１に誘起する電圧、ＶＮ２はトランスＴ１の２次巻線Ｎ２に誘起する電圧、ＶＮ３は補助巻線Ｎ３に誘起する電圧を示す。なお、前記主スイッチングトランジスタＭ１のゲートには、図示しない制御回路が接続されており、この制御回路によりトランジスタＭ１がオン／オフ駆動（発振動作）されるように構成されている。
【０００６】
このＤＣ−ＤＣコンバータは、入力端子（電圧Ｖｉｎが印加する端子）とＧＮＤ間に平滑用のコンデンサＣ１を接続し、更に、前記入力端子にトランスＴ１を接続する。そして、トランスＴ１には、１次巻線Ｎ１と、２次巻線Ｎ２と、補助巻線Ｎ３を設けると共に、トランスＴ１の１次巻線Ｎ１には、主スイッチングトランジスタＭ１（主スイッチ）を直列接続する。
【０００７】
また、トランスＴ１の２次巻線には、チョークコイルＬ１、平滑用のコンデンサＣ２、同期整流用のトランジスタＭ２、Ｍ３、抵抗Ｒ３等を含む整流平滑回路が接続されている。更に、トランスＴ１の補助巻線Ｎ３には、ダイオードＤ３と抵抗Ｒ４の並列回路を接続し、補助巻線Ｎ３を、この並列回路を介してトランジスタＭ３のゲート・ソース間に接続する。
【０００８】
（２） ：動作の説明
以下、図７に示したＤＣ−ＤＣコンバータの動作を説明する。
【０００９】
入力端子に直流入力電圧＋Ｖｉｎを印加すると、この入力電圧＋Ｖｉｎにより、ＤＣ−ＤＣコンバータが動作を開始し、制御回路（図示省略）によりトランジスタＭ１がオン／オフ駆動される。このため、トランスＴ１の１次巻線Ｎ１には間欠的に励磁電流が流れ、トランスＴ１の巻線を励磁し、トランスＴ１の２次巻線Ｎ２、及び補助巻線Ｎ３に誘起電圧ＶＮ２、ＶＮ３が発生する。
【００１０】
このようにして、主スイッチングトランジスタＭ１は制御回路によりオン／オフ駆動され（発振動作）、トランスＴ１の巻線を励磁する。そして、主スイッチングトランジスタＭ１がオンになった時、トランスＴ１の１次巻線Ｎ１に励磁電流が流れ、主スイッチングトランジスタＭ１がオフになると、１次巻線Ｎ１に流れる電流が遮断される。以降、このような主スイッチングトランジスタＭ１のオン／オフ動作を繰り返す。
【００１１】
このため、トランスＴ１の２次側に接続された整流平滑回路では同期整流動作が行われ、その時の電流はチョークコイルＬ１で平滑化されコンデンサＣ２を充電する。詳細な動作は次の通りである。
【００１２】
主スイッチングトランジスタＭ１がオンとなり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方向の電圧ＶＮ２が発生すると、この電圧ＶＮ２により、Ｎ２→Ｒ３→Ｃ１１→ｄ１１→Ｎ２の経路で電流が流れ、コンデンサＣ１１が充電され、トランジスタＭ１のゲート電圧が上昇し、やがてトランジスタＭ２がオンとなる。
【００１３】
この時、トランスＴ１の補助巻線Ｎ３には、図示矢印と逆極性の電圧ＶＮ３が発生し、この電圧ＶＮ３により、Ｎ３→Ｒ４→Ｃ１２→Ｎ３の経路で電流が流れＣ１２を充電するので、トランジスタＭ３のゲート電圧は低下し、該トランジスタＭ３はオフとなる。
【００１４】
この場合、最初は、Ｎ２→Ｃ２→Ｌ１→ｄ１１→Ｎ２の経路で電流が流れるが、トランジスタＭ２が完全にオンになると、Ｎ２→Ｃ２→Ｌ１→Ｍ２→Ｎ２の経路で電流が流れ、コンデンサＣ２を充電する。次に、主スイッチングトランジスタＭ１がオフとなると、２次巻線Ｎ２及び補助巻線Ｎ３の誘起電圧の極性が逆（図示矢印の極性）になる。そのため、トランジスタＭ２のソースＳ側の電位が高くなり、Ｍ１がオンの期間にＣ１１に充電していた電荷が放電され、トランジスタＭ２がオフになる。
【００１５】
一方、補助巻線Ｎ３の誘起電圧の極性が図示矢印方向になると、ダイオードＤ３がオンになり、Ｎ３→Ｃ１２→Ｄ３→Ｎ３の経路で電流が流れ、コンデンサＣ１２を充電することにより、トランジスタＭ３のゲート電圧が上昇し、やがてトランジスタＭ３がオンになる。この場合、最初は、チョークコイルＬ１の電磁エネルギーにより、Ｌ１→ｄ１２→Ｃ２→Ｌ１の経路で電流が流れるが、トランジスタＭ３が完全にオンになると、Ｌ１→Ｍ３→Ｃ２→Ｌ１の経路で電流が流れ（転流動作）、コンデンサＣ２を充電する。以降、トランジスタＭ１のオン／オフ動作により、前記の動作を繰り返す。以上が、同期整流型ＤＣ−ＤＣコンバータの動作である。
【００１６】
§２：複数のＤＣ−ＤＣコンバータを並列接続した回路の説明
図８は、前記のようなＤＣ−ＤＣコンバータを、負荷に対して複数並列接続した従来の回路例を示す。図８において、（ａ）図は回路構成図、（ｂ）図は（ａ）図に示した回路の動作を示すタイムチャートである。
【００１７】
（１） ：回路構成の説明
この同期整流型ＤＣ−ＤＣコンバータは、同一構成のＤＣ−ＤＣコンバータ１ａ、１ｂ、１ｃを複数並列に接続した回路例である。ここに、各ＤＣ−ＤＣコンバータ１ａ、１ｂ、１ｃをＤＣ−ＤＣコンバータ１ａを例として説明する。
【００１８】
ＤＣ−ＤＣコンバータ１ａの入力側には、トランスＴ１が設けられている。トランスＴ１の１次側には、主スイッチングトランジスタＴｒ（バイポーラ型トランジスタ）が設けられ、１次側に発生するエネルギーを断続的に２次側に供給する。
【００１９】
この場合、トランスＴ１の２次巻線Ｎ２の一端には、配線を介してチョークコイルＬ１の一端が接続されている。このチョークコイルＬ１の他端は、ＤＣ−ＤＣコンバータ１ａの出力端子に接続されている。
【００２０】
また、２次巻線Ｎ２とチョークコイルＬ１を接続する配線には、抵抗Ｒｓの一端が接続されている。抵抗Ｒｓの他端には、整流スイッチとしてのＭＯＳ−ＦＥＴ（以下、単に「トランジスタ」と記す）Ｍ２のゲートに接続されている。トランジスタＭ２のソースは、配線を介してＤＣ−ＤＣコンバータ１ａの出力端子に接続されている。
【００２１】
トランジスタＭ２のドレインは、配線を介して２次巻線Ｎ２の他端に接続されている。そして、トランジスタＭ２には、そのソースとドレインとを接続し、ソースからドレインへ向かう方向を順方向とする寄生ダイオードｄ１１が等価的に内在している。
【００２２】
トランジスタＭ２のドレインと２次巻線Ｎ２の他端とを接続する配線には、信号線を介して抵抗Ｒｆの一端が接続されている。抵抗Ｒｆの他端は、フライホイールスイッチとしてのＭＯＳ−ＦＥＴ（以下「トランジスタ」と記す）Ｍ３のゲートに接続されている。トランジスタＭ３のソースは、配線を介してトランジスタＭ２のソースに接続されている。
【００２３】
トランジスタＭ３のドレインは、２次巻線Ｎ２とチョークコイルＬ１とを接続する配線に接続されている。このトランジスタＭ３には、そのソースとドレインとを接続し、ソースからドレインへ向かう方向を順方向とする寄生ダイオードｄ１２が等価的に内在している。そして、チョークコイルＬ１の後段には、平滑コンデンサＣ２が２次巻線Ｎ２に対して並列に接続されており、ＤＣ−ＤＣコンバータ１ａの出力端子は、負荷２に接続されている。
【００２４】
（２） ：動作の説明
図８の（ａ）図に示した同期整流型ＤＣ−ＤＣコンバータの動作を図８の（ｂ）図を参照しながら説明する。トランスＴ１の２次巻線Ｎ２には、図８の（ｂ）図に示したように、トランスＴ１の１次巻線Ｎ１への電圧の印加に応じて、電圧ＶＴとして正の電圧と負の電圧とが一定の大きさ及び周期で間欠的に発生する。
【００２５】
ここに、スイッチングトランジスタＴｒがオンとなって２次巻線Ｎ２に正の電圧ＶＴが生じると、トランジスタＭ２のゲート電圧が上昇してトランジスタＭ２がオンとなる。この時、チョークコイルＬ１には、エネルギーが蓄積されると共に、平滑コンデンサＣ２が充電されて平滑化された一定の出力電流が負荷２に供給される。
【００２６】
その後、スイッチングトランジスタＴｒがオフとなって電圧ＶＴが負となると、トランジスタＭ２のゲート電圧が低下してトランジスタＭ２がオフとなると共に、トランジスタＭ３のゲート電圧が上昇してトランジスタＭ３がオンとなる。また、電圧ＶＴが負となることによってチョークコイルＬ１に蓄積されたエネルギーが解放され、チョークコイルＬ１、負荷２、及びトランジスタＭ３からなる閉路を電流が流れる。
【００２７】
その後、トランスＴ１が磁気リセットされ、負の電圧ＶＴの発生が停止する（電圧ＶＴが０となる）と、トランジスタＭ３のゲート電圧が低下してトランジスタＭ３がオフとなると共に、寄生ダイオードｄ１２の抵抗値がトランジスタＭ３のソースドレイン間の抵抗値よりも小さくなる。
【００２８】
これによって、チョークコイルＬ１、負荷２、及び寄生ダイオードｄ１２からなる閉路を電流が流れる。この後、トランスＴ１が動作して再び正の電圧ＶＴが２次巻線Ｎ２に生じると、トランジスタＭ２がオンとなり、トランジスタＭ３の寄生ダイオードｄ１２がオフとなる。そして、前記の動作が繰り返し行われる。
【００２９】
このように、ＤＣ−ＤＣコンバータ１ａは、電圧ＶＴの正から負への変化に同期してトランジスタＭ２及びトランジスタＭ３をオン／オフさせることによって、一定の出力電流を負荷２に供給する。
【００３０】
【発明が解決しようとする課題】
ＤＣ−ＤＣコンバータの使用形態として、複数のＤＣ−ＤＣコンバータを負荷に対して並列に接続することにより、出力電力を増大させたり、バッテリと組み合わせて無停電電源を構成する場合がある。前記のような従来のＤＣ−ＤＣコンバータを例えば並列運転に用いる場合、次のような課題があった。
【００３１】
前記ＤＣ−ＤＣコンバータ１ａ、１ｂ、１ｃが並列に運転されることにより、負荷２に出力電流を供給する。これによって、ＤＣ−ＤＣコンバータ１ａ、１ｂ、１ｃの何れかが故障により停止した場合でも、適正な範囲の電流を負荷２に供給できるようになっている。
【００３２】
しかし、ＤＣ−ＤＣコンバータ１ａ、１ｂ、１ｃの何れかに故障が発生し、例えば、ＤＣ−ＤＣコンバータ１ａの発振が停止した場合には、正常に動作しているＤＣ−ＤＣコンバータ１ｂ及び１ｃからＤＣ−ＤＣコンバータ１ａのチョークコイルＬ１及び抵抗Ｒｓを通じてトランジスタＭ２のゲート電圧を上昇させると共に、２次巻線Ｎ２及び抵抗Ｒｆを通じてトランジスタＭ３のゲート電圧を上昇させる。
【００３３】
このため、トランジスタＭ２及びトランジスタＭ３がオンとなり、ＤＣ−ＤＣコンバータ１ａへＤＣ−ＤＣコンバータ１ｂ及び１ｃからの大量の電流が流れ込む。これによって、負荷２に供給される電流が足りなくなると共に、大量の電流によって、ＤＣ−ＤＣコンバータ１ａのトランジスタＭ２及びＭ３が破損してしまう恐れがあった。
【００３４】
上述の問題は、負荷に対して並列に接続されたＤＣ−ＤＣコンバータの起動時における発振開始時間のばらつきにより、一つのＤＣ−ＤＣコンバータの発振開始が遅れる場合や、ＤＣ−ＤＣコンバータの出力端にバッテリを接続し、無停電電源を構成した場合、ＤＣ−ＤＣコンバータが停止してバッテリからＤＣ−ＤＣコンバータの出力側から逆電流が回り込んだ際にも発生する。
【００３５】
本発明は、このような従来の課題を解決し、複数のＤＣ−ＤＣコンバータの並列運転を行った際或いは出力端にバッテリを接続して無停電電源を構成した際に、発振停止のような異常状態で、出力側から逆電流が回り込んでも同期整流用素子等が破損しないようにすることを目的とする。
【００３６】
【課題を解決するための手段】
本発明は前記の目的を達成するため、次のように構成した。
【００３７】
(1) ：１次巻線、２次巻線、及び補助巻線を有するトランスと、前記１次巻線に直列接続され、制御回路によりオン／オフ駆動される主スイッチと、前記２次巻線に直列接続された整流用の第２のスイッチと、前記２次巻線に並列接続され、前記補助巻線の電圧により駆動される転流用の第３のスイッチを備えた同期整流型ＤＣ−ＤＣコンバータを負荷に対して複数並列接続し、各ＤＣ−ＤＣコンバータから前記負荷に対し電力を供給する同期整流型ＤＣ−ＤＣコンバータにおいて、いずれかのＤＣ−ＤＣコンバータが発振動作を停止している状態で、他のＤＣ−ＤＣコンバータからの電流供給により、発振動作を停止しているＤＣ−ＤＣコンバータの前記第２のスイッチ及び第３のスイッチをオフにする異常時動作停止回路を備え、前記異常時動作停止回路は、バイポーラ型トランジスタと、そのバイアス回路を有し、前記第３のスイッチの制御電極をトランスの補助巻線の一端に接続し、その接続途中と一方の出力端子間に、複数の抵抗と逆流防止用ダイオードを直列接続して前記バイアス回路を構成し、前記発振動作を停止しているＤＣ−ＤＣコンバータに対し、他の正常なＤＣ−ＤＣコンバータからの電流供給により、前記バイポーラ型トランジスタをオンにして、該オンとなったトランジスタのエミッタ・コレクタ間電圧により第２のスイッチをオフにすると共に、ベース・エミッタ間電圧により、第３のスイッチをオフにする機能を備えていることを特徴とする。
【００３８】
(2) ：１次巻線、２次巻線、及び補助巻線を有するトランスと、前記１次巻線に直列接続され、制御回路によりオン／オフ駆動される主スイッチと、前記２次巻線に直列接続された整流用の第２のスイッチと、前記２次巻線に並列接続され、前記補助巻線の電圧により駆動される転流用の第３のスイッチを備えた同期整流型ＤＣ−ＤＣコンバータにおいて、該ＤＣ−ＤＣコンバータが、発振動作を停止している状態で、出力側からの逆電流により、前記第２のスイッチ及び第３のスイッチをオフにする異常時動作停止回路を備え、前記異常時動作停止回路は、バイポーラ型トランジスタと、そのバイアス回路を有し、前記第３のスイッチの制御電極をトランスの補助巻線の一端に接続し、その接続途中と一方の出力端子間に、複数の抵抗と逆流防止用ダイオードを直列接続して前記バイアス回路を構成し、前記出力側からの逆電流により、前記バイアス回路に電流を流すことで、前記バイポーラ型トランジスタをオンに駆動した際、該オンとなったトランジスタのエミッタ・コレクタ間電圧により第２のスイッチをオフにすると共に、ベース・エミッタ間電圧により、第３のスイッチをオフにする機能を備えていることを特徴とする。
【００３９】
(3) ：前記 (1) の同期整流型ＤＣ−ＤＣコンバータにおいて、前記第２のスイッチ及び第３のスイッチは、ＭＯＳ型電界効果トランジスタ（ＭＯＳ−ＦＥＴ）で構成し、前記バイポーラ型トランジスタのエミッタとコレクタを、それぞれ第２のスイッチのソースとゲートに接続し、前記バイポーラ型トランジスタのベースを、前記バイアス回路のダイオードと一部の抵抗を介して第３のスイッチのゲートに接続し、前記バイポーラ型トランジスタのエミッタを、第３のスイッチのソースに接続すると共に、前記第３のスイッチのゲートとソースを、それぞれ、補助巻線の両端に接続したことを特徴とする請求項１記載の同期整流型ＤＣ−ＤＣコンバータ。
【００４０】
(4) ：前記(3) の同期整流型ＤＣ−ＤＣコンバータにおいて、前記補助巻線の他端と、第３のスイッチのソース間に、抵抗と、ダイオードと、ＭＯＳ型電界効果トランジスタ（ＭＯＳ−ＦＥＴ）で構成された第４のスイッチの並列回路を接続し、
前記第４のスイッチは、前記主スイッチがオンになった時、２次巻線に発生する電圧でオンに駆動されるように、ゲートが２次巻線の一端側に接続されていることを特徴とする。
【００４１】
(5) ：前記(3) の同期整流型ＤＣ−ＤＣコンバータにおいて、前記第２のスイッチのソースと第３のスイッチのソース間に、１個又は複数個のインダクタンス素子を接続したことを特徴とする。
【００４２】
また、前記同期整流型ＤＣ−ＤＣコンバータにおいて、前記第２のスイッチのソースと第３のスイッチのソース間に、１個又は複数個のインダクタンス素子を接続したことを特徴とする。
【００４３】
また、前記同期整流型ＤＣ−ＤＣコンバータにおいて、前記異常時動作停止回路は、バイポーラ型トランジスタと、そのバイアス回路を有し、前記第３のスイッチの制御電極をトランスの補助巻線の一端に接続し、その接続途中と一方の出力端子間に、複数の抵抗と逆流防止用ダイオードを直列接続して前記バイアス回路を構成し、前記出力側からの逆電流により、前記バイアス回路に電流を流すことで、前記バイポーラ型トランジスタをオンに駆動した際、該オンとなったトランジスタのエミッタ・コレクタ間電圧により第２のスイッチをオフにすると共に、ベース・エミッタ間電圧により、第３のスイッチをオフにする機能を備えていることを特徴とする。
【００４４】
（作用）
前記構成に基づく本発明の作用を説明する。
【００４５】
図１において、例えば、ＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１）が正常動作している途中で故障が発生し、発振停止（例えば、ＤＣ−ＤＣ１が異常）になり、トランジスタＭ１がオン／オフ動作を停止したとする。この時、トランスＴ１の２次巻線Ｎ２及び補助巻線Ｎ３の誘起電圧ＶＮ２、ＶＮ３は全て消滅する。
【００４６】
この時、他の正常なＤＣ−ＤＣコンバータ（例えば、ＤＣ−ＤＣ２、又はＤＣ−ＤＣ３が正常とする）から出力端子Ｖｏｕｔを介して、故障中のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１）に電圧が印加し、電流が回り込む。
【００４７】
そして、故障中のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１）では、＋側の出力端子（＋Ｖｏｕｔ）→Ｒ１→Ｑ１のベース→Ｑ１のエミッタ→Ｌ１→−側の出力端子（−Ｖｏｕｔ）の経路で電流が流れ、異常時動作停止回路のトランジスタＱ１がオンになる。従って、トランジスタＱ１のコレクタ電位は低下し、トランジスタＭ２のゲートとソース間を略短絡状態にする。このためトランジスタＭ２はオフとなる。
【００４８】
また、この時、Ｒ１→Ｄ２→Ｒ２→Ｃ１２の経路で電流が流れるが、トランジスタＱ１がオンになり、Ｐ点の電位（Ｖａ）は、トランジスタＱ１のベース・エミッタ間電圧と略等しくなり、極めて低い電位となるので、トランジスタＭ３のゲート電圧も極めて低い電位に保持され、該トランジスタＭ３もオフとなる。
【００４９】
このように、ＤＣ−ＤＣコンバータが故障により発振停止になると、他の正常なＤＣ−ＤＣコンバータから電流が流れ込むが、故障中のＤＣ−ＤＣコンバータでは、異常時動作停止回路の動作により、同期整流用の２つのトランジスタＭ２、Ｍ３が共にオフとなり、電流を流さないので、他の正常なＤＣ−ＤＣコンバータから異常になったＤＣ−ＤＣコンバータに大電流が流れ込むことはない。従って、同期整流用のトランジスタ等が破損することが防止できる。
【００５０】
上述の作用は、ＤＣ−ＤＣコンバータＤＣ−ＤＣ２、ＤＣ−ＤＶ３の代わりにバッテリがＤＣ−ＤＣコンバータＤＣ−ＤＣ１に接続され、無停電電源を構成した場合も同様である。
【００５１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００５２】
§１：同期整流型ＤＣ−ＤＣコンバータの構成の説明
図１は同期整流型ＤＣ−ＤＣコンバータを示した図であり、図２は図１の回路の一部拡大図である。以下、図１、２に基づいて、同期整流型ＤＣ−ＤＣコンバータの構成を説明する。
【００５３】
この例は、複数（この例では３つ）の同期整流型ＤＣ−ＤＣコンバータ（以下、単に「ＤＣ−ＤＣコンバータ」とも記す）ＤＣ−ＤＣ１、ＤＣ−ＤＣ２、ＤＣ−ＤＣ３を負荷２に対して並列接続した例であり、図１では、ＤＣ−ＤＣ１のみ詳細な回路構成を図示してあるが、他のＤＣ−ＤＣコンバータも同じ回路構成のものを使用する。従って、以降の説明では、ＤＣ−ＤＣ１の回路構成について説明する。
【００５４】
図１、図２において、Ｔ１はトランス、Ｎ１はトランスＴ１の１次巻線、Ｎ２はトランスＴ１の２次巻線、Ｎ３はトランスＴ１の補助巻線（又は３次巻線）、Ｃ１は入力側の平滑用コンデンサ、Ｍ１は主スイッチを構成するＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）、Ｖｉｎは入力電圧、ＧＮＤは接地電位を示す。
【００５５】
また、Ｍ２、Ｍ３は同期整流用のＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）、Ｑ１はバイポーラ型トランジスタ（以下、単に「トランジスタ」と記す）、Ｃ１１はトランジスタＭ２のゲート・ソース間容量（以下、単に「コンデンサＣ１１」と記す）、Ｃ１２はトランジスタＭ３のゲート・ソース間容量（以下、単に「コンデンサＣ１２」と記す）、Ｄ２、Ｄ３は逆流防止用のダイオード、ｄ１１はトランジスタＭ２の内蔵ダイオード（又は寄生ダイオードであり、以下、単に「ダイオード」と記す）、ｄ１２はトランジスタＭ３の内蔵ダイオード（又は寄生ダイオードであり、以下、単に「ダイオード」と記す）、Ｒ１、Ｒ２、Ｒ３、Ｒ４は抵抗、Ｃ２は出力側のコンデンサ、Ｌ１はチョークコイルを示す。
【００５６】
また、ＶＮ１はトランスＴ１の１次巻線Ｎ１に誘起する電圧、ＶＮ２はトランスＴ１の２次巻線Ｎ２に誘起する電圧、ＶＮ３は補助巻線Ｎ３に誘起する電圧を示す。
【００５７】
このＤＣ−ＤＣコンバータでは、入力端子（電圧Ｖｉｎが印加する端子）とＧＮＤ間に平滑用のコンデンサＣ１を接続し、更に、前記入力端子にトランスＴ１を接続する。そして、前記トランスＴ１には、１次巻線Ｎ１と、２次巻線Ｎ２と、補助巻線Ｎ３を設けると共に、トランスＴ１の１次巻線Ｎ１には、主スイッチングトランジスタＭ１（主スイッチ）を直列接続する。
【００５８】
また、トランスＴ１の２次巻線には、チョークコイルＬ１、平滑用のコンデンサＣ２、トランジスタＭ２、Ｍ３、抵抗Ｒ１、Ｒ２、Ｒ３、ダイオードＤ２等を含む回路が接続されている。なお、抵抗Ｒ１、Ｒ２、逆流防止用のダイオードＤ２からなる直列回路は、トランジスタＱ１のバイアス回路を構成している。
【００５９】
更に、トランスＴ１の補助巻線Ｎ３には、逆流防止用のダイオードＤ３と抵抗Ｒ４の並列回路を接続している。そして、補助巻線Ｎ３の一端は、トランジスタＭ３のゲート及び前記バイアス回路の抵抗Ｒ２の一端に接続すると共に、補助巻線Ｎ３の他端は、前記並列回路を介してトランジスタＭ３のソースに接続している。
【００６０】
また、前記トランジスタＭ２のソースとトランジスタＭ３のソース間に、インダクタンス素子Ｌ２又はＬ３（何れか一方の素子）を接続するか、或いはインダクタンス素子Ｌ２及びＬ３（２つのインダンタンス素子）を接続する。この場合、前記２つのインダクタンス素子は、例えば、トランジスタＭ２のソースとトランジスタＱ１のエミッタ間にインダクタンス素子Ｌ２を接続し、トランジスタＱ１のエミッタとトランジスタＭ３のソース間にインダクタンス素子Ｌ３を接続する。
【００６１】
§２：正常動作時の説明
図３は図１、図２の回路の正常動作時の各部波形図であり、▲１▼図は１次巻線Ｎ１の誘起電圧ＶＮ１、２次巻線Ｎ２の誘起電圧ＶＮ２、補助巻線Ｎ３の誘起電圧ＶＮ３の各波形図（図１、２の図示矢印方向を基準としている）、▲２▼図はトランジスタＭ２のゲート・ソース間電圧（Ｍ２ Ｖｇｓ）、▲３▼図はトランジスタＭ３のゲート・ソース間電圧（Ｍ３ Ｖｇｓ）、▲４▼図はトランジスタＭ３のドレイン・ソース間電圧（Ｍ２ Ｖｄｓ）、▲５▼図はトランジスタＱ１のベース・エミッタ間電圧（Ｑ１ Ｖｂｅ＝Ｖａ）を示す。以下、図１、図２に示したＤＣ−ＤＣコンバータの動作を説明する。
【００６２】
入力端子に直流入力電圧＋Ｖｉｎを印加すると、この入力電圧＋Ｖｉｎにより、ＤＣ−ＤＣコンバータが動作を開始し、制御回路（図示省略）によりトランジスタＭ１がオン／オフ動作を繰り返す。このため、トランスＴ１の１次巻線Ｎ１には間欠的に電流が流れ、トランスＴ１の巻線を励磁し、トランスＴ１の２次巻線Ｎ２、及び補助巻線Ｎ３に誘起電圧が発生する。
【００６３】
このようにして、主スイッチングトランジスタＭ１は制御回路によりオン／オフ駆動され、それに伴い、主スイッチングトランジスタＭ１がオンになった時、トランスＴ１の１次巻線Ｎ１に励磁電流が流れ、主スイッチングトランジスタＭ１がオフになると、１次巻線Ｎ１に流れる電流が遮断される。以降、このような主スイッチングトランジスタＭ１のオン／オフ動作を繰り返す。
【００６４】
このため、トランスＴ１の２次側に接続された整流平滑回路では同期整流動作が行われ、その時の電流はチョークコイルＬ１で平滑化されコンデンサＣ２を充電する。詳細な動作は次の通りである。
【００６５】
主スイッチングトランジスタＭ１がオンとなり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方向の電圧ＶＮ２が誘起すると（図３の▲１▼図参照）、この電圧ＶＮ２により、Ｎ２→Ｒ３→Ｃ１１→ｄ１１→Ｎ２の経路で電流が流れ、コンデンサＣ１１が充電される。このため、トランジスタＭ２のゲート・ソース間電圧（Ｍ２ Ｖｇｓ）が大きくなり（図３の▲２▼図参照）、トランジスタＭ２がオンとなる。
【００６６】
この時、トランスＴ１の補助巻線Ｎ３には、図示矢印と逆極性の電圧ＶＮ３が発生し、この電圧ＶＮ３により、Ｎ３→Ｒ４→Ｃ１２→Ｎ３の経路で電流が流れＣ１２を充電するのでトランジスタＭ３のゲート・ソース間電圧（Ｍ３ Ｖｇｓ）は低下し、該トランジスタＭ３はオフとなる（図３の▲３▼図参照）。
【００６７】
この場合、先ず、Ｎ２→Ｃ２→Ｌ１→ｄ１１→Ｎ２の経路で電流が流れ、トランジスタＭ２が完全にオンすると、Ｎ２→Ｃ２→Ｌ１→Ｍ２→Ｎ２の経路で電流が流れ、コンデンサＣ２を充電する。この時、Ｎ２→Ｒ１→Ｄ２→Ｒ２→Ｎ３→Ｒ４→Ｍ２→Ｎ２の経路、及びＮ２→Ｒ１→Ｑ１のベース→Ｑ１のエミッタ→Ｍ２→Ｎ２の経路で電流が流れるが、トランジスタＱ１がオフになるように、Ｐ点の電位Ｖａを設定（Ｒ１、Ｒ２等の定数を設定）してあるので、トランジスタＱ１はオフである。
【００６８】
次に、主スイッチングトランジスタＭ１がオフとなると、２次巻線Ｎ２及び補助巻線Ｎ３の誘起電圧の極性が逆（図示矢印方向）になる。そのため、トランジスタＭ２のゲート側の電位が低くなり、Ｍ１がオンの期間にＣ１１に充電していた電荷が放電され、トランジスタＭ２がオフになる（図３の▲２▼図参照）。
【００６９】
一方、補助巻線Ｎ３の誘起電圧の極性が図示矢印方向になると、ダイオードＤ２はオフ、ダイオードＤ３がオンになり、Ｎ３→Ｃ１２→Ｄ３→Ｎ３の経路で電流が流れ、コンデンサＣ１２を充電することにより、トランジスタＭ３のゲート電圧が上昇し、トランジスタＭ３がオンになる（図３の▲３▼図参照）。
【００７０】
この時、先ず、チョークコイルＬ１の電磁エネルギーにより、Ｌ１→ｄ１２→Ｃ２→Ｌ１の経路で電流が流れ、その後、Ｍ３が完全にオンになると、Ｌ１→Ｍ３→Ｃ２→Ｌ１の経路で電流が流れ、コンデンサＣ２を充電する。また、トランジスタＭ３がオンになると、トランジスタＭ３のドレイン・ソース間電圧Ｖｄｓは略０となる（図３の▲４▼図参照）。そのため、Ｐ点の電位も極めて低く（略０Ｖ）なり、トランジスタＱ１のベース・エミッタ電圧が略０となって（図３の▲５▼図参照）、トランジスタＱ１はオフとなる。以降、トランジスタＭ１のオン／オフ動作により、前記の動作を繰り返す。
【００７１】
§３：異常動作時の説明
図４は、図１、図２の回路の異常時の各部波形図であり、前記複数のＤＣ−ＤＣコンバータを並列接続した回路（図１参照）において、何れかのＤＣ−ＤＣコンバータが、発振停止のような異常事態になった時の波形図である。
【００７２】
ＤＣ−ＤＣコンバータ（例えば、ＤＣ−ＤＣ１）が正常動作している途中で故障が発生し、発振停止（例えば、ＤＣ−ＤＣ１が異常）になり、トランジスタＭ１が動作を停止したとする。この時、トランスＴ１の２次巻線Ｎ２及び補助巻線Ｎ３の誘起電圧は全て消滅する（図４の▲１▼図参照）。
【００７３】
この時、他の正常なＤＣ−ＤＣコンバータ（例えば、ＤＣ−ＤＣ２、及びＤＣ−ＤＣ３が正常とする）から出力端子Ｖｏｕｔを介して、故障中のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１）に電流が供給される。
【００７４】
そして、故障中のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１）では、＋側の出力端子（＋Ｖｏｕｔ）→Ｒ１→Ｑ１のベース→Ｑ１のエミッタ→Ｌ１→−側の出力端子（−Ｖｏｕｔ）の経路で電流が流れ、Ｐ点の電位が上昇し、トランジスタＱ１がオン（図４の▲２▼図参照）になる。従って、トランジスタＱ１のコレクタ電位は低下し、トランジスタＭ２のゲートとソース間を略短絡状態にする。このためトランジスタＭ２はオフ（図４の▲３▼図参照）となる。
【００７５】
また、この時、Ｒ１→Ｄ２→Ｒ２→Ｃ１２の経路で電流が流れるが、トランジスタＱ１がオンになり、Ｐ点の電位（Ｖａ）は、トランジスタＱ１のベース・エミッタ間電圧（図４の▲４▼図参照）と略等しくなり、極めて低い電位となるので、トランジスタＭ３のゲート電圧も極めて低い電位に保持され、該トランジスタＭ３もオフ（図４の▲４▼図参照）となる。
【００７６】
このように、ＤＣ−ＤＣコンバータが故障により発振停止になると、他の正常なＤＣ−ＤＣコンバータから電流が流れ込むが、故障中のＤＣ−ＤＣコンバータでは、同期整流用の２つのトランジスタＭ２、Ｍ３が共にオフとなり、電流を流さないので、過大な電流による素子破壊等の異常事態を防止できる。
【００７７】
また、従来の同期整流回路では、トランジスタＭ２とＭ３を交互にオン／オフし整流するものであるが、動作遅延等によってトランジスタＭ３がオフする前に、主スイッチングトランジスタＭ１がオンする状態になると、オン状態のトランジスタＭ３とトランジスタＭ２の内蔵ダイオードｄ１１によりトランスＴ１の２次巻線Ｎ２は短絡された状態となり、トランジスタＭ３に大きな電流が流れると共に、トランジスタＭ２にも大きな電流が流れ、過大電流により損失増加やノイズが大きくなることがある。
【００７８】
しかし、図１、図２に示した回路では、前記のように、トランジスタＭ２のソースとトランジスタＭ３のソース間に、インダクタンス素子Ｌ２又はＬ３（何れか一方の素子）を接続するか、或いはインダクタンス素子Ｌ２及びＬ３（２つのインダンタンス素子）を接続している。
【００７９】
このため、前記のようにトランジスタＭ３がオフする前に、主スイッチングトランジスタＭ１がオンする状態になると、オン状態のトランジスタＭ３とトランジスタＭ２のダイオードｄ１１によりトランスＴ１の２次巻線Ｎ２は短絡された状態となり、トランジスタＭ２、Ｍ３に大きな電流が流れようとするが、この時、前記電流の流れ始めはインダクタンス素子（Ｌ２、Ｌ３）のインピーダンス値が極めて大きいため、該インダクタンス素子（Ｌ２、Ｌ３）により前記電流は制限され大きな電流は流れない。従って、従来のように過大電流により損失増加やノイズが大きくなることを防止できる。
【００８０】
なお、図１、２に示したＤＣ−ＤＣコンバータは、複数のＤＣ−ＤＣコンバータを並列接続した場合の例であるが、本発明はこのような例に限らず、１つのＤＣ−ＤＣコンバータの出力端にバッテリを接続し無停電電源を構成した場合でも出力側からの逆電流の回り込みによる問題を防止できる。
【００８１】
また、本発明のＤＣ−ＤＣコンバータは、単体でも使用可能である。すなわち、多数のＤＣ−ＤＣコンバータを並列接続した場合には、前記のような機能を備えているが、これを１つのＤＣ−ＤＣコンバータだけで使用することも可能である。
【００８２】
この場合、前記トランジスタＱ１は、トランジスタＭ２、Ｍ３のオン／オフ動作に対し、何ら悪影響を与えないので、前記のように、単体のＤＣ−ＤＣコンバータで使用しても正常動作が可能である。
【００８３】
このように、ＤＣ−ＤＣコンバータを複数並列接続して使用する場合と、単体のＤＣ−ＤＣコンバータとして使用する場合を、同じＤＣ−ＤＣコンバータで実現できるようにしたので、用途が増えると共に、製品の付加価値を向上することができる。
【００８４】
§４：ＤＣ−ＤＣコンバータの他の例の説明
図５は、同期整流型ＤＣ−ＤＣコンバータの他の例を示す。なお、図５に示すＤＣ−ＤＣコンバータは、図１に示した各ＤＣ−ＤＣコンバータの他の例であり、前記のように、複数のＤＣ−ＤＣコンバータを並列運転する場合に用いることができる。
【００８５】
図５において、Ｄ１、Ｄ２、Ｄ３は逆流防止用のダイオード、Ｄ４はＰ点の電位が負の大きな電圧になろうとしたとき、その電圧をクランプするための保護用のダイオード、Ｄ５は保護用のダイオードである。また、Ｍ４はＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）、Ｚ０、Ｚ１、Ｚ２はそれぞれインピーダンス素子である。
【００８６】
また、Ｔ１、Ｎ１、Ｎ２、Ｎ３、Ｍ１、Ｍ２、Ｍ３、Ｃ１、Ｃ２、Ｃ１１、Ｃ１２、Ｒ１、Ｒ２、Ｒ４、Ｄ２、Ｄ３、Ｑ１、ｄ１１、ｄ１２及び記号等は、それぞれ、図１、図２のＤＣ−ＤＣコンバータと同じなので説明は省略する。
【００８７】
以下、図５に示したＤＣ−ＤＣコンバータの動作を説明する。入力端子に直流入力電圧＋Ｖｉｎを印加すると、この入力電圧＋Ｖｉｎにより、ＤＣ−ＤＣコンバータが動作を開始し、制御回路（図示省略）によりトランジスタＭ１がオン／オフ動作を繰り返す（発振動作）。このため、トランスＴ１の１次巻線Ｎ１には間欠的に電流が流れ、トランスＴ１の巻線を励磁し、トランスＴ１の２次巻線Ｎ２、及び補助巻線Ｎ３に誘起電圧が発生する。
【００８８】
このようにして、主スイッチングトランジスタＭ１は制御回路によりオン／オフ駆動され、それに伴い、主スイッチングトランジスタＭ１がオンになった時、トランスＴ１の１次巻線Ｎ１に励磁電流が流れ、主スイッチングトランジスタＭ１がオフになると、１次巻線Ｎ１に流れる電流が遮断される。以降、このような主スイッチングトランジスタＭ１のオン／オフ動作を繰り返す。
【００８９】
このため、トランスＴ１の２次側に接続された整流平滑回路では同期整流動作が行われ、その時の電流はチョークコイルＬ１で平滑化されコンデンサＣ２を充電する。詳細な動作は次の通りである。
【００９０】
主スイッチングトランジスタＭ１がオンとなり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方向の電圧ＶＮ２が誘起すると、この電圧ＶＮ２により、Ｎ２→Ｚ０→Ｃ１１→ｄ１１→Ｎ２の経路で電流が流れ、コンデンサＣ１１が充電される。このため、トランジスタＭ２のゲート電圧が上昇し、トランジスタＭ２がオンとなる。
【００９１】
この時、トランスＴ１の補助巻線Ｎ３には、図示矢印と逆極性の電圧ＶＮ３が発生するので、この電圧ＶＮ３により、最初は、Ｎ３→Ｒ４→Ｃ１２→Ｚ２→Ｚ１→Ｎ３の経路で電流が流れＣ１２を充電する。また、同時に、１次巻線Ｎ２の電圧ＶＮ２が、インピーダンス素子Ｚ０を介してトランジスタＭ４のゲートに印加するので、トランジスタＭ４はオンとなる。そのため、Ｎ３→Ｍ４→Ｃ１２→Ｚ２→Ｚ１→Ｎ３の経路で電流が流れ、Ｃ１２を充電するのでトランジスタＭ３をオフにする。
【００９２】
この場合、前記トランジスタＭ４は、主スイッチＭ１がオンになり、２次巻線Ｎ２に電圧が誘起すると直ぐにオンとなり、このトランジスタＭ４を介してトランジスタＭ３をオフにするための電流が流れるので、Ｍ２、Ｍ３のオン／オフの切り替えが素早くできる。
【００９３】
このようにして、トランジスタＭ２がオンすることにより、Ｎ２→Ｃ２→Ｌ１→Ｍ２→Ｎ２の経路で電流が流れ、コンデンサＣ２を充電する。この場合、先ず、Ｎ２→Ｃ２→Ｌ１→ｄ１１→Ｎ２の経路で電流が流れ、トランジスタＭ２が完全にオンすると、Ｎ２→Ｃ２→Ｌ１→Ｍ２→Ｎ２の経路で電流が流れ、コンデンサＣ２を充電する。
【００９４】
この時、Ｎ２→Ｒ１→Ｄ２→Ｒ２→Ｚ１→Ｎ３→Ｍ４→Ｍ２→Ｎ２の経路、及びＮ２→Ｒ１→Ｑ１のベース→Ｑ１のエミッタ→Ｍ２→Ｎ２の経路で電流が流れるが、トランジスタＱ１がオフになるように、Ｐ点の電位Ｖａを設定（Ｒ１、Ｒ２、Ｒ４等の定数を設定）してあるので、トランジスタＱ１はオフである。
【００９５】
次に、主スイッチングトランジスタＭ１がオフになると、２次巻線Ｎ２及び補助巻線Ｎ３の誘起電圧の極性が逆（図示矢印の方向）になる。そのため、トランジスタＭ２のゲート側の電位が低くなり、Ｍ１がオンの期間にＣ１１に充電していた電荷が放電され、トランジスタＭ２がオフになる。
【００９６】
一方、補助巻線Ｎ３の誘起電圧の極性が図示矢印方向になると、ダイオードＤ２はオフ、トランジスタＭ４はオフ、ダイオードＤ３がオンになり、Ｎ３→Ｚ１→Ｚ２→Ｃ１２→Ｄ３→Ｎ３の経路で電流が流れ、コンデンサＣ１２を充電することにより、トランジスタＭ３のゲート電圧が上昇し、トランジスタＭ３がオンになる。
【００９７】
この時、チョークコイルＬ１の電磁エネルギーにより、最初は、Ｌ１→ｄ１２→Ｃ２→Ｌ１の経路で電流が流れ、その後、トランジスタＭ３が完全にオンになると、Ｌ１→Ｍ３→Ｃ２→Ｌ１の経路で電流が流れ、コンデンサＣ２を充電する。また、トランジスタＭ３がオンになるので、トランジスタＭ３のドレイン・ソース間電圧Ｖｄｓは略０となる。
【００９８】
そのため、Ｐ点の電位も極めて低く（略０Ｖ）なり、トランジスタＱ１のベース・エミッタ電圧が略０となって、トランジスタＱ１はオフのままである。以降、トランジスタＭ１のオン／オフ動作により、前記の動作を繰り返す。
【００９９】
前記ＤＣ−ＤＣコンバータを負荷に対して複数並列接続して正常運転している時、何れかのＤＣ−ＤＣコンバータ（例えば、図５のＤＣ−ＤＣコンバータ）が故障して発振停止になり、トランジスタＭ１が動作を停止したとする。この時、トランスＴ１の２次巻線Ｎ２及び３次巻線Ｎ３の誘起電圧は全て消滅する。
【０１００】
そして、他の正常なＤＣ−ＤＣコンバータから出力端子を介して、故障中のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１）に電流が供給される。この時、故障中のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１）では、＋側の出力端子（＋Ｖｏｕｔ）→Ｒ１→Ｑ１のベース→Ｑ１のエミッタ→Ｌ１→−側の出力端子（−Ｖｏｕｔ）の経路で電流が流れ、トランジスタＱ１がオンになる。従って、トランジスタＱ１のコレクタ電位は低下し、トランジスタＭ２のゲートとソース間を略短絡状態にする。このためトランジスタＭ２はオフとなる。
【０１０１】
また、この時、Ｒ１→Ｄ２→Ｒ２→Ｚ２→Ｃ１２の経路で電流が流れるが、トランジスタＱ１がオンになり、Ｐ点の電位（Ｖａ）は、トランジスタＱ１のベース・エミッタ間電圧と略等しくなり、極めて低い電位となるので、トランジスタＭ３のゲート電圧も極めて低い電位に保持され、該トランジスタＭ３もオフとなる。
【０１０２】
このように、ＤＣ−ＤＣコンバータが故障により発振停止になると、他の正常なＤＣ−ＤＣコンバータから電流が流れ込むが、故障中のＤＣ−ＤＣコンバータでは、同期整流用の２つのトランジスタＭ２、Ｍ３が共にオフとなり、電流を流さないので、過大な電流により素子破壊等の異常事態になることを防止できる。
【０１０３】
§５：図６に示したＤＣ−ＤＣコンバータのインピーダンス素子の例
図６は、図５の回路におけるインピーダンス素子の例である。図５に示したＤＣ−ＤＣコンバータのインピーダンス素子Ｚ０、Ｚ１、Ｚ２は、それぞれ図６のように変形しても実施可能である。
【０１０４】
前記インピーダンス素子Ｚ０は、抵抗のみ、コンデンサのみ、抵抗とコンデンサの直列回路、抵抗とコンデンサの並列回路、抵抗とコンデンサの直列回路を構成する前記抵抗に対し、コンデンサ側がアノードとなるような向きにダイオードを並列接続した回路、抵抗とコンデンサの直列回路を構成する前記抵抗に対し、コンデンサ側がカソードとなる向きにダイオードを並列接続した回路等が使用可能である。
【０１０５】
前記インピーダンスＺ１は、抵抗のみ、コンデンサのみ、抵抗とコンデンサの直列回路、抵抗とコンデンサの並列回路、抵抗とコンデンサの直列回路を構成する前記抵抗に対し、コンデンサ側がアノードとなるような向きにダイオードを並列接続した回路、抵抗とコンデンサの直列回路を構成する前記抵抗に対し、コンデンサ側がカソードとなる向きにダイオードを並列接続した回路、何も素子を用いずにＺ１の両端を短絡等が使用可能である。
【０１０６】
前記インピーダンスＺ２は、抵抗のみ、コンデンサのみ、抵抗とコンデンサの直列回路、抵抗とコンデンサの並列回路、抵抗とコンデンサの直列回路を構成する前記抵抗に対し、コンデンサ側がアノードとなるような向きにダイオードを並列接続した回路、抵抗とコンデンサの直列回路を構成する前記抵抗に対し、コンデンサ側がカソードとなる向きにダイオードを並列接続した回路、何も素子を用いずにＺ１の両端を短絡等が使用可能である。
【０１０７】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
【０１０８】
本発明によれば、負荷に対し、複数の同期整流型ＤＣ−ＤＣコンバータを並列接続した状態で運転した場合、何れかのＤＣ−ＤＣコンバータが故障等により発振停止になると、他の正常なＤＣ−ＤＣコンバータから電流が流れ込むが、故障中のＤＣ−ＤＣコンバータでは、異常時動作停止回路の動作により、同期整流用の２つのトランジスタが共にオフとなり、電流を流さないので、他の正常なＤＣ−ＤＣコンバータから異常になったＤＣ−ＤＣコンバータに大電流が流れ込むことはない。従って、同期整流用のトランジスタ等の破損を確実に防止できる。この効果は、ＤＣ−ＤＣコンバータの出力端にバッテリを接続し、無停電電源を構成した場合にも同様に得ることができる。
【０１０９】
また、本発明のＤＣ−ＤＣコンバータは、複数並列接続して使用する場合と、単体のＤＣ−ＤＣコンバータとして使用する場合を、同じＤＣ−ＤＣコンバータで実現できるようにしたので、用途が増えると共に、製品の付加価値を向上することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における同期整流型ＤＣ−ＤＣコンバータを示す図である。
【図２】本発明の実施の形態における図１の回路の一部拡大図である。
【図３】本発明の実施の形態における図１、図２の回路の正常動作時の各部波形図である。
【図４】本発明の実施の形態における図１、図２の回路の異常時の各部波形図である。
【図５】本発明の実施の形態における同期整流型ＤＣ−ＤＣコンバータの他の例である。
【図６】本発明の実施の形態における図５の回路におけるインピーダンス素子の例である。
【図７】従来の同期整流型ＤＣ−ＤＣコンバータを示す図である。
【図８】複数のＤＣ−ＤＣコンバータを並列接続した従来の回路例であり、（ａ）図は回路構成図、（ｂ）図は（ａ）図に示した回路の動作を示すタイムチャートである。
【符号の説明】
２ 負荷
１ａ、１ｂ、１ｃ、ＤＣ−ＤＣ１、ＤＣ−ＤＣ２、ＤＣ−ＤＣ３ 同期整流型ＤＣ−ＤＣコンバータ
Ｔ１ トランス
Ｔｒ スイッチングトランジスタ
Ｌ１ チョークコイル
Ｒｓ、Ｒｆ 抵抗
Ｍ１、Ｍ２、Ｍ２、Ｍ４ ＮチャンネルのＭＯＳ−ＦＥＴ（電界効果型トランジスタ）
ｄ１１、ｄ１２ 内蔵ダイオード（又は寄生ダイオード）
Ｃ１、Ｃ２ 平滑用コンデンサ
ＶＴ 電圧
Ｎ１ １次巻線
Ｎ２ ２次巻線
Ｎ３ 補助巻線
ＶＮ１ １次巻線Ｎ１の誘起電圧
ＶＮ２ ２次巻線Ｎ２の誘起電圧
ＶＮ３ 補助巻線Ｎ３の誘起電圧
Ｑ１ バイポーラ型トランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５ ダイオード
Ｖａ Ｐ点の電圧（又は電位）
Ｖｇｓ ゲート・ソース間電圧
Ｖｄｓ ドレイン・ソース間電圧
Ｖｂｅ ベース・エミッタ間電圧
Ｌ２、Ｌ３ インダクタンス素子
【発明の属する技術分野】
本発明は、各種電子機器（携帯電話機、ＰＨＳ電話機、遊技機、携帯情報端末、パーソナルコンピュータ等）に利用可能なＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
以下、従来例について説明する。
【０００３】
§１：同期整流型ＤＣ−ＤＣコンバータの説明
図７は従来の同期整流型ＤＣ−ＤＣコンバータを示した図である。従来、同期整流型ＤＣ−ＤＣコンバータの１例として、図７に示したような回路構成のＤＣ−ＤＣコンバータが知られていた。
【０００４】
（１） ：回路構成の説明
図７において、Ｔ１はトランス、Ｎ１はトランスＴ１の１次巻線、Ｎ２はトランスＴ１の２次巻線、Ｎ３はトランスＴ１の補助巻線、Ｃ１は入力側に設けられた平滑用のコンデンサ、Ｍ１は主スイッチングトランジスタ（ＮチャンネルＭＯＳ−ＦＥＴ）、Ｌ１は平滑用のチョークコイル、Ｍ２、Ｍ３は同期整流用のＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）、Ｃ１１、Ｃ１２はトランジスタＭ２、Ｍ３のゲート・ソース間容量（以下、「コンデンサＣ１１」、「コンデンサＣ１２」と記す）、ｄ１１、ｄ１２は、トランジスタＭ２、Ｍ３の寄生ダイオード、或いは内蔵ダイオード（以下「ダイオードｄ１１」、「ダイオードｄ１２」と記す）、Ｃ２は出力側の平滑用コンデンサ、Ｒ３、Ｒ４は抵抗、Ｄ３は逆流防止用のダイオードである。
【０００５】
また、ＶＮ１はトランスＴ１の１次巻線Ｎ１に誘起する電圧、ＶＮ２はトランスＴ１の２次巻線Ｎ２に誘起する電圧、ＶＮ３は補助巻線Ｎ３に誘起する電圧を示す。なお、前記主スイッチングトランジスタＭ１のゲートには、図示しない制御回路が接続されており、この制御回路によりトランジスタＭ１がオン／オフ駆動（発振動作）されるように構成されている。
【０００６】
このＤＣ−ＤＣコンバータは、入力端子（電圧Ｖｉｎが印加する端子）とＧＮＤ間に平滑用のコンデンサＣ１を接続し、更に、前記入力端子にトランスＴ１を接続する。そして、トランスＴ１には、１次巻線Ｎ１と、２次巻線Ｎ２と、補助巻線Ｎ３を設けると共に、トランスＴ１の１次巻線Ｎ１には、主スイッチングトランジスタＭ１（主スイッチ）を直列接続する。
【０００７】
また、トランスＴ１の２次巻線には、チョークコイルＬ１、平滑用のコンデンサＣ２、同期整流用のトランジスタＭ２、Ｍ３、抵抗Ｒ３等を含む整流平滑回路が接続されている。更に、トランスＴ１の補助巻線Ｎ３には、ダイオードＤ３と抵抗Ｒ４の並列回路を接続し、補助巻線Ｎ３を、この並列回路を介してトランジスタＭ３のゲート・ソース間に接続する。
【０００８】
（２） ：動作の説明
以下、図７に示したＤＣ−ＤＣコンバータの動作を説明する。
【０００９】
入力端子に直流入力電圧＋Ｖｉｎを印加すると、この入力電圧＋Ｖｉｎにより、ＤＣ−ＤＣコンバータが動作を開始し、制御回路（図示省略）によりトランジスタＭ１がオン／オフ駆動される。このため、トランスＴ１の１次巻線Ｎ１には間欠的に励磁電流が流れ、トランスＴ１の巻線を励磁し、トランスＴ１の２次巻線Ｎ２、及び補助巻線Ｎ３に誘起電圧ＶＮ２、ＶＮ３が発生する。
【００１０】
このようにして、主スイッチングトランジスタＭ１は制御回路によりオン／オフ駆動され（発振動作）、トランスＴ１の巻線を励磁する。そして、主スイッチングトランジスタＭ１がオンになった時、トランスＴ１の１次巻線Ｎ１に励磁電流が流れ、主スイッチングトランジスタＭ１がオフになると、１次巻線Ｎ１に流れる電流が遮断される。以降、このような主スイッチングトランジスタＭ１のオン／オフ動作を繰り返す。
【００１１】
このため、トランスＴ１の２次側に接続された整流平滑回路では同期整流動作が行われ、その時の電流はチョークコイルＬ１で平滑化されコンデンサＣ２を充電する。詳細な動作は次の通りである。
【００１２】
主スイッチングトランジスタＭ１がオンとなり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方向の電圧ＶＮ２が発生すると、この電圧ＶＮ２により、Ｎ２→Ｒ３→Ｃ１１→ｄ１１→Ｎ２の経路で電流が流れ、コンデンサＣ１１が充電され、トランジスタＭ１のゲート電圧が上昇し、やがてトランジスタＭ２がオンとなる。
【００１３】
この時、トランスＴ１の補助巻線Ｎ３には、図示矢印と逆極性の電圧ＶＮ３が発生し、この電圧ＶＮ３により、Ｎ３→Ｒ４→Ｃ１２→Ｎ３の経路で電流が流れＣ１２を充電するので、トランジスタＭ３のゲート電圧は低下し、該トランジスタＭ３はオフとなる。
【００１４】
この場合、最初は、Ｎ２→Ｃ２→Ｌ１→ｄ１１→Ｎ２の経路で電流が流れるが、トランジスタＭ２が完全にオンになると、Ｎ２→Ｃ２→Ｌ１→Ｍ２→Ｎ２の経路で電流が流れ、コンデンサＣ２を充電する。次に、主スイッチングトランジスタＭ１がオフとなると、２次巻線Ｎ２及び補助巻線Ｎ３の誘起電圧の極性が逆（図示矢印の極性）になる。そのため、トランジスタＭ２のソースＳ側の電位が高くなり、Ｍ１がオンの期間にＣ１１に充電していた電荷が放電され、トランジスタＭ２がオフになる。
【００１５】
一方、補助巻線Ｎ３の誘起電圧の極性が図示矢印方向になると、ダイオードＤ３がオンになり、Ｎ３→Ｃ１２→Ｄ３→Ｎ３の経路で電流が流れ、コンデンサＣ１２を充電することにより、トランジスタＭ３のゲート電圧が上昇し、やがてトランジスタＭ３がオンになる。この場合、最初は、チョークコイルＬ１の電磁エネルギーにより、Ｌ１→ｄ１２→Ｃ２→Ｌ１の経路で電流が流れるが、トランジスタＭ３が完全にオンになると、Ｌ１→Ｍ３→Ｃ２→Ｌ１の経路で電流が流れ（転流動作）、コンデンサＣ２を充電する。以降、トランジスタＭ１のオン／オフ動作により、前記の動作を繰り返す。以上が、同期整流型ＤＣ−ＤＣコンバータの動作である。
【００１６】
§２：複数のＤＣ−ＤＣコンバータを並列接続した回路の説明
図８は、前記のようなＤＣ−ＤＣコンバータを、負荷に対して複数並列接続した従来の回路例を示す。図８において、（ａ）図は回路構成図、（ｂ）図は（ａ）図に示した回路の動作を示すタイムチャートである。
【００１７】
（１） ：回路構成の説明
この同期整流型ＤＣ−ＤＣコンバータは、同一構成のＤＣ−ＤＣコンバータ１ａ、１ｂ、１ｃを複数並列に接続した回路例である。ここに、各ＤＣ−ＤＣコンバータ１ａ、１ｂ、１ｃをＤＣ−ＤＣコンバータ１ａを例として説明する。
【００１８】
ＤＣ−ＤＣコンバータ１ａの入力側には、トランスＴ１が設けられている。トランスＴ１の１次側には、主スイッチングトランジスタＴｒ（バイポーラ型トランジスタ）が設けられ、１次側に発生するエネルギーを断続的に２次側に供給する。
【００１９】
この場合、トランスＴ１の２次巻線Ｎ２の一端には、配線を介してチョークコイルＬ１の一端が接続されている。このチョークコイルＬ１の他端は、ＤＣ−ＤＣコンバータ１ａの出力端子に接続されている。
【００２０】
また、２次巻線Ｎ２とチョークコイルＬ１を接続する配線には、抵抗Ｒｓの一端が接続されている。抵抗Ｒｓの他端には、整流スイッチとしてのＭＯＳ−ＦＥＴ（以下、単に「トランジスタ」と記す）Ｍ２のゲートに接続されている。トランジスタＭ２のソースは、配線を介してＤＣ−ＤＣコンバータ１ａの出力端子に接続されている。
【００２１】
トランジスタＭ２のドレインは、配線を介して２次巻線Ｎ２の他端に接続されている。そして、トランジスタＭ２には、そのソースとドレインとを接続し、ソースからドレインへ向かう方向を順方向とする寄生ダイオードｄ１１が等価的に内在している。
【００２２】
トランジスタＭ２のドレインと２次巻線Ｎ２の他端とを接続する配線には、信号線を介して抵抗Ｒｆの一端が接続されている。抵抗Ｒｆの他端は、フライホイールスイッチとしてのＭＯＳ−ＦＥＴ（以下「トランジスタ」と記す）Ｍ３のゲートに接続されている。トランジスタＭ３のソースは、配線を介してトランジスタＭ２のソースに接続されている。
【００２３】
トランジスタＭ３のドレインは、２次巻線Ｎ２とチョークコイルＬ１とを接続する配線に接続されている。このトランジスタＭ３には、そのソースとドレインとを接続し、ソースからドレインへ向かう方向を順方向とする寄生ダイオードｄ１２が等価的に内在している。そして、チョークコイルＬ１の後段には、平滑コンデンサＣ２が２次巻線Ｎ２に対して並列に接続されており、ＤＣ−ＤＣコンバータ１ａの出力端子は、負荷２に接続されている。
【００２４】
（２） ：動作の説明
図８の（ａ）図に示した同期整流型ＤＣ−ＤＣコンバータの動作を図８の（ｂ）図を参照しながら説明する。トランスＴ１の２次巻線Ｎ２には、図８の（ｂ）図に示したように、トランスＴ１の１次巻線Ｎ１への電圧の印加に応じて、電圧ＶＴとして正の電圧と負の電圧とが一定の大きさ及び周期で間欠的に発生する。
【００２５】
ここに、スイッチングトランジスタＴｒがオンとなって２次巻線Ｎ２に正の電圧ＶＴが生じると、トランジスタＭ２のゲート電圧が上昇してトランジスタＭ２がオンとなる。この時、チョークコイルＬ１には、エネルギーが蓄積されると共に、平滑コンデンサＣ２が充電されて平滑化された一定の出力電流が負荷２に供給される。
【００２６】
その後、スイッチングトランジスタＴｒがオフとなって電圧ＶＴが負となると、トランジスタＭ２のゲート電圧が低下してトランジスタＭ２がオフとなると共に、トランジスタＭ３のゲート電圧が上昇してトランジスタＭ３がオンとなる。また、電圧ＶＴが負となることによってチョークコイルＬ１に蓄積されたエネルギーが解放され、チョークコイルＬ１、負荷２、及びトランジスタＭ３からなる閉路を電流が流れる。
【００２７】
その後、トランスＴ１が磁気リセットされ、負の電圧ＶＴの発生が停止する（電圧ＶＴが０となる）と、トランジスタＭ３のゲート電圧が低下してトランジスタＭ３がオフとなると共に、寄生ダイオードｄ１２の抵抗値がトランジスタＭ３のソースドレイン間の抵抗値よりも小さくなる。
【００２８】
これによって、チョークコイルＬ１、負荷２、及び寄生ダイオードｄ１２からなる閉路を電流が流れる。この後、トランスＴ１が動作して再び正の電圧ＶＴが２次巻線Ｎ２に生じると、トランジスタＭ２がオンとなり、トランジスタＭ３の寄生ダイオードｄ１２がオフとなる。そして、前記の動作が繰り返し行われる。
【００２９】
このように、ＤＣ−ＤＣコンバータ１ａは、電圧ＶＴの正から負への変化に同期してトランジスタＭ２及びトランジスタＭ３をオン／オフさせることによって、一定の出力電流を負荷２に供給する。
【００３０】
【発明が解決しようとする課題】
ＤＣ−ＤＣコンバータの使用形態として、複数のＤＣ−ＤＣコンバータを負荷に対して並列に接続することにより、出力電力を増大させたり、バッテリと組み合わせて無停電電源を構成する場合がある。前記のような従来のＤＣ−ＤＣコンバータを例えば並列運転に用いる場合、次のような課題があった。
【００３１】
前記ＤＣ−ＤＣコンバータ１ａ、１ｂ、１ｃが並列に運転されることにより、負荷２に出力電流を供給する。これによって、ＤＣ−ＤＣコンバータ１ａ、１ｂ、１ｃの何れかが故障により停止した場合でも、適正な範囲の電流を負荷２に供給できるようになっている。
【００３２】
しかし、ＤＣ−ＤＣコンバータ１ａ、１ｂ、１ｃの何れかに故障が発生し、例えば、ＤＣ−ＤＣコンバータ１ａの発振が停止した場合には、正常に動作しているＤＣ−ＤＣコンバータ１ｂ及び１ｃからＤＣ−ＤＣコンバータ１ａのチョークコイルＬ１及び抵抗Ｒｓを通じてトランジスタＭ２のゲート電圧を上昇させると共に、２次巻線Ｎ２及び抵抗Ｒｆを通じてトランジスタＭ３のゲート電圧を上昇させる。
【００３３】
このため、トランジスタＭ２及びトランジスタＭ３がオンとなり、ＤＣ−ＤＣコンバータ１ａへＤＣ−ＤＣコンバータ１ｂ及び１ｃからの大量の電流が流れ込む。これによって、負荷２に供給される電流が足りなくなると共に、大量の電流によって、ＤＣ−ＤＣコンバータ１ａのトランジスタＭ２及びＭ３が破損してしまう恐れがあった。
【００３４】
上述の問題は、負荷に対して並列に接続されたＤＣ−ＤＣコンバータの起動時における発振開始時間のばらつきにより、一つのＤＣ−ＤＣコンバータの発振開始が遅れる場合や、ＤＣ−ＤＣコンバータの出力端にバッテリを接続し、無停電電源を構成した場合、ＤＣ−ＤＣコンバータが停止してバッテリからＤＣ−ＤＣコンバータの出力側から逆電流が回り込んだ際にも発生する。
【００３５】
本発明は、このような従来の課題を解決し、複数のＤＣ−ＤＣコンバータの並列運転を行った際或いは出力端にバッテリを接続して無停電電源を構成した際に、発振停止のような異常状態で、出力側から逆電流が回り込んでも同期整流用素子等が破損しないようにすることを目的とする。
【００３６】
【課題を解決するための手段】
本発明は前記の目的を達成するため、次のように構成した。
【００３７】
(1) ：１次巻線、２次巻線、及び補助巻線を有するトランスと、前記１次巻線に直列接続され、制御回路によりオン／オフ駆動される主スイッチと、前記２次巻線に直列接続された整流用の第２のスイッチと、前記２次巻線に並列接続され、前記補助巻線の電圧により駆動される転流用の第３のスイッチを備えた同期整流型ＤＣ−ＤＣコンバータを負荷に対して複数並列接続し、各ＤＣ−ＤＣコンバータから前記負荷に対し電力を供給する同期整流型ＤＣ−ＤＣコンバータにおいて、いずれかのＤＣ−ＤＣコンバータが発振動作を停止している状態で、他のＤＣ−ＤＣコンバータからの電流供給により、発振動作を停止しているＤＣ−ＤＣコンバータの前記第２のスイッチ及び第３のスイッチをオフにする異常時動作停止回路を備え、前記異常時動作停止回路は、バイポーラ型トランジスタと、そのバイアス回路を有し、前記第３のスイッチの制御電極をトランスの補助巻線の一端に接続し、その接続途中と一方の出力端子間に、複数の抵抗と逆流防止用ダイオードを直列接続して前記バイアス回路を構成し、前記発振動作を停止しているＤＣ−ＤＣコンバータに対し、他の正常なＤＣ−ＤＣコンバータからの電流供給により、前記バイポーラ型トランジスタをオンにして、該オンとなったトランジスタのエミッタ・コレクタ間電圧により第２のスイッチをオフにすると共に、ベース・エミッタ間電圧により、第３のスイッチをオフにする機能を備えていることを特徴とする。
【００３８】
(2) ：１次巻線、２次巻線、及び補助巻線を有するトランスと、前記１次巻線に直列接続され、制御回路によりオン／オフ駆動される主スイッチと、前記２次巻線に直列接続された整流用の第２のスイッチと、前記２次巻線に並列接続され、前記補助巻線の電圧により駆動される転流用の第３のスイッチを備えた同期整流型ＤＣ−ＤＣコンバータにおいて、該ＤＣ−ＤＣコンバータが、発振動作を停止している状態で、出力側からの逆電流により、前記第２のスイッチ及び第３のスイッチをオフにする異常時動作停止回路を備え、前記異常時動作停止回路は、バイポーラ型トランジスタと、そのバイアス回路を有し、前記第３のスイッチの制御電極をトランスの補助巻線の一端に接続し、その接続途中と一方の出力端子間に、複数の抵抗と逆流防止用ダイオードを直列接続して前記バイアス回路を構成し、前記出力側からの逆電流により、前記バイアス回路に電流を流すことで、前記バイポーラ型トランジスタをオンに駆動した際、該オンとなったトランジスタのエミッタ・コレクタ間電圧により第２のスイッチをオフにすると共に、ベース・エミッタ間電圧により、第３のスイッチをオフにする機能を備えていることを特徴とする。
【００３９】
(3) ：前記 (1) の同期整流型ＤＣ−ＤＣコンバータにおいて、前記第２のスイッチ及び第３のスイッチは、ＭＯＳ型電界効果トランジスタ（ＭＯＳ−ＦＥＴ）で構成し、前記バイポーラ型トランジスタのエミッタとコレクタを、それぞれ第２のスイッチのソースとゲートに接続し、前記バイポーラ型トランジスタのベースを、前記バイアス回路のダイオードと一部の抵抗を介して第３のスイッチのゲートに接続し、前記バイポーラ型トランジスタのエミッタを、第３のスイッチのソースに接続すると共に、前記第３のスイッチのゲートとソースを、それぞれ、補助巻線の両端に接続したことを特徴とする請求項１記載の同期整流型ＤＣ−ＤＣコンバータ。
【００４０】
(4) ：前記(3) の同期整流型ＤＣ−ＤＣコンバータにおいて、前記補助巻線の他端と、第３のスイッチのソース間に、抵抗と、ダイオードと、ＭＯＳ型電界効果トランジスタ（ＭＯＳ−ＦＥＴ）で構成された第４のスイッチの並列回路を接続し、
前記第４のスイッチは、前記主スイッチがオンになった時、２次巻線に発生する電圧でオンに駆動されるように、ゲートが２次巻線の一端側に接続されていることを特徴とする。
【００４１】
(5) ：前記(3) の同期整流型ＤＣ−ＤＣコンバータにおいて、前記第２のスイッチのソースと第３のスイッチのソース間に、１個又は複数個のインダクタンス素子を接続したことを特徴とする。
【００４２】
また、前記同期整流型ＤＣ−ＤＣコンバータにおいて、前記第２のスイッチのソースと第３のスイッチのソース間に、１個又は複数個のインダクタンス素子を接続したことを特徴とする。
【００４３】
また、前記同期整流型ＤＣ−ＤＣコンバータにおいて、前記異常時動作停止回路は、バイポーラ型トランジスタと、そのバイアス回路を有し、前記第３のスイッチの制御電極をトランスの補助巻線の一端に接続し、その接続途中と一方の出力端子間に、複数の抵抗と逆流防止用ダイオードを直列接続して前記バイアス回路を構成し、前記出力側からの逆電流により、前記バイアス回路に電流を流すことで、前記バイポーラ型トランジスタをオンに駆動した際、該オンとなったトランジスタのエミッタ・コレクタ間電圧により第２のスイッチをオフにすると共に、ベース・エミッタ間電圧により、第３のスイッチをオフにする機能を備えていることを特徴とする。
【００４４】
（作用）
前記構成に基づく本発明の作用を説明する。
【００４５】
図１において、例えば、ＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１）が正常動作している途中で故障が発生し、発振停止（例えば、ＤＣ−ＤＣ１が異常）になり、トランジスタＭ１がオン／オフ動作を停止したとする。この時、トランスＴ１の２次巻線Ｎ２及び補助巻線Ｎ３の誘起電圧ＶＮ２、ＶＮ３は全て消滅する。
【００４６】
この時、他の正常なＤＣ−ＤＣコンバータ（例えば、ＤＣ−ＤＣ２、又はＤＣ−ＤＣ３が正常とする）から出力端子Ｖｏｕｔを介して、故障中のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１）に電圧が印加し、電流が回り込む。
【００４７】
そして、故障中のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１）では、＋側の出力端子（＋Ｖｏｕｔ）→Ｒ１→Ｑ１のベース→Ｑ１のエミッタ→Ｌ１→−側の出力端子（−Ｖｏｕｔ）の経路で電流が流れ、異常時動作停止回路のトランジスタＱ１がオンになる。従って、トランジスタＱ１のコレクタ電位は低下し、トランジスタＭ２のゲートとソース間を略短絡状態にする。このためトランジスタＭ２はオフとなる。
【００４８】
また、この時、Ｒ１→Ｄ２→Ｒ２→Ｃ１２の経路で電流が流れるが、トランジスタＱ１がオンになり、Ｐ点の電位（Ｖａ）は、トランジスタＱ１のベース・エミッタ間電圧と略等しくなり、極めて低い電位となるので、トランジスタＭ３のゲート電圧も極めて低い電位に保持され、該トランジスタＭ３もオフとなる。
【００４９】
このように、ＤＣ−ＤＣコンバータが故障により発振停止になると、他の正常なＤＣ−ＤＣコンバータから電流が流れ込むが、故障中のＤＣ−ＤＣコンバータでは、異常時動作停止回路の動作により、同期整流用の２つのトランジスタＭ２、Ｍ３が共にオフとなり、電流を流さないので、他の正常なＤＣ−ＤＣコンバータから異常になったＤＣ−ＤＣコンバータに大電流が流れ込むことはない。従って、同期整流用のトランジスタ等が破損することが防止できる。
【００５０】
上述の作用は、ＤＣ−ＤＣコンバータＤＣ−ＤＣ２、ＤＣ−ＤＶ３の代わりにバッテリがＤＣ−ＤＣコンバータＤＣ−ＤＣ１に接続され、無停電電源を構成した場合も同様である。
【００５１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００５２】
§１：同期整流型ＤＣ−ＤＣコンバータの構成の説明
図１は同期整流型ＤＣ−ＤＣコンバータを示した図であり、図２は図１の回路の一部拡大図である。以下、図１、２に基づいて、同期整流型ＤＣ−ＤＣコンバータの構成を説明する。
【００５３】
この例は、複数（この例では３つ）の同期整流型ＤＣ−ＤＣコンバータ（以下、単に「ＤＣ−ＤＣコンバータ」とも記す）ＤＣ−ＤＣ１、ＤＣ−ＤＣ２、ＤＣ−ＤＣ３を負荷２に対して並列接続した例であり、図１では、ＤＣ−ＤＣ１のみ詳細な回路構成を図示してあるが、他のＤＣ−ＤＣコンバータも同じ回路構成のものを使用する。従って、以降の説明では、ＤＣ−ＤＣ１の回路構成について説明する。
【００５４】
図１、図２において、Ｔ１はトランス、Ｎ１はトランスＴ１の１次巻線、Ｎ２はトランスＴ１の２次巻線、Ｎ３はトランスＴ１の補助巻線（又は３次巻線）、Ｃ１は入力側の平滑用コンデンサ、Ｍ１は主スイッチを構成するＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）、Ｖｉｎは入力電圧、ＧＮＤは接地電位を示す。
【００５５】
また、Ｍ２、Ｍ３は同期整流用のＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）、Ｑ１はバイポーラ型トランジスタ（以下、単に「トランジスタ」と記す）、Ｃ１１はトランジスタＭ２のゲート・ソース間容量（以下、単に「コンデンサＣ１１」と記す）、Ｃ１２はトランジスタＭ３のゲート・ソース間容量（以下、単に「コンデンサＣ１２」と記す）、Ｄ２、Ｄ３は逆流防止用のダイオード、ｄ１１はトランジスタＭ２の内蔵ダイオード（又は寄生ダイオードであり、以下、単に「ダイオード」と記す）、ｄ１２はトランジスタＭ３の内蔵ダイオード（又は寄生ダイオードであり、以下、単に「ダイオード」と記す）、Ｒ１、Ｒ２、Ｒ３、Ｒ４は抵抗、Ｃ２は出力側のコンデンサ、Ｌ１はチョークコイルを示す。
【００５６】
また、ＶＮ１はトランスＴ１の１次巻線Ｎ１に誘起する電圧、ＶＮ２はトランスＴ１の２次巻線Ｎ２に誘起する電圧、ＶＮ３は補助巻線Ｎ３に誘起する電圧を示す。
【００５７】
このＤＣ−ＤＣコンバータでは、入力端子（電圧Ｖｉｎが印加する端子）とＧＮＤ間に平滑用のコンデンサＣ１を接続し、更に、前記入力端子にトランスＴ１を接続する。そして、前記トランスＴ１には、１次巻線Ｎ１と、２次巻線Ｎ２と、補助巻線Ｎ３を設けると共に、トランスＴ１の１次巻線Ｎ１には、主スイッチングトランジスタＭ１（主スイッチ）を直列接続する。
【００５８】
また、トランスＴ１の２次巻線には、チョークコイルＬ１、平滑用のコンデンサＣ２、トランジスタＭ２、Ｍ３、抵抗Ｒ１、Ｒ２、Ｒ３、ダイオードＤ２等を含む回路が接続されている。なお、抵抗Ｒ１、Ｒ２、逆流防止用のダイオードＤ２からなる直列回路は、トランジスタＱ１のバイアス回路を構成している。
【００５９】
更に、トランスＴ１の補助巻線Ｎ３には、逆流防止用のダイオードＤ３と抵抗Ｒ４の並列回路を接続している。そして、補助巻線Ｎ３の一端は、トランジスタＭ３のゲート及び前記バイアス回路の抵抗Ｒ２の一端に接続すると共に、補助巻線Ｎ３の他端は、前記並列回路を介してトランジスタＭ３のソースに接続している。
【００６０】
また、前記トランジスタＭ２のソースとトランジスタＭ３のソース間に、インダクタンス素子Ｌ２又はＬ３（何れか一方の素子）を接続するか、或いはインダクタンス素子Ｌ２及びＬ３（２つのインダンタンス素子）を接続する。この場合、前記２つのインダクタンス素子は、例えば、トランジスタＭ２のソースとトランジスタＱ１のエミッタ間にインダクタンス素子Ｌ２を接続し、トランジスタＱ１のエミッタとトランジスタＭ３のソース間にインダクタンス素子Ｌ３を接続する。
【００６１】
§２：正常動作時の説明
図３は図１、図２の回路の正常動作時の各部波形図であり、▲１▼図は１次巻線Ｎ１の誘起電圧ＶＮ１、２次巻線Ｎ２の誘起電圧ＶＮ２、補助巻線Ｎ３の誘起電圧ＶＮ３の各波形図（図１、２の図示矢印方向を基準としている）、▲２▼図はトランジスタＭ２のゲート・ソース間電圧（Ｍ２ Ｖｇｓ）、▲３▼図はトランジスタＭ３のゲート・ソース間電圧（Ｍ３ Ｖｇｓ）、▲４▼図はトランジスタＭ３のドレイン・ソース間電圧（Ｍ２ Ｖｄｓ）、▲５▼図はトランジスタＱ１のベース・エミッタ間電圧（Ｑ１ Ｖｂｅ＝Ｖａ）を示す。以下、図１、図２に示したＤＣ−ＤＣコンバータの動作を説明する。
【００６２】
入力端子に直流入力電圧＋Ｖｉｎを印加すると、この入力電圧＋Ｖｉｎにより、ＤＣ−ＤＣコンバータが動作を開始し、制御回路（図示省略）によりトランジスタＭ１がオン／オフ動作を繰り返す。このため、トランスＴ１の１次巻線Ｎ１には間欠的に電流が流れ、トランスＴ１の巻線を励磁し、トランスＴ１の２次巻線Ｎ２、及び補助巻線Ｎ３に誘起電圧が発生する。
【００６３】
このようにして、主スイッチングトランジスタＭ１は制御回路によりオン／オフ駆動され、それに伴い、主スイッチングトランジスタＭ１がオンになった時、トランスＴ１の１次巻線Ｎ１に励磁電流が流れ、主スイッチングトランジスタＭ１がオフになると、１次巻線Ｎ１に流れる電流が遮断される。以降、このような主スイッチングトランジスタＭ１のオン／オフ動作を繰り返す。
【００６４】
このため、トランスＴ１の２次側に接続された整流平滑回路では同期整流動作が行われ、その時の電流はチョークコイルＬ１で平滑化されコンデンサＣ２を充電する。詳細な動作は次の通りである。
【００６５】
主スイッチングトランジスタＭ１がオンとなり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方向の電圧ＶＮ２が誘起すると（図３の▲１▼図参照）、この電圧ＶＮ２により、Ｎ２→Ｒ３→Ｃ１１→ｄ１１→Ｎ２の経路で電流が流れ、コンデンサＣ１１が充電される。このため、トランジスタＭ２のゲート・ソース間電圧（Ｍ２ Ｖｇｓ）が大きくなり（図３の▲２▼図参照）、トランジスタＭ２がオンとなる。
【００６６】
この時、トランスＴ１の補助巻線Ｎ３には、図示矢印と逆極性の電圧ＶＮ３が発生し、この電圧ＶＮ３により、Ｎ３→Ｒ４→Ｃ１２→Ｎ３の経路で電流が流れＣ１２を充電するのでトランジスタＭ３のゲート・ソース間電圧（Ｍ３ Ｖｇｓ）は低下し、該トランジスタＭ３はオフとなる（図３の▲３▼図参照）。
【００６７】
この場合、先ず、Ｎ２→Ｃ２→Ｌ１→ｄ１１→Ｎ２の経路で電流が流れ、トランジスタＭ２が完全にオンすると、Ｎ２→Ｃ２→Ｌ１→Ｍ２→Ｎ２の経路で電流が流れ、コンデンサＣ２を充電する。この時、Ｎ２→Ｒ１→Ｄ２→Ｒ２→Ｎ３→Ｒ４→Ｍ２→Ｎ２の経路、及びＮ２→Ｒ１→Ｑ１のベース→Ｑ１のエミッタ→Ｍ２→Ｎ２の経路で電流が流れるが、トランジスタＱ１がオフになるように、Ｐ点の電位Ｖａを設定（Ｒ１、Ｒ２等の定数を設定）してあるので、トランジスタＱ１はオフである。
【００６８】
次に、主スイッチングトランジスタＭ１がオフとなると、２次巻線Ｎ２及び補助巻線Ｎ３の誘起電圧の極性が逆（図示矢印方向）になる。そのため、トランジスタＭ２のゲート側の電位が低くなり、Ｍ１がオンの期間にＣ１１に充電していた電荷が放電され、トランジスタＭ２がオフになる（図３の▲２▼図参照）。
【００６９】
一方、補助巻線Ｎ３の誘起電圧の極性が図示矢印方向になると、ダイオードＤ２はオフ、ダイオードＤ３がオンになり、Ｎ３→Ｃ１２→Ｄ３→Ｎ３の経路で電流が流れ、コンデンサＣ１２を充電することにより、トランジスタＭ３のゲート電圧が上昇し、トランジスタＭ３がオンになる（図３の▲３▼図参照）。
【００７０】
この時、先ず、チョークコイルＬ１の電磁エネルギーにより、Ｌ１→ｄ１２→Ｃ２→Ｌ１の経路で電流が流れ、その後、Ｍ３が完全にオンになると、Ｌ１→Ｍ３→Ｃ２→Ｌ１の経路で電流が流れ、コンデンサＣ２を充電する。また、トランジスタＭ３がオンになると、トランジスタＭ３のドレイン・ソース間電圧Ｖｄｓは略０となる（図３の▲４▼図参照）。そのため、Ｐ点の電位も極めて低く（略０Ｖ）なり、トランジスタＱ１のベース・エミッタ電圧が略０となって（図３の▲５▼図参照）、トランジスタＱ１はオフとなる。以降、トランジスタＭ１のオン／オフ動作により、前記の動作を繰り返す。
【００７１】
§３：異常動作時の説明
図４は、図１、図２の回路の異常時の各部波形図であり、前記複数のＤＣ−ＤＣコンバータを並列接続した回路（図１参照）において、何れかのＤＣ−ＤＣコンバータが、発振停止のような異常事態になった時の波形図である。
【００７２】
ＤＣ−ＤＣコンバータ（例えば、ＤＣ−ＤＣ１）が正常動作している途中で故障が発生し、発振停止（例えば、ＤＣ−ＤＣ１が異常）になり、トランジスタＭ１が動作を停止したとする。この時、トランスＴ１の２次巻線Ｎ２及び補助巻線Ｎ３の誘起電圧は全て消滅する（図４の▲１▼図参照）。
【００７３】
この時、他の正常なＤＣ−ＤＣコンバータ（例えば、ＤＣ−ＤＣ２、及びＤＣ−ＤＣ３が正常とする）から出力端子Ｖｏｕｔを介して、故障中のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１）に電流が供給される。
【００７４】
そして、故障中のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１）では、＋側の出力端子（＋Ｖｏｕｔ）→Ｒ１→Ｑ１のベース→Ｑ１のエミッタ→Ｌ１→−側の出力端子（−Ｖｏｕｔ）の経路で電流が流れ、Ｐ点の電位が上昇し、トランジスタＱ１がオン（図４の▲２▼図参照）になる。従って、トランジスタＱ１のコレクタ電位は低下し、トランジスタＭ２のゲートとソース間を略短絡状態にする。このためトランジスタＭ２はオフ（図４の▲３▼図参照）となる。
【００７５】
また、この時、Ｒ１→Ｄ２→Ｒ２→Ｃ１２の経路で電流が流れるが、トランジスタＱ１がオンになり、Ｐ点の電位（Ｖａ）は、トランジスタＱ１のベース・エミッタ間電圧（図４の▲４▼図参照）と略等しくなり、極めて低い電位となるので、トランジスタＭ３のゲート電圧も極めて低い電位に保持され、該トランジスタＭ３もオフ（図４の▲４▼図参照）となる。
【００７６】
このように、ＤＣ−ＤＣコンバータが故障により発振停止になると、他の正常なＤＣ−ＤＣコンバータから電流が流れ込むが、故障中のＤＣ−ＤＣコンバータでは、同期整流用の２つのトランジスタＭ２、Ｍ３が共にオフとなり、電流を流さないので、過大な電流による素子破壊等の異常事態を防止できる。
【００７７】
また、従来の同期整流回路では、トランジスタＭ２とＭ３を交互にオン／オフし整流するものであるが、動作遅延等によってトランジスタＭ３がオフする前に、主スイッチングトランジスタＭ１がオンする状態になると、オン状態のトランジスタＭ３とトランジスタＭ２の内蔵ダイオードｄ１１によりトランスＴ１の２次巻線Ｎ２は短絡された状態となり、トランジスタＭ３に大きな電流が流れると共に、トランジスタＭ２にも大きな電流が流れ、過大電流により損失増加やノイズが大きくなることがある。
【００７８】
しかし、図１、図２に示した回路では、前記のように、トランジスタＭ２のソースとトランジスタＭ３のソース間に、インダクタンス素子Ｌ２又はＬ３（何れか一方の素子）を接続するか、或いはインダクタンス素子Ｌ２及びＬ３（２つのインダンタンス素子）を接続している。
【００７９】
このため、前記のようにトランジスタＭ３がオフする前に、主スイッチングトランジスタＭ１がオンする状態になると、オン状態のトランジスタＭ３とトランジスタＭ２のダイオードｄ１１によりトランスＴ１の２次巻線Ｎ２は短絡された状態となり、トランジスタＭ２、Ｍ３に大きな電流が流れようとするが、この時、前記電流の流れ始めはインダクタンス素子（Ｌ２、Ｌ３）のインピーダンス値が極めて大きいため、該インダクタンス素子（Ｌ２、Ｌ３）により前記電流は制限され大きな電流は流れない。従って、従来のように過大電流により損失増加やノイズが大きくなることを防止できる。
【００８０】
なお、図１、２に示したＤＣ−ＤＣコンバータは、複数のＤＣ−ＤＣコンバータを並列接続した場合の例であるが、本発明はこのような例に限らず、１つのＤＣ−ＤＣコンバータの出力端にバッテリを接続し無停電電源を構成した場合でも出力側からの逆電流の回り込みによる問題を防止できる。
【００８１】
また、本発明のＤＣ−ＤＣコンバータは、単体でも使用可能である。すなわち、多数のＤＣ−ＤＣコンバータを並列接続した場合には、前記のような機能を備えているが、これを１つのＤＣ−ＤＣコンバータだけで使用することも可能である。
【００８２】
この場合、前記トランジスタＱ１は、トランジスタＭ２、Ｍ３のオン／オフ動作に対し、何ら悪影響を与えないので、前記のように、単体のＤＣ−ＤＣコンバータで使用しても正常動作が可能である。
【００８３】
このように、ＤＣ−ＤＣコンバータを複数並列接続して使用する場合と、単体のＤＣ−ＤＣコンバータとして使用する場合を、同じＤＣ−ＤＣコンバータで実現できるようにしたので、用途が増えると共に、製品の付加価値を向上することができる。
【００８４】
§４：ＤＣ−ＤＣコンバータの他の例の説明
図５は、同期整流型ＤＣ−ＤＣコンバータの他の例を示す。なお、図５に示すＤＣ−ＤＣコンバータは、図１に示した各ＤＣ−ＤＣコンバータの他の例であり、前記のように、複数のＤＣ−ＤＣコンバータを並列運転する場合に用いることができる。
【００８５】
図５において、Ｄ１、Ｄ２、Ｄ３は逆流防止用のダイオード、Ｄ４はＰ点の電位が負の大きな電圧になろうとしたとき、その電圧をクランプするための保護用のダイオード、Ｄ５は保護用のダイオードである。また、Ｍ４はＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）、Ｚ０、Ｚ１、Ｚ２はそれぞれインピーダンス素子である。
【００８６】
また、Ｔ１、Ｎ１、Ｎ２、Ｎ３、Ｍ１、Ｍ２、Ｍ３、Ｃ１、Ｃ２、Ｃ１１、Ｃ１２、Ｒ１、Ｒ２、Ｒ４、Ｄ２、Ｄ３、Ｑ１、ｄ１１、ｄ１２及び記号等は、それぞれ、図１、図２のＤＣ−ＤＣコンバータと同じなので説明は省略する。
【００８７】
以下、図５に示したＤＣ−ＤＣコンバータの動作を説明する。入力端子に直流入力電圧＋Ｖｉｎを印加すると、この入力電圧＋Ｖｉｎにより、ＤＣ−ＤＣコンバータが動作を開始し、制御回路（図示省略）によりトランジスタＭ１がオン／オフ動作を繰り返す（発振動作）。このため、トランスＴ１の１次巻線Ｎ１には間欠的に電流が流れ、トランスＴ１の巻線を励磁し、トランスＴ１の２次巻線Ｎ２、及び補助巻線Ｎ３に誘起電圧が発生する。
【００８８】
このようにして、主スイッチングトランジスタＭ１は制御回路によりオン／オフ駆動され、それに伴い、主スイッチングトランジスタＭ１がオンになった時、トランスＴ１の１次巻線Ｎ１に励磁電流が流れ、主スイッチングトランジスタＭ１がオフになると、１次巻線Ｎ１に流れる電流が遮断される。以降、このような主スイッチングトランジスタＭ１のオン／オフ動作を繰り返す。
【００８９】
このため、トランスＴ１の２次側に接続された整流平滑回路では同期整流動作が行われ、その時の電流はチョークコイルＬ１で平滑化されコンデンサＣ２を充電する。詳細な動作は次の通りである。
【００９０】
主スイッチングトランジスタＭ１がオンとなり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方向の電圧ＶＮ２が誘起すると、この電圧ＶＮ２により、Ｎ２→Ｚ０→Ｃ１１→ｄ１１→Ｎ２の経路で電流が流れ、コンデンサＣ１１が充電される。このため、トランジスタＭ２のゲート電圧が上昇し、トランジスタＭ２がオンとなる。
【００９１】
この時、トランスＴ１の補助巻線Ｎ３には、図示矢印と逆極性の電圧ＶＮ３が発生するので、この電圧ＶＮ３により、最初は、Ｎ３→Ｒ４→Ｃ１２→Ｚ２→Ｚ１→Ｎ３の経路で電流が流れＣ１２を充電する。また、同時に、１次巻線Ｎ２の電圧ＶＮ２が、インピーダンス素子Ｚ０を介してトランジスタＭ４のゲートに印加するので、トランジスタＭ４はオンとなる。そのため、Ｎ３→Ｍ４→Ｃ１２→Ｚ２→Ｚ１→Ｎ３の経路で電流が流れ、Ｃ１２を充電するのでトランジスタＭ３をオフにする。
【００９２】
この場合、前記トランジスタＭ４は、主スイッチＭ１がオンになり、２次巻線Ｎ２に電圧が誘起すると直ぐにオンとなり、このトランジスタＭ４を介してトランジスタＭ３をオフにするための電流が流れるので、Ｍ２、Ｍ３のオン／オフの切り替えが素早くできる。
【００９３】
このようにして、トランジスタＭ２がオンすることにより、Ｎ２→Ｃ２→Ｌ１→Ｍ２→Ｎ２の経路で電流が流れ、コンデンサＣ２を充電する。この場合、先ず、Ｎ２→Ｃ２→Ｌ１→ｄ１１→Ｎ２の経路で電流が流れ、トランジスタＭ２が完全にオンすると、Ｎ２→Ｃ２→Ｌ１→Ｍ２→Ｎ２の経路で電流が流れ、コンデンサＣ２を充電する。
【００９４】
この時、Ｎ２→Ｒ１→Ｄ２→Ｒ２→Ｚ１→Ｎ３→Ｍ４→Ｍ２→Ｎ２の経路、及びＮ２→Ｒ１→Ｑ１のベース→Ｑ１のエミッタ→Ｍ２→Ｎ２の経路で電流が流れるが、トランジスタＱ１がオフになるように、Ｐ点の電位Ｖａを設定（Ｒ１、Ｒ２、Ｒ４等の定数を設定）してあるので、トランジスタＱ１はオフである。
【００９５】
次に、主スイッチングトランジスタＭ１がオフになると、２次巻線Ｎ２及び補助巻線Ｎ３の誘起電圧の極性が逆（図示矢印の方向）になる。そのため、トランジスタＭ２のゲート側の電位が低くなり、Ｍ１がオンの期間にＣ１１に充電していた電荷が放電され、トランジスタＭ２がオフになる。
【００９６】
一方、補助巻線Ｎ３の誘起電圧の極性が図示矢印方向になると、ダイオードＤ２はオフ、トランジスタＭ４はオフ、ダイオードＤ３がオンになり、Ｎ３→Ｚ１→Ｚ２→Ｃ１２→Ｄ３→Ｎ３の経路で電流が流れ、コンデンサＣ１２を充電することにより、トランジスタＭ３のゲート電圧が上昇し、トランジスタＭ３がオンになる。
【００９７】
この時、チョークコイルＬ１の電磁エネルギーにより、最初は、Ｌ１→ｄ１２→Ｃ２→Ｌ１の経路で電流が流れ、その後、トランジスタＭ３が完全にオンになると、Ｌ１→Ｍ３→Ｃ２→Ｌ１の経路で電流が流れ、コンデンサＣ２を充電する。また、トランジスタＭ３がオンになるので、トランジスタＭ３のドレイン・ソース間電圧Ｖｄｓは略０となる。
【００９８】
そのため、Ｐ点の電位も極めて低く（略０Ｖ）なり、トランジスタＱ１のベース・エミッタ電圧が略０となって、トランジスタＱ１はオフのままである。以降、トランジスタＭ１のオン／オフ動作により、前記の動作を繰り返す。
【００９９】
前記ＤＣ−ＤＣコンバータを負荷に対して複数並列接続して正常運転している時、何れかのＤＣ−ＤＣコンバータ（例えば、図５のＤＣ−ＤＣコンバータ）が故障して発振停止になり、トランジスタＭ１が動作を停止したとする。この時、トランスＴ１の２次巻線Ｎ２及び３次巻線Ｎ３の誘起電圧は全て消滅する。
【０１００】
そして、他の正常なＤＣ−ＤＣコンバータから出力端子を介して、故障中のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１）に電流が供給される。この時、故障中のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ１）では、＋側の出力端子（＋Ｖｏｕｔ）→Ｒ１→Ｑ１のベース→Ｑ１のエミッタ→Ｌ１→−側の出力端子（−Ｖｏｕｔ）の経路で電流が流れ、トランジスタＱ１がオンになる。従って、トランジスタＱ１のコレクタ電位は低下し、トランジスタＭ２のゲートとソース間を略短絡状態にする。このためトランジスタＭ２はオフとなる。
【０１０１】
また、この時、Ｒ１→Ｄ２→Ｒ２→Ｚ２→Ｃ１２の経路で電流が流れるが、トランジスタＱ１がオンになり、Ｐ点の電位（Ｖａ）は、トランジスタＱ１のベース・エミッタ間電圧と略等しくなり、極めて低い電位となるので、トランジスタＭ３のゲート電圧も極めて低い電位に保持され、該トランジスタＭ３もオフとなる。
【０１０２】
このように、ＤＣ−ＤＣコンバータが故障により発振停止になると、他の正常なＤＣ−ＤＣコンバータから電流が流れ込むが、故障中のＤＣ−ＤＣコンバータでは、同期整流用の２つのトランジスタＭ２、Ｍ３が共にオフとなり、電流を流さないので、過大な電流により素子破壊等の異常事態になることを防止できる。
【０１０３】
§５：図６に示したＤＣ−ＤＣコンバータのインピーダンス素子の例
図６は、図５の回路におけるインピーダンス素子の例である。図５に示したＤＣ−ＤＣコンバータのインピーダンス素子Ｚ０、Ｚ１、Ｚ２は、それぞれ図６のように変形しても実施可能である。
【０１０４】
前記インピーダンス素子Ｚ０は、抵抗のみ、コンデンサのみ、抵抗とコンデンサの直列回路、抵抗とコンデンサの並列回路、抵抗とコンデンサの直列回路を構成する前記抵抗に対し、コンデンサ側がアノードとなるような向きにダイオードを並列接続した回路、抵抗とコンデンサの直列回路を構成する前記抵抗に対し、コンデンサ側がカソードとなる向きにダイオードを並列接続した回路等が使用可能である。
【０１０５】
前記インピーダンスＺ１は、抵抗のみ、コンデンサのみ、抵抗とコンデンサの直列回路、抵抗とコンデンサの並列回路、抵抗とコンデンサの直列回路を構成する前記抵抗に対し、コンデンサ側がアノードとなるような向きにダイオードを並列接続した回路、抵抗とコンデンサの直列回路を構成する前記抵抗に対し、コンデンサ側がカソードとなる向きにダイオードを並列接続した回路、何も素子を用いずにＺ１の両端を短絡等が使用可能である。
【０１０６】
前記インピーダンスＺ２は、抵抗のみ、コンデンサのみ、抵抗とコンデンサの直列回路、抵抗とコンデンサの並列回路、抵抗とコンデンサの直列回路を構成する前記抵抗に対し、コンデンサ側がアノードとなるような向きにダイオードを並列接続した回路、抵抗とコンデンサの直列回路を構成する前記抵抗に対し、コンデンサ側がカソードとなる向きにダイオードを並列接続した回路、何も素子を用いずにＺ１の両端を短絡等が使用可能である。
【０１０７】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
【０１０８】
本発明によれば、負荷に対し、複数の同期整流型ＤＣ−ＤＣコンバータを並列接続した状態で運転した場合、何れかのＤＣ−ＤＣコンバータが故障等により発振停止になると、他の正常なＤＣ−ＤＣコンバータから電流が流れ込むが、故障中のＤＣ−ＤＣコンバータでは、異常時動作停止回路の動作により、同期整流用の２つのトランジスタが共にオフとなり、電流を流さないので、他の正常なＤＣ−ＤＣコンバータから異常になったＤＣ−ＤＣコンバータに大電流が流れ込むことはない。従って、同期整流用のトランジスタ等の破損を確実に防止できる。この効果は、ＤＣ−ＤＣコンバータの出力端にバッテリを接続し、無停電電源を構成した場合にも同様に得ることができる。
【０１０９】
また、本発明のＤＣ−ＤＣコンバータは、複数並列接続して使用する場合と、単体のＤＣ−ＤＣコンバータとして使用する場合を、同じＤＣ−ＤＣコンバータで実現できるようにしたので、用途が増えると共に、製品の付加価値を向上することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における同期整流型ＤＣ−ＤＣコンバータを示す図である。
【図２】本発明の実施の形態における図１の回路の一部拡大図である。
【図３】本発明の実施の形態における図１、図２の回路の正常動作時の各部波形図である。
【図４】本発明の実施の形態における図１、図２の回路の異常時の各部波形図である。
【図５】本発明の実施の形態における同期整流型ＤＣ−ＤＣコンバータの他の例である。
【図６】本発明の実施の形態における図５の回路におけるインピーダンス素子の例である。
【図７】従来の同期整流型ＤＣ−ＤＣコンバータを示す図である。
【図８】複数のＤＣ−ＤＣコンバータを並列接続した従来の回路例であり、（ａ）図は回路構成図、（ｂ）図は（ａ）図に示した回路の動作を示すタイムチャートである。
【符号の説明】
２ 負荷
１ａ、１ｂ、１ｃ、ＤＣ−ＤＣ１、ＤＣ−ＤＣ２、ＤＣ−ＤＣ３ 同期整流型ＤＣ−ＤＣコンバータ
Ｔ１ トランス
Ｔｒ スイッチングトランジスタ
Ｌ１ チョークコイル
Ｒｓ、Ｒｆ 抵抗
Ｍ１、Ｍ２、Ｍ２、Ｍ４ ＮチャンネルのＭＯＳ−ＦＥＴ（電界効果型トランジスタ）
ｄ１１、ｄ１２ 内蔵ダイオード（又は寄生ダイオード）
Ｃ１、Ｃ２ 平滑用コンデンサ
ＶＴ 電圧
Ｎ１ １次巻線
Ｎ２ ２次巻線
Ｎ３ 補助巻線
ＶＮ１ １次巻線Ｎ１の誘起電圧
ＶＮ２ ２次巻線Ｎ２の誘起電圧
ＶＮ３ 補助巻線Ｎ３の誘起電圧
Ｑ１ バイポーラ型トランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５ ダイオード
Ｖａ Ｐ点の電圧（又は電位）
Ｖｇｓ ゲート・ソース間電圧
Ｖｄｓ ドレイン・ソース間電圧
Ｖｂｅ ベース・エミッタ間電圧
Ｌ２、Ｌ３ インダクタンス素子
Claims (5)
- １次巻線、２次巻線、及び補助巻線を有するトランスと、
前記１次巻線に直列接続され、制御回路によりオン／オフ駆動される主スイッチと、
前記２次巻線に直列接続された整流用の第２のスイッチと、
前記２次巻線に並列接続され、前記補助巻線の電圧により駆動される転流用の第３のスイッチを備えた同期整流型ＤＣ−ＤＣコンバータを負荷に対して複数並列接続し、各ＤＣ−ＤＣコンバータから前記負荷に対し電力を供給する同期整流型ＤＣ−ＤＣコンバータにおいて、
いずれかのＤＣ−ＤＣコンバータが発振動作を停止している状態で、他のＤＣ−ＤＣコンバータからの電流供給により、発振動作を停止しているＤＣ−ＤＣコンバータの前記第２のスイッチ及び第３のスイッチをオフにする異常時動作停止回路を備え、
前記異常時動作停止回路は、バイポーラ型トランジスタと、そのバイアス回路を有し、前記第３のスイッチの制御電極をトランスの補助巻線の一端に接続し、その接続途中と一方の出力端子間に、複数の抵抗と逆流防止用ダイオードを直列接続して前記バイアス回路を構成し、
前記発振動作を停止しているＤＣ−ＤＣコンバータに対し、他の正常なＤＣ−ＤＣコンバータからの電流供給により、前記バイポーラ型トランジスタをオンにして、該オンとなったトランジスタのエミッタ・コレクタ間電圧により第２のスイッチをオフにすると共に、ベース・エミッタ間電圧により、第３のスイッチをオフにする機能を備えていることを特徴とする同期整流型ＤＣ−ＤＣコンバータ。 - １次巻線、２次巻線、及び補助巻線を有するトランスと、
前記１次巻線に直列接続され、制御回路によりオン／オフ駆動される主スイッチと、
前記２次巻線に直列接続された整流用の第２のスイッチと、
前記２次巻線に並列接続され、前記補助巻線の電圧により駆動される転流用の第３のスイッチを備えた同期整流型ＤＣ−ＤＣコンバータにおいて、
該ＤＣ−ＤＣコンバータが、発振動作を停止している状態で、出力側からの逆電流により、前記第２のスイッチ及び第３のスイッチをオフにする異常時動作停止回路を備え、
前記異常時動作停止回路は、バイポーラ型トランジスタと、そのバイアス回路を有し、前記第３のスイッチの制御電極をトランスの補助巻線の一端に接続し、その接続途中と一方の出力端子間に、複数の抵抗と逆流防止用ダイオードを直列接続して前記バイアス回路を構成し、
前記出力側からの逆電流により、前記バイアス回路に電流を流すことで、前記バイポーラ型トランジスタをオンに駆動した際、該オンとなったトランジスタのエミッタ・コレクタ間電圧により第２のスイッチをオフにすると共に、ベース・エミッタ間電圧により、第３のスイッチをオフにする機能を備えていることを特徴とする同期整流型ＤＣ−ＤＣコンバータ。 - 前記第２のスイッチ及び第３のスイッチは、ＭＯＳ型電界効果トランジスタ（ＭＯＳ−ＦＥＴ）で構成し、
前記バイポーラ型トランジスタのエミッタとコレクタを、それぞれ第２のスイッチのソースとゲートに接続し、
前記バイポーラ型トランジスタのベースを、前記バイアス回路のダイオードと一部の抵抗を介して第３のスイッチのゲートに接続し、前記バイポーラ型トランジスタのエミッタを、第３のスイッチのソースに接続すると共に、前記第３のスイッチのゲートとソースを、それぞれ、補助巻線の両端に接続したことを特徴とする請求項１記載の同期整流型ＤＣ−ＤＣコンバータ。 - 前記補助巻線の他端と、第３のスイッチのソース間に、抵抗と、ダイオードと、ＭＯＳ型電界効果トランジスタ（ＭＯＳ−ＦＥＴ）で構成された第４のスイッチの並列回路を接続し、
前記第４のスイッチは、前記主スイッチがオンになった時、２次巻線に発生する電圧でオンに駆動されるように、ゲートが２次巻線の一端側に接続されていることを特徴とする請求項３記載の同期整流型ＤＣ−ＤＣコンバータ。 - 前記第２のスイッチのソースと第３のスイッチのソース間に、１個又は複数個のインダクタンス素子を接続したことを特徴とする請求項３記載の同期整流型ＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085215A JP3579677B2 (ja) | 2002-03-26 | 2002-03-26 | 同期整流型ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085215A JP3579677B2 (ja) | 2002-03-26 | 2002-03-26 | 同期整流型ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003284336A JP2003284336A (ja) | 2003-10-03 |
| JP3579677B2 true JP3579677B2 (ja) | 2004-10-20 |
Family
ID=29232253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002085215A Expired - Fee Related JP3579677B2 (ja) | 2002-03-26 | 2002-03-26 | 同期整流型ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3579677B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107612342A (zh) * | 2017-09-22 | 2018-01-19 | 北京机械设备研究所 | 一种适用于并联的同步整流电路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100338864C (zh) * | 2003-10-20 | 2007-09-19 | 艾默生网络能源有限公司 | Dc/dc变换器同步整流电路 |
| JP5389505B2 (ja) * | 2009-04-02 | 2014-01-15 | 株式会社日本自動車部品総合研究所 | 電力変換システム |
| JP2015073423A (ja) * | 2013-09-06 | 2015-04-16 | 三星エスディアイ株式会社Ｓａｍｓｕｎｇ ＳＤＩ Ｃｏ．，Ｌｔｄ． | 電動車用電力変換システム |
| US10046646B2 (en) | 2013-09-06 | 2018-08-14 | Samsung Sdi Co., Ltd. | Power conversion system for electric vehicles |
| CN105406715B (zh) | 2014-09-15 | 2018-04-27 | Tdk株式会社 | 开关电源装置 |
| CN105490548B (zh) | 2014-09-15 | 2018-07-03 | Tdk株式会社 | 开关电源装置 |
-
2002
- 2002-03-26 JP JP2002085215A patent/JP3579677B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107612342A (zh) * | 2017-09-22 | 2018-01-19 | 北京机械设备研究所 | 一种适用于并联的同步整流电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003284336A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3556648B2 (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路 | |
| JP3861220B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2006288062A (ja) | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、及びｄｃ−ｄｃコンバータの制御方法 | |
| US7088602B2 (en) | Active gate clamp circuit for self driven synchronous rectifiers | |
| JP3816396B2 (ja) | スイッチング電源装置 | |
| JP2007185072A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001145344A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3579677B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| US10530244B2 (en) | Switch circuit with active snubber circuit and DC-DC converter | |
| JP4483867B2 (ja) | 電源装置 | |
| US6144565A (en) | Variation on a single-ended primary inductor converter | |
| US6717784B2 (en) | Rush current suppression circuit | |
| JP3118424B2 (ja) | 自励式スイッチング電源 | |
| US6657872B2 (en) | Voltage converter | |
| WO2004019472A1 (ja) | 直流変換装置 | |
| JP2988405B2 (ja) | スイッチング電源回路 | |
| JP2015154682A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2002305876A (ja) | スイッチング電源装置 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JP3602079B2 (ja) | スイッチング電源回路 | |
| JP2001037214A (ja) | 電源回路 | |
| JP2004222394A (ja) | 昇圧回路 | |
| JP3373194B2 (ja) | スイッチング電源装置 | |
| JP4234915B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JPH10233661A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040716 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |