CN100338864C - Dc/dc变换器同步整流电路 - Google Patents

Abstract

本发明公开了一种DC/DC变换器并联同步整流电路，包括延迟驱动电路、主电路、第一开关管(SR1)、第二开关管(SR2)，第二开关管(SR2)的驱动电路，电平比较及栅极电荷泄放电路，隔离驱动电路，第二栅极电荷泄放电路。本发明解决了现有技术中低压大电流DC-DC变换器常用的同步整流驱动电路中存在的同步整流MOS晶体管没有及时关断或关断时间太长的问题，减小了主功率MOS晶体管的漏源极(Vds)电压应力脉宽，同时能够避免同步开关管反向导通又能够避免第一开关管(SR1)、第二开关管(SR2)同时导通。结构简单、成本低、效率高。

Description

DC/DC变换器同步整流电路

[技术领域]

本发明涉及电力电子领域中一种DC/DC变换器的同步整流技术。

[背景技术]

随着信息技术的发展，数字芯片要求模块电源的供电电压越来越低、供电电流越来越大、供电功率越来越高。单个的模块已不能满足供电要求，取而代之的是多个模块电源并联运行。同时，用于DC-DC变换器的同步整流技术由于比肖特基整流技术具有更高的效率而在DC-DC变换器整流技术中被广泛采用。但是，由于同步整流MOS晶体管的导通特性与肖特基二极管的单向导通特性不同，同步整流MOS晶体管在栅极电荷未被及时泄放情况下可双向导通。这样当DC-DC变换器并机时一旦其中一模块退出运行，由于同步整流MOS晶体管没有及时关断或关机时间太长，反向电流达到一定值时将烧毁退出运行的电源模块；同时可能导致母线电压跌落，达到一定值时将使敏感负载发生逻辑错误。另外由于MOSFET晶体管反向导通，滤波电容与滤波电感将谐振，使DC-DC变换器输出产生负压，对输入端的有极性电容和负载造成损伤，甚至使敏感负载发生逻辑错误。

一种常用的已有同步整流自驱电路(专利号99126693)如图1所示。同步整流驱动电路由PWM驱动信号Vdrv、隔离驱动电路、延迟驱动电路以及串联的Da、Ra、Sa组成，对同步整流MOS晶体管SR1、SR2进行驱动。该电路较好地实现了同步开关管的自驱驱动。

如图2所示，该电路的原理为：在t1时刻，Vdrv为高电平，通过隔离驱动电路使Sa导通，将同步整流MOS晶体管SR2的门极电荷释放，SR2关断；经过延迟驱动电路，在t2时刻，功率MOS管S导通，同步整流MOS晶体管SR1导通；在t3时刻，功率MOS管S关断，SR1关断，SR2的寄生二极管导通续流，由于此时变压器T1副边绕组Ns的电压极性为下正上负，正电压通过Da、Ra加在SR2门极上，使SR2导通，由于SR2的门极除连接有Sa外，没有其它放电回路，SR2将持续导通，直到Vdrv变为高电平。

在变换器停止工作的t4时刻，Vdrv为低电平，功率MOS管S关断，SR1关断，SR2为导通状态，由于变换器停止工作后Vdrv一直为低电平，Sa无法导通将SR2的门极电荷释放，SR2将一直导通，续流结束后输出端电容Cout上的电荷将通过电感L、SR2泄放，电流由SR2的漏极流过源极，与正常续流电流方向相反，由于电感L、SR2回路上的阻抗往往较小，泄放电流会很大，对SR2造成很大的电流应力，同时电感L与电容Cout还会形成振荡，在输出端形成负电压，对输入端的有极性电容和负载造成损伤。在输出空载或轻载时，由于负载阻抗相对较小，流过电感L、SR2的电流也相对较大，这个问题会更加严重。由于同样的原因，采用这种同步整流驱动电路的DC-DC变换器也无法应用在要求输出能直接并联的场合。

即使在关机时利用电容C1与驱动变压器T2激磁电感Lm谐振和电容C2的电荷保持，在占空比很小的情况下关机时，由于电容C1、C2上的电压与占空比成正比，且PWM输出阻抗及R2的衰减作用，隔离微分电路输出电压很低无法使MOS晶体管Sa导通从而泄放SR2栅极电荷，SR2仍然将反向导通。

在该电路中，DC-DC变换器在关机时由于续流管SR2没有及时关断，续流管将反向导通，输出电压将有负压，变换器不能并联运行。

[发明内容]

本发明的目的在于提供一种DC/DC变换器同步整流电路，可以克服现有技术的缺陷。

本发明的目的是这样实现的：构建一种DC/DC变换器并联同步整流电路，包括，延迟驱动电路；

主功率管S，其栅极与延迟驱动电路相连接，其源极接地；

变压器T1，其初级绕组Np与主功率管的漏极相连接；

变压器T1的次级绕组Ns、第一开关管SR1、与所述第一开关管SR1漏极相连接的电感L、和输出电容Cout顺次连接成闭合回路；

第二开关管SR2，其漏极与所述第一开关管SR1的漏极相连接，其源极与输出电容Cout和次级绕组Ns的连接点相连接；

第二开关管SR2的驱动电路，包括二极管Da和电阻Ra，二极管Da的阳极与次级绕组Ns相连接，其阴极通过电阻Ra连接到第二开关管SR2的栅极；

电平比较及栅极电荷泄放电路，包括辅助MOS管Sa，其漏极与所述第二开关管SR2的栅极连接，其源极接地；

第二栅极电荷泄放电路，包括P沟道的第二辅助MOS管Sb，其源极与辅助MOS管Sa的栅极相连接，其漏极接地，其栅极与所述变压器T1次级线圈辅助绕组Nsa相连接；

隔离驱动电路，其输入为PWM驱动信号，其输出与所述辅助MOS管Sa的栅极相连接。

本发明因为采用了上述技术方案，解决了现有技术中低压大电流DC-DC变换器常用的同步整流驱动电路中存在的同步整流MOS晶体管没有及时关断或关断时间太长的问题，减小了主功率MOS晶体管的漏源极Vds电压应力脉宽，同时能够避免同步开关管反向导通又能够避免SR1、SR2同时导通。结构简单、成本低、效率高。

[附图说明]

图1是现有技术的一种同步整流自驱动电路图。

图2是现有技术中同步整流自驱动电路的工作时序图。

图3a是本发明的同步整流驱动电路图。

图3b是本发明的另一实施例图。

图4是本发明同步整流驱动电路的工作时序图。

图5是IRLML5103栅源极电压Vgs与漏源极电流Id关系图。

图6是本发明电路实施例的仿真波形图。

图7是本发明在谐振箝位双正激变换器中的应用图。

[具体实施方式]

下面结合附图和实施例对本发明内容作进一步阐述。

如图3a所示，DC/DC变换器同步整流电路包括，延迟驱动电路；

主功率管S，其栅极与延迟驱动电路相连接，其源极接地；

变压器T1，其初级绕组Np与主功率管的漏极相连接；

变压器T1的次级绕组Ns、第一开关管SR1、与所述第一开关管SR1漏极相连接的电感L、和输出电容Cout顺次连接成闭合回路；

第二开关管SR2，其漏极与所述第一开关管SR1的漏极相连接，其源极与输出电容Cout和次级绕组Ns的联结点相连接；

第二开关管SR2的驱动电路，包括二极管Da和电阻Ra，二极管Da的阳极与次级绕组Ns相连接，其阴极通过电阻Ra连接到第二开关管SR2的栅极；

电平比较及栅极电荷泄放电路，包括辅助MOS管Sa(P沟道MOS晶体管)，其漏极与所述第二开关管SR2的栅极连接，其源极接地；

第二栅极电荷泄放电路，包括第二辅助MOS管Sb(P沟道MOS晶体管)，其源极与辅助MOS管Sa的栅极相连接，其漏极接地，其栅极与所述变压器T1次级线圈辅助绕组Nsa相连接。

隔离驱动电路，其输入为PWM驱动信号，其输出与所述辅助MOS管Sa的栅极相连接。

所述隔离驱动电路为反相隔离微分电路。包括驱动变压器T2原边绕组Nps、副边绕组Nss；电容C1与变压器原边绕组Nps相连接，副边绕组Nss一端接地，另一端与电容C2、电阻R2顺次连接，副边绕组Nss通过电容C2输出驱动信号。PWM信号通过阻尼电阻R1加在电容C1的一端。

如图3b所示，所述第二栅极电荷泄放电路还包括一个比较器电路，连接在所述第二辅助MOS管Sb的栅极与所述变压器T1次级线圈辅助绕组Nsa之间；其比较器电路的输出与所述第二辅助MOS管Sb的栅极相连接，其输入与所述变压器T1次级线圈辅助绕组Nsa相连接，也可实现同样的目的。

本发明的同步整流驱动电路工作原理如图4所示。

在t1时刻，驱动信号Vdrv由低电平翻转为高电平Vdrh，驱动变压器T2原边Vtp同相端由低电平-Vc1即电容C1初值翻转为高电平Vdrh-Vc1，驱动变压器T2副边Vts反相端由于同名端反相由Vc1翻转为低电平-Vdrh+Vc1；电平比较及电荷泄放电路P沟道MOS晶体管Sa栅极G端电平Vg由于MOS晶体管Sb体二极管D1的箝位而被箝位在通态压降-Vd，MOS晶体管Sa栅源极形成电压差-Vgs，P沟道MOS晶体管的硅表面从N型反型成P型，Id电流形成，一旦大于开启电压P沟道MOS晶体管Sa就迅速导通，同步整流续流管SR2栅极电荷被快速泄放，Vsr2g翻转为低电平。

在t1-t2为Ton期间，SR1导通，SR2由于Sa一直导通而关断。在t2时刻，驱动信号PWM由高电平翻转为低电平，驱动变压器T2原边Vtp同相端由高电平Vdrh-Vc1翻转为低电平-Vc1，驱动变压器T2副边Vts反相端由于同名端反相由低电平-Vdrh+Vc1翻转为Vc1，电容C2电平仍为Vdrh-Vc1-Vd，MOS晶体管Sa栅极G端电平初值为Vdrh-Vc1-Vd+Vc1＝Vdrh-Vd，此时MOS晶体管Sa的栅极电平高于或等于源极电平，P沟道MOS晶体管的硅表面不能从N型反型成P型，Id电流不能形成，MOS晶体管Sa快速关断。

在t2-t3为Toff期间，SR1关断，电平比较电路MOS晶体管Sa栅极电平Vg为高电平，并按下式衰减：

$\mathrm{Vg}=\mathrm{Vcl}+(\mathrm{Vdrh}-\mathrm{Vcl}-\mathrm{Vd})e^{\frac{t}{R2*C2}}$

只要时间常数R2*C2及驱动变压器T2变比Nps/Nss选得合适，就能保证P沟道MOS晶体管Sa栅极电平高于源极电平，其电压差-Vgs小于开启电压，MOS晶体管Sa就保持关断状态，从而使得同步整流续流管栅极电荷得以保持并保证在Toff期间SR2关断。

在t4时刻为关机时刻，由于变压器激磁电感Lm、电容C1与电阻R1组成二阶电路，该电路在关机时为零输入响应，R1必须大于 $2\·\sqrt{\frac{\mathrm{Lm}}{\mathrm{Cl}}}$ 才能有效抑制谐振。此时电容C1电压Vc1的表达式：

$\mathrm{Vcl}=\frac{\mathrm{Vcl}\left(0\right)}{p2-p1}(p2*e^{p1*t}-p1*e^{p2*t})$

其中： $p1=-\frac{R1}{2\mathrm{LM}}+\sqrt{{\left(\frac{R1}{2\mathrm{LM}}\right)}^2-\frac{1}{\mathrm{Lm}*C1}}$

$p2=-\frac{R1}{2\mathrm{Lm}}-\sqrt{{\left(\frac{R1}{2\mathrm{Lm}}\right)}^2-\frac{1}{\mathrm{Lm}*C1}}$

由于R1的阻尼作用，原边Vtp同相端电平很快衰减到零，驱动变压器T2副边Vts反相端电平很快衰减到零，但栅极电平Vg按照C2、R2微分电路衰减，但仍然较高。从图3可看出，由于P沟道MOS管Sb的栅极受变压器辅助绕组Nsa控制，关机时该绕组为低电平，MOS晶体管Sb将快速导通，使栅极电平Vg快速降为低电平。一旦MOS晶体管Sa栅极电平Vg低于源极电平Vs，Sa栅极电荷开始泄放，如Sa栅源极电压差-Vgs大于门限电压，MOS晶体管Sa就快速导通，Id在0.15A以上(如图5所示)，从而保证同步整流续流管SR2栅极电荷的快速泄放，泄放时间不会大于1个周波，同步整流续流管SR2被及时关断，防止了同步整流续流管SR2的反向导通。可以证明，续流管SR2栅极电荷泄放时间是非常小的。如图5所示，MOS晶体管Qa采用IRLML5103，其栅源极电压差-Vgs达到3V，漏源极电流-Id≥0.15A，如续流管SR2选用HAT2099，Qg＝75nC，栅极电荷泄放时间 $t=\frac{\mathrm{Qg}}{A}=0.5\mathrm{uS},$ 如并联2pcs，栅极电荷泄放时间为1.0uS，为一个开关周期(f＝250kHZ)的1/4，如此短的时间，同步续流管上的电流Isr2ds还没有下降到零SR2就被关断了。仿真波形图如图6所示。因此，DC-DC变换器输出电压关机时不会出现负压，同时也不影响DC-DC变换器并联运行。

驱动变压器T2主要用于DC-DC变换器原副边隔离和小功率P沟道MOS晶体管Sa栅极电平Vg的调节，改变驱动变压器T2的变比就能改变栅极电平Vg，非常方便。

变压器辅助绕组Nsa主要用于控制P沟道MOS管Sb的栅极电平，正常运行时该电平高于其源极电平，MOS管Sb不导通，箝位功能由MOS管Sb体二极管完成；关机时该电平迅速翻转为低电平，保证MOS管Sb快速导通。

图7是本发明在谐振箝位双正激变换器中的应用。通过采取以上措施，使得本发明能够低成本地在采用均流措施下实现同步整流DC-DC变换器的并机运行、在关机时DC-DC变换器输出无负压和同步MOS晶体管的无反向导通问题。同时，还能减小主功率MOS管Vds电压应力超标脉宽在允许范围内。

与本发明对比，现有技术为了解决以上电路中同步整流MOS晶体管没有及时关断或关断时间太长的问题，一般需增加6pcs以上的元器件，1pcs三极管、3pcs二极管、1pcs电容、1pcs电阻及相应PCB占板面积，每块DC-DC变换器需增大料本约5元人民币以上，还没有包括电路安装、调试、维护及市场营销等人工成本，产品成本增加1％，市场成本增加5％，产品竞争力大幅降低。

本发明创造性地利用P沟道MOSFET晶体管如栅极电平小于源极电平就开始导通和如栅极电平大于源极电平就开始关断的原理于同步整流驱动电路中，使P沟道MOSFET晶体管Sa不但具有电荷泄放的功能，而且具有电平比较的功能，根据Sa栅极电平Vg和源极即SR2栅极电平的比较来实现同步续流管SR2栅极电荷泄放，并和二极管Da一起实现同步续流管SR2栅极电荷保持，从而使得同步整流MOS晶体管几乎具有和肖特基二极管一样的开关整流特性。

本发明利用变压器的原副边电压的实时特性原理，即变压器原边电压Vtp不管是高电平或是低电平，在关机时在有阻尼情况下，变压器副边Vts一定是低电平的原理。同时，利用电容C2与电阻R2组成的微分电路的微分特性，在增加驱动变压器副边Nss匝数以提高Vts最高电平或减小主变压器副边辅助绕组匝数以减小SR2栅极电平情况下，减小时间常数C2·R2。两种因数促使P沟道MOSFET晶体管Sa栅极电平Vg在关机时降低，栅极电平低于源极电平，MOS晶体管Sa就开始导通，同时泄放同步续流管SR2栅极电荷，同步续流管SR2及时关断。而现有技术常用电路采用的变压器及微分电路在关机时与本发明电路的功能相反，该电路希望关机时隔离微分电路输出为高电平及原边谐振以保证N沟道MOSFET晶体管Sa导通，但实际上在占空比较小时，无法形成有效谐振和微分电路的电荷保持，从而无法保证N沟道MOSFET晶体管Sa及时导通，同步续流管SR2由于栅极电荷没有及时泄放而反向导通，DC-DC变换器无法并机运行，关机时输出有负压，本发明不存在此问题。

本发明的反相隔离微分电路由电容C1、C2、二极管D1、电阻R2、驱动变压器T2原边绕组Nps、副边绕组Nss组成，能够实现隔离电路输入端和输出端电平高度的基本还原、原副边隔离和反相的功能，同时由于MOSFET晶体管Sa为小功率晶体管需要驱动能量小，电容C2的充放电电荷在各种运行状态下容易平衡，能够满足DC-DC变换器在大动态的要求。而第一种常用电路采用的是同相隔离微分电路，不能实现反相功能，其反相由N沟道MOSFET晶体管Sa来实现。

本发明利用MOS晶体管Sb体二极管实现箝位作用，利用变压器辅助绕组Nsa和MOS晶体管Sb组成快速关机电路，实现关机电路双保险。同时，表贴MOS晶体管与二极管封装一样，不增加占板面积。

本发明的电路通过调节驱动变压器T2副边匝数Nss或主变压器副边辅助绕组匝数和微分电路时间常数C2·R2，利用Vsr2g电平一旦快于并超过Vdrv电平(原边辅助电源一般采用平均整流)的上升，即Vsr2g电平高于Vg电平，MOS晶体管Sa就开始导并通泄放电荷，从而达到减小主功率管S的漏源极Vds电压脉宽的目的，使主功率MOS晶体管电压应力超标的脉宽在允许范围内。

Claims (4)

1、一种DC/DC变换器并联同步整流电路，包括

延迟驱动电路；

主功率管(S)，其栅极与延迟驱动电路相连接，其源极接地；

变压器(T1)，其初级绕组(Np)与主功率管的漏极相连接；

变压器(T1)的次级绕组(Ns)、第一开关管(SR1)、与所述第一开关管(SR1)漏极相连接的电感(L)、和输出电容(Cout)顺次连接成闭合回路；

第二开关管(SR2)，其漏极与所述第一开关管(SR1)的漏极相连接，其源极与输出电容(Cout)和次级绕组(Ns)的连接点相连接；

第二开关管(SR2)的驱动电路，包括二极管(Da)和电阻(Ra)，二极管(Da)的阳极与次级绕组(Ns)相连接，其阴极通过电阻(Ra)连接到第二开关管(SR2)的栅极；

其特征在于：还包括

电平比较及栅极电荷泄放电路，包括P沟道的辅助MOS管(Sa)，其漏极与所述第二开关管(SR2)的栅极连接，其源极接地；

第二栅极电荷泄放电路，包括P沟道的第二辅助MOS管(Sb)，其源极与辅助MOS管(Sa)的栅极相连接，其漏极接地，其栅极与所述变压器(T1)次级线圈辅助绕组(Nsa)相连接；

隔离驱动电路，其输入为PWM驱动信号，其输出与所述辅助MOS管(Sa)的栅极相连接。

2、根据权利要求1所述的DC/DC变换器并联同步整流电路，其特征在于：所述第二栅极电荷泄放电路还包括一个比较器电路，连接在所述第二辅助MOS管(Sb)的栅极与所述变压器(T1)次级线圈辅助绕组(Nsa)之间；其比较器电路的输出与所述第二辅助MOS管(Sb)的栅极相连接，其输入与所述变压器(T1)次级线圈辅助绕组(Nsa)相连接。

3、根据权利要求1或2所述的DC/DC变换器并联同步整流电路，其特征在于：所述隔离驱动电路为反相隔离微分电路。

4、根据权利要求3所述的DC/DC变换器并联同步整流电路，其特征在于：所述反相隔离微分电路包括驱动变压器(T2)原边绕组(Nps)、副边绕组(Nss)；第一电容(C1)与驱动变压器原边绕组(Nps)相连接，驱动变压器副边绕组(Nss)一端接地，另一端与第二电容(C2)、第二电阻(R2)顺次连接，驱动变压器副边绕组(Nss)通过第二电容(C2)输出驱动信号。

Images