JPH065985B2 - スイツチング駆動回路 - Google Patents
スイツチング駆動回路Info
- Publication number
- JPH065985B2 JPH065985B2 JP59280638A JP28063884A JPH065985B2 JP H065985 B2 JPH065985 B2 JP H065985B2 JP 59280638 A JP59280638 A JP 59280638A JP 28063884 A JP28063884 A JP 28063884A JP H065985 B2 JPH065985 B2 JP H065985B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching
- switching transistor
- discharging
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばスイッチング・レギュレータなどのよ
うに、非安定直流入力をオン・オフ動作によりスイッチ
ングして安定化するものに用いて好適のスイッチング駆
動回路に関するものである。
うに、非安定直流入力をオン・オフ動作によりスイッチ
ングして安定化するものに用いて好適のスイッチング駆
動回路に関するものである。
従来のスイッチング・レギュレータとして、第４図に示
すようなものが用いられている。同図において、(1)は
スイッチング回路、(2)は直流化回路、(3)は制御回路
で、(1)にはオン・オフ動作をするスイッチング・トラ
ンジスタＱ１、抵抗ｒ１及びｒ２が含まれ、(2)には整
流用ダイオードＤ、リアクトルＬ、平滑コンデンサＣが
含まれ、(3)にはオン・オフ動作をするスイッチング制
御トランジスタＱ３が含まれる。Ｐ１は入力端子で、こ
れに非安定直流電源Ｅが接続される。Ｐ２は出力端子
で、これより安定化された直流出力電圧が取出される。
制御回路(3)としてはスイッチング・レギュレータ制御
用ＩＣを使用することができ、その場合は出力段のトラ
ンジスタがスイッチング制御トラジスタＱ３に対応す
る。
すようなものが用いられている。同図において、(1)は
スイッチング回路、(2)は直流化回路、(3)は制御回路
で、(1)にはオン・オフ動作をするスイッチング・トラ
ンジスタＱ１、抵抗ｒ１及びｒ２が含まれ、(2)には整
流用ダイオードＤ、リアクトルＬ、平滑コンデンサＣが
含まれ、(3)にはオン・オフ動作をするスイッチング制
御トランジスタＱ３が含まれる。Ｐ１は入力端子で、こ
れに非安定直流電源Ｅが接続される。Ｐ２は出力端子
で、これより安定化された直流出力電圧が取出される。
制御回路(3)としてはスイッチング・レギュレータ制御
用ＩＣを使用することができ、その場合は出力段のトラ
ンジスタがスイッチング制御トラジスタＱ３に対応す
る。
この構成において、スイッチング制御トランジスタＱ３
がオンすると、スイッチング・トラジスタＱ１がオンす
る。このとき、トランジスタＱ１のコレクタ電圧Ｖｃは
急速に電源電圧Ｅの値に立上がり（第５図Ａ参照）、コ
レクタ電流ｉｃは０の値から次第に大きくなる（第５図
Ｂ参照）。次いで、スイッチング制御トランジスタＱ３
がオフになると、スイッチング・トランジスタＱ１もオ
フになるのであるが、そのとき、スイッチング・トラン
ジスタＱ１のオン時に蓄積されたキャリアを抵抗ｒ１に
より消失させるようにしている。
がオンすると、スイッチング・トラジスタＱ１がオンす
る。このとき、トランジスタＱ１のコレクタ電圧Ｖｃは
急速に電源電圧Ｅの値に立上がり（第５図Ａ参照）、コ
レクタ電流ｉｃは０の値から次第に大きくなる（第５図
Ｂ参照）。次いで、スイッチング制御トランジスタＱ３
がオフになると、スイッチング・トランジスタＱ１もオ
フになるのであるが、そのとき、スイッチング・トラン
ジスタＱ１のオン時に蓄積されたキャリアを抵抗ｒ１に
より消失させるようにしている。
しかし、この方法では、トランジスタＱ１のオン時にお
けるエミッタ・ベース間電圧ＶＢＥがトランジスタＱ１
のオフ時に抵抗ｒ１の両端に与えられ、この電圧ＶＢＥ
（０．６ボルト程度）によって抵抗ｒ１に流れる電流が
決まるので、蓄積キャリアの消失時間を短縮しようとし
ても抵抗ｒ１により制限されて十分な効果が得られな
い。第５図は第４図の動作状況を示す波形図で、同図Ａ
はトランジスタＱ１のコレクタ電圧Ｖｃ、同図Ｂはその
コレクタ電流ｉｃを示す。すなわち、コレクタ電圧Ｖｃ
は、トラジスタＱ１がオフ動作に入っても斜線を付して
示すように直ちに０にならず、コレクタ電流ｉｃも同様
に立下がりが遅れる。したがって、このオフ時間になっ
ても残留するコレクタ電圧Ｖｃとコレクタ電流ｉｃの積
によって決まる電力が消費される。第５図Ｃに、これを
ＰQ1として示す。このように、第４図の回路は安価であ
るが効率が悪い。
けるエミッタ・ベース間電圧ＶＢＥがトランジスタＱ１
のオフ時に抵抗ｒ１の両端に与えられ、この電圧ＶＢＥ
（０．６ボルト程度）によって抵抗ｒ１に流れる電流が
決まるので、蓄積キャリアの消失時間を短縮しようとし
ても抵抗ｒ１により制限されて十分な効果が得られな
い。第５図は第４図の動作状況を示す波形図で、同図Ａ
はトランジスタＱ１のコレクタ電圧Ｖｃ、同図Ｂはその
コレクタ電流ｉｃを示す。すなわち、コレクタ電圧Ｖｃ
は、トラジスタＱ１がオフ動作に入っても斜線を付して
示すように直ちに０にならず、コレクタ電流ｉｃも同様
に立下がりが遅れる。したがって、このオフ時間になっ
ても残留するコレクタ電圧Ｖｃとコレクタ電流ｉｃの積
によって決まる電力が消費される。第５図Ｃに、これを
ＰQ1として示す。このように、第４図の回路は安価であ
るが効率が悪い。
このような電力損失ＰQ1を低減させるため、更に蓄積キ
ャリアの消失時間を短縮したものが考えられた。第６図
は、かかるスイッチング駆動回路を具えたスイッチング
・レギュレータを示す回路図である。同図において、第
４図と対応する部分には同一の符号を付して説明を省略
する。Ｑ21は蓄積キャリア消失用トランジスタ、Ｑ22は
駆動トランジスタである。スイッチング制御トランジス
タＱ３がオンすると、駆動トランジスタＱ22がオンし、
スイッチング・トランジスタＱ１がオンする。このと
き、蓄積キャリア消失用トランジスタＱ21はオフであ
る。次いで、スイッチング制御トランジスタＱ３がオフ
となり駆動トランジスタＱ22がオフ、スイッチング・ト
ランジスタＱ１がオフになると、蓄積キャリア消失用ト
ランジスタＱ21がオンして蓄積キャリアは短時間で消失
する。第６図の回路は、本件出願人がさきに実願昭59-1
29675号において開示したもので、詳細はその明細書を
参照されたい。
ャリアの消失時間を短縮したものが考えられた。第６図
は、かかるスイッチング駆動回路を具えたスイッチング
・レギュレータを示す回路図である。同図において、第
４図と対応する部分には同一の符号を付して説明を省略
する。Ｑ21は蓄積キャリア消失用トランジスタ、Ｑ22は
駆動トランジスタである。スイッチング制御トランジス
タＱ３がオンすると、駆動トランジスタＱ22がオンし、
スイッチング・トランジスタＱ１がオンする。このと
き、蓄積キャリア消失用トランジスタＱ21はオフであ
る。次いで、スイッチング制御トランジスタＱ３がオフ
となり駆動トランジスタＱ22がオフ、スイッチング・ト
ランジスタＱ１がオフになると、蓄積キャリア消失用ト
ランジスタＱ21がオンして蓄積キャリアは短時間で消失
する。第６図の回路は、本件出願人がさきに実願昭59-1
29675号において開示したもので、詳細はその明細書を
参照されたい。
第６図の回路構成によれば、蓄積キャリヤの消失時間を
短縮して効率を上げることができるが、部品点数が多く
コストが高くなる欠点がある。
短縮して効率を上げることができるが、部品点数が多く
コストが高くなる欠点がある。
したがって、本発明は、部品数が少なく低コストで且つ
高効率のスイッング駆動回路を提供しようとするもので
ある。
高効率のスイッング駆動回路を提供しようとするもので
ある。
本発明は、スイッチング・トランジスタＱ１のエミッタ
・ベース間にスイッチング・トランジスタ蓄積キャリア
放電用トランジスタ（第１図のＱ２）のコレクタ・エミ
ッタ接合を接続し、このスイッチング・トラジスタ蓄積
キャリア放電用トランジスタのベースを抵抗を介して直
流入力端Ｐ１に接続すると共に充放電用コンデンサ（第
１図のＣ１）を介してスイッチング制御トランジスタＱ
３の出力端に接続した。
・ベース間にスイッチング・トランジスタ蓄積キャリア
放電用トランジスタ（第１図のＱ２）のコレクタ・エミ
ッタ接合を接続し、このスイッチング・トラジスタ蓄積
キャリア放電用トランジスタのベースを抵抗を介して直
流入力端Ｐ１に接続すると共に充放電用コンデンサ（第
１図のＣ１）を介してスイッチング制御トランジスタＱ
３の出力端に接続した。
スイッチング制御トラジスタＱ３がオンし、スイッチン
グ・トラジスタＱ１がオンしているときに直流入力によ
って充放電用コンデンサＣ１が充電され、スイッチング
制御トランジスタＱ３がオフになり、スイッチング・ト
ランジスタＱ１がオフになると、充放電用コンデンサＣ
１の電荷が蓄積キャリア放電用トランジスタＱ２を経由
して放電し、この瞬間にスイッチング・トランジスタＱ
１に残っている蓄積キャリアがこの蓄積キャリア放電用
トランジスタＱ２を介して放電される。
グ・トラジスタＱ１がオンしているときに直流入力によ
って充放電用コンデンサＣ１が充電され、スイッチング
制御トランジスタＱ３がオフになり、スイッチング・ト
ランジスタＱ１がオフになると、充放電用コンデンサＣ
１の電荷が蓄積キャリア放電用トランジスタＱ２を経由
して放電し、この瞬間にスイッチング・トランジスタＱ
１に残っている蓄積キャリアがこの蓄積キャリア放電用
トランジスタＱ２を介して放電される。
以下、図面により本発明の実施例を述べる。
第１図は、本発明の第１の実施例を示す回路図である。
図の例は、本発明をスイッチング・レギュレータに適用
したもので、これまで説明した部分には同じ符号が付し
てある。第１図において、Ｑ２はスイッチング・トラン
ジスタ蓄積キャリア放電用トランジスタ、Ｒ１，Ｒ２及
びＲ３は抵抗、Ｃ１は充放電用コンデンサである。
図の例は、本発明をスイッチング・レギュレータに適用
したもので、これまで説明した部分には同じ符号が付し
てある。第１図において、Ｑ２はスイッチング・トラン
ジスタ蓄積キャリア放電用トランジスタ、Ｒ１，Ｒ２及
びＲ３は抵抗、Ｃ１は充放電用コンデンサである。
第３図は第１図の動作説明用波形図で、同図Ａはスイッ
チング・トランジスタＱ１のエミッタ・コレクタ間電圧
ＶCE、同図Ｂはスイッチング・トランジスタ蓄積キャリ
ア放電用トランジスタＱ２のコレクタ電流Ｉｃを示す。
スイッチング制御トランジスタＱ３がオンすると、スイ
ッチング・トランジスタＱ１はオンとなるが、このオン
の間に、直流入力端Ｐ１より抵抗Ｒ１，Ｒ２を通して充
放電用コンデンサＣ１に充電が行われる。次いで、スイ
ッチング制御トランジスタＱ３がオフになると、スイッ
チング・トランジスタＱ１はオフとなるが、スイッチン
グ制御トランジスタＱ３がオフとなる瞬間にトランジス
タＱ２のベース電位が上昇するので、コンデンサＣ１の
電荷はトランジスタＱ２のベース間を通って放電する。
ここに、トランジスタＱ３がオフになる前に放電されな
いように、コンデンサＣ１の充電時定数は十分大きくし
ておく。これによりトランジスタＣ２はオンとなり（第
３図Ｂ参照）、その瞬間に、スイッチング・トランジス
タＱ１に残っている蓄積キャリアはトラジスタＱ２を介
して放電する。したがって、スイッチング・トラジスタ
Ｑ１の立下がり時間は、大幅に短縮される。
チング・トランジスタＱ１のエミッタ・コレクタ間電圧
ＶCE、同図Ｂはスイッチング・トランジスタ蓄積キャリ
ア放電用トランジスタＱ２のコレクタ電流Ｉｃを示す。
スイッチング制御トランジスタＱ３がオンすると、スイ
ッチング・トランジスタＱ１はオンとなるが、このオン
の間に、直流入力端Ｐ１より抵抗Ｒ１，Ｒ２を通して充
放電用コンデンサＣ１に充電が行われる。次いで、スイ
ッチング制御トランジスタＱ３がオフになると、スイッ
チング・トランジスタＱ１はオフとなるが、スイッチン
グ制御トランジスタＱ３がオフとなる瞬間にトランジス
タＱ２のベース電位が上昇するので、コンデンサＣ１の
電荷はトランジスタＱ２のベース間を通って放電する。
ここに、トランジスタＱ３がオフになる前に放電されな
いように、コンデンサＣ１の充電時定数は十分大きくし
ておく。これによりトランジスタＣ２はオンとなり（第
３図Ｂ参照）、その瞬間に、スイッチング・トランジス
タＱ１に残っている蓄積キャリアはトラジスタＱ２を介
して放電する。したがって、スイッチング・トラジスタ
Ｑ１の立下がり時間は、大幅に短縮される。
第２図は、本発明の第２の実施例の要部を示す回路図で
ある。本例は、スイッチング・トランジスタ蓄積キャリ
ア放電用トランジスタとして複合トランジスタ（デジタ
ル・トランジスタなど）を利用したものである。図で
は、直流化回路(2)を省略してある。(4)は複合トランジ
スタを示し、その中に２つの抵抗が図のように内蔵され
ている。そこで、一方の抵抗を第１図のＲ２と同様に用
い、他方の抵抗Ｒ12を、スイッチング・トランジスタＱ
１のエミッタ・ベース間に接続した抵抗Ｒ11と共に第１
図のＲ１と同様に用いる。つまり、第２図の例では、複
合トラジスタ(4)の中のトランジスタＱ２′が第１図の
スイッチング・トラジスタ蓄積キャリア放電用トランジ
スタＱ２に対応し、抵抗Ｒ11とＲ12の直列接続が第１図
のＲ１に対応している。本例においても、第１図の例と
同様な作用効果が得られる。
ある。本例は、スイッチング・トランジスタ蓄積キャリ
ア放電用トランジスタとして複合トランジスタ（デジタ
ル・トランジスタなど）を利用したものである。図で
は、直流化回路(2)を省略してある。(4)は複合トランジ
スタを示し、その中に２つの抵抗が図のように内蔵され
ている。そこで、一方の抵抗を第１図のＲ２と同様に用
い、他方の抵抗Ｒ12を、スイッチング・トランジスタＱ
１のエミッタ・ベース間に接続した抵抗Ｒ11と共に第１
図のＲ１と同様に用いる。つまり、第２図の例では、複
合トラジスタ(4)の中のトランジスタＱ２′が第１図の
スイッチング・トラジスタ蓄積キャリア放電用トランジ
スタＱ２に対応し、抵抗Ｒ11とＲ12の直列接続が第１図
のＲ１に対応している。本例においても、第１図の例と
同様な作用効果が得られる。
なお、上述では本発明をスイッチング・レギュレータに
実施した例のみ示したが、他のオン・オフ型のスイチッ
ググ回路に適用してもよい。また、トラジスタＱ１，Ｑ
２，Ｑ２′に導電型式の異なるものを用いることもでき
る。更に、第１図において抵抗Ｒ２を省略してもよい。
実施した例のみ示したが、他のオン・オフ型のスイチッ
ググ回路に適用してもよい。また、トラジスタＱ１，Ｑ
２，Ｑ２′に導電型式の異なるものを用いることもでき
る。更に、第１図において抵抗Ｒ２を省略してもよい。
以上説明したとおり、本発明によれば、部品点数が大幅
に減少しコストが低下するのみならず、従来（第６図）
のトラジスタを２石使用するものと同等又はそれ以上の
高効率のスイッチング駆動回路が得られる。
に減少しコストが低下するのみならず、従来（第６図）
のトラジスタを２石使用するものと同等又はそれ以上の
高効率のスイッチング駆動回路が得られる。
また、本発明では、スイッチングトンラジスタの入力側
と充放電用コンデンサを接続する抵抗を所定値に選定す
ることにより充放電用コンデンサの充電時定数を大きく
し、またコンデンサを含むトランジスタ蓄積キャリア放
電用トラジスタのベース電流回路のインピーダンスを小
さく選定することによって、放電時定数を小さく設定し
たので充放電コンデンサの充電素子にダイオードを用い
ることなく抵抗を用いることができ、回路の状況に応じ
た部品の選択が幅広く行える。
と充放電用コンデンサを接続する抵抗を所定値に選定す
ることにより充放電用コンデンサの充電時定数を大きく
し、またコンデンサを含むトランジスタ蓄積キャリア放
電用トラジスタのベース電流回路のインピーダンスを小
さく選定することによって、放電時定数を小さく設定し
たので充放電コンデンサの充電素子にダイオードを用い
ることなく抵抗を用いることができ、回路の状況に応じ
た部品の選択が幅広く行える。
第１図は本発明の第１の実施例を示す回路図、第２図は
本発明の第２の実施例の要部を示す回路図、第３図は第
１図の動作を示す波形図、第４図は従来例を示す回路
図、第５図はその動作を示す波形図、第６図は第４図の
改良例を示す回路図である。 Ｑ１…スイッチング・トランジスタ、Ｑ２（Ｑ２′）・
・・スイッチング・トランジスタ蓄積キャリア放電用ト
ランジスタ、Ｑ３・・・スイッチング制御トランジス
タ、Ｅ・・・直流入力、Ｐ１・・・直流入力端、Ｒ
１（Ｒ11，Ｒ12）・・・充電抵抗、Ｃ１・・・充放電用
コンデンサ。
本発明の第２の実施例の要部を示す回路図、第３図は第
１図の動作を示す波形図、第４図は従来例を示す回路
図、第５図はその動作を示す波形図、第６図は第４図の
改良例を示す回路図である。 Ｑ１…スイッチング・トランジスタ、Ｑ２（Ｑ２′）・
・・スイッチング・トランジスタ蓄積キャリア放電用ト
ランジスタ、Ｑ３・・・スイッチング制御トランジス
タ、Ｅ・・・直流入力、Ｐ１・・・直流入力端、Ｒ
１（Ｒ11，Ｒ12）・・・充電抵抗、Ｃ１・・・充放電用
コンデンサ。
Claims (1)
- 【請求項１】オン・オフ動作により直流入力をスイッチ
ングするスイッチング・トランジスタと、 上記スイッチング・トランジスタのエミッタ・ベース間
にコレクタ・エミッタ接合を接続したスイッチング・ト
ランジスタ蓄積キャリア放電用トランジスタと、 出力端が上記スイッチング・トランジスタのベースに接
続され、オン・オフ動作により上記スイッチング・トラ
ジスタの動作を制御するスイッチング制御トランジスタ
と、 上記スイッチング・トランジスタ蓄積キャリア放電用ト
ランジスタのベースと上記直流入力端の間に接続された
充電抵抗と、 上記充電抵抗と上記スイッチング制御トラジスタの出力
端の間に接続され、上記充電抵抗との間で設定される時
定数が上記スイッチング・トランジスタのオン期間より
大と成されると共に、上記スイッチング・トランジスタ
蓄積キャリア放電用トランジスタのベース電流回路を含
む放電回路の時定数が上記スイッチング・トランジスタ
のオン期間に対して小さく設定された充放電用コンデン
サと、 を具えたスイッチング駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59280638A JPH065985B2 (ja) | 1984-12-26 | 1984-12-26 | スイツチング駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59280638A JPH065985B2 (ja) | 1984-12-26 | 1984-12-26 | スイツチング駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61154479A JPS61154479A (ja) | 1986-07-14 |
| JPH065985B2 true JPH065985B2 (ja) | 1994-01-19 |
Family
ID=17627842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59280638A Expired - Lifetime JPH065985B2 (ja) | 1984-12-26 | 1984-12-26 | スイツチング駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065985B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6385924U (ja) * | 1986-11-21 | 1988-06-04 | ||
| JPH0237590U (ja) * | 1988-09-02 | 1990-03-13 | ||
| JP2628210B2 (ja) * | 1989-04-20 | 1997-07-09 | 富士通株式会社 | スイッチング回路 |
-
1984
- 1984-12-26 JP JP59280638A patent/JPH065985B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61154479A (ja) | 1986-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806843A (en) | D.C. voltage supply circuit | |
| JPS631039B2 (ja) | ||
| JPH033186B2 (ja) | ||
| US4056734A (en) | Compensated base drive circuit to regulate saturated transistor current gain | |
| JPS5989573A (ja) | 電子スイツチ装置 | |
| JPH065985B2 (ja) | スイツチング駆動回路 | |
| JPH07255168A (ja) | 複数の信号を生成するためのｄｃ／ｄｃコンバータ | |
| JPS5879494A (ja) | 直流給電形電子モ−タ用コミユテ−タ | |
| JPH028550Y2 (ja) | ||
| JP2652583B2 (ja) | スィツチング電源装置 | |
| JPH0215129Y2 (ja) | ||
| JPS63182913A (ja) | 電界効果トランジスタの駆動回路 | |
| JPH0130852Y2 (ja) | ||
| JPS614462A (ja) | 電源制御回路 | |
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JPS6219100Y2 (ja) | ||
| JP3008029U (ja) | ターンオフタイム改善回路 | |
| JPS6149221A (ja) | 電源装置 | |
| JPS62164312A (ja) | Ｍｏｓ ｆｅｔの駆動回路 | |
| JPH066629Y2 (ja) | スイツチング回路 | |
| JPS635296Y2 (ja) | ||
| JPH022704A (ja) | 半導体スイッチング素子の駆動回路 | |
| JPH0687653B2 (ja) | 電力制御回路 | |
| JPH043130B2 (ja) | ||
| JPH077910B2 (ja) | パワ−オン・リセツト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |