JPH0726748Y2 - リセット回路 - Google Patents

Description

【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、リセット回路に関する。

（ロ）従来の技術 従来、電源検出端子及びリセット端子を有するマイクロ
コンピュータのリセット回路としては、第２図の如き回
路が知られている。

第２図において、（１）は各種動作を司るマイクロコン
ピュータで、電源端子（1a）と、接地端子（1b）と、停
電検出端子（1c）と、リセット端子（1d）とを有してい
る。（２）は電源（V_DD）と電源端子（1a）との間に接
続された逆流防止用ダイオード、（３）はバックアップ
用の大容量コンデンサ、（４）は電流制限用抵抗、
（５）は停電検出回路で、ツェナーダイオード（5a）
と、トランジスタ（5b）と、抵抗（5c）（5d）と、シュ
ミットトリガー入力型のインバータ（5e）とより構成さ
れている。（６）はリセット回路で、抵抗（6a）と、コ
ンデンサ（6b）と、ダイオード（6c）と、シュミットト
リガー入力型インバータ（6d）（6e）（6f）とより構成
されている。

第２図において、電源が投入されると、停電検出回路
（５）はトランジスタ（5b）がオンになる為、インバー
タ（5e）の出力はＨレベルにある。

一方、リセット回路（６）は抵抗（6a）及びコンデンサ
（6b）の時定数にて定まる時間後、リセット端子（1d）
にＨレベルのリセット信号を供給し、マイクロコンピュ
ータをリセットする。

斯る状態より停電すると、抵抗（5d）の両端電圧が低下
するため、トランジスタ（5b）がオフになりインバータ
（5e）の出力がＬレベルになる。

マイクロコンピュータは、停電検出端子のレベルを判定
し、停電状態にあることを判定すると、停電処理（例え
ば、内蔵のRAMにチェック用のデータを書き込む）を行
った後、消費電流の少ないバックアップモードに移行す
る。

そして、停電状態から復帰すると、前述したようにリセ
ットがかかるので、イニシャル処理（例えば、RAMのデ
ータをチェックし、停電時に設定されたデータが残って
いれば停電復帰処理を行い、残っていなければ初期設定
する）を行う。

（ハ）考案が解決しようとする課題 上記従来の技術では、停電の時間が短い場合にリセット
回路を構成するコンデンサの放電が十分成されず、停電
復帰時にリセットをかけることができないという問題が
あった。

（ニ）課題を解決するための手段 上記の点に鑑み、本考案は停電検出端子及びリセット端
子を有するマイクロコンピュータのリセット回路であっ
て、電源のオン／オフを検出する第１トランジスタと、
この第１トランジスタにて制御され、停電時に前記マイ
クロコンピュータの停電検出端子に停電検出信号を供給
する第２トランジスタと、電源立ち上がり時に前記マイ
クロコンピュータのリセット端子にリセット信号を供給
する第３トランジスタと、前記第１トランジスタにて制
御され、停電時に前記第３トランジスタの出力を側路す
る第４トランジスタとよりなることを特徴とする。

（ホ）作用 本考案によれば、停電復帰時に第３トランジスタからの
リセット信号にて確実にマイクロコンピュータがリセッ
トされる。

（ヘ）実施例 第１図は本考案の一実施例を示す図で、第２図と同一部
分には同一符号を付すと共にその説明を省略する。

第１図において、（７）は定電圧電源回路で、トランジ
スタ（7a）と、このトランジスタ（7a）のベースと基準
電位点との間に接続されたツェナーダイオード（7b）
と、抵抗（7c）（7d）と、コンデンサ（7e）とより構成
されている。（８）は第１トランジスタで、ベースが抵
抗（９）を介してツェナーダイオード（10）と抵抗（1
1）の接続中点に接続されている。（12）は第１トラン
ジスタ（８）にて制御され、停電時にマイクロコンピュ
ータ（１）の停電検出端子（1c）にＬレベルの検出信号
を供給する第２トランジスタ、（13）は電源立ち上がり
時にマイクロコンピュータ（１）にＨレベルのリセット
信号を供給する第３トランジスタで、ベースに抵抗（1
4）を介してコンデンサ（15）及び抵抗（16）よりなる
時定数回路が接続されている。（17）は第１トランジス
タ（８）にて制御され、停電時に第３トランジスタ（1
3）のコレクタを接地する第４トランジスタ、（18）は
第１トランジスタ（８）にて制御される第５トランジス
タで、コレクタがコンデンサ（15）と抵抗（16）の接続
中点に接続されている。

次に、動作について説明する。

今、電源が投入され、電源電圧が定電圧電源回路（７）
のツェナーダイオード（7b）のツェナー電圧を越える
と、トランジスタ（7a）がオンとなり、マイクロコンピ
ュータ（１）に電源が供給される。

又、ツェナーダイオード（10）のツェナー電圧をを越え
ると、抵抗（11）を介して第１トランジスタ（８）にバ
イアスが供給され、第１トランジスタ（８）がオンとな
る。この時、コンデンサ（15）は充電されていないため
第３トランジスタ（13）はオフ状態にあり、又第３トラ
ンジスタ（17）もオフ状態にあるためマイクロコンピュ
ータ（１）のリセット端子にＨレベルのリセット信号が
供給され、マイクロコンピュータはリセット処理を行
う。

そして、コンデンサ（15）の充電が完了し、第３トラン
ジスタ（13）がオンになると、リセット端子はＬレベル
になり、リセット信号の供給が解除される。

斯る状態より停電すると、第１トランジスタ（８）がオ
フになるため、トランジスタ（12）（17）（18）がオン
になり、マイクロコンピュータの停電検出端子がＬレベ
ルになると共にリセット端子がＬレベルになる。又、コ
ンデンサ（15）の充電電荷が放電される。

従って、マイクロコンピュータは停電状態になったこと
を判定して停電処理を行う。

尚、停電処理中には第４トランジスタがオンになるた
め、リセットがかかることはなく、又コンデンサは急速
放電されるため、停電時間が短い場合でもリセットが確
実に達成される。

（ト）考案の効果 本考案によれば、簡単な回路構成にて停電時のリセット
動作を確実に達成することができる。

【図面の簡単な説明】

第１図は本考案の一実施例を示す図、第２図は従来例を
示す図である。 （１）……マイクロコンピュータ，（1c）……停電検出
端子，（1d）……リセット端子，（８）……第１トラン
ジスタ，（12）……第２トランジスタ，（13）……第３
トランジスタ，（17）……第４トランジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】停電検出端子及びリセット端子を有するマ
   イクロコンピュータのリセット回路であって、電源電圧
   の有無によって停電を検出する第１トランジスタと、こ
   の第１トランジスタにて制御され、停電時に前記マイク
   ロコンピュータの停電検出端子に停電検出信号を供給す
   る第２トランジスタと、電源立ち上がり時に前記マイク
   ロコンピュータのリセット端子にリセット信号を供給す
   る第３トランジスタと、この第３トランジスタの前段に
   設けられたコンデンサを含む時定数回路と、前記第１ト
   ランジスタにて制御され、停電時に前記第３トランジス
   タの出力を側路する第４トランジスタと、前記第１トラ
   ンジスタにて制御され、停電時に前記時定数回路におけ
   るコンデンサの蓄積電荷を放電する第５トランジスタと
   よりなることを特徴とするリセット回路。