JPH0426902Y2 - - Google Patents
Info
- Publication number
- JPH0426902Y2 JPH0426902Y2 JP3761385U JP3761385U JPH0426902Y2 JP H0426902 Y2 JPH0426902 Y2 JP H0426902Y2 JP 3761385 U JP3761385 U JP 3761385U JP 3761385 U JP3761385 U JP 3761385U JP H0426902 Y2 JPH0426902 Y2 JP H0426902Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- capacitor
- microcomputer
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 30
- 238000007599 discharging Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、停電等により電源供給が遮断された
場合、バツクアツプ電圧の供給を受け、メモリや
レジスタの内容を保持するためのパワーダウン機
能を有するマイクロコンピユータのリセツト回路
に関する。
場合、バツクアツプ電圧の供給を受け、メモリや
レジスタの内容を保持するためのパワーダウン機
能を有するマイクロコンピユータのリセツト回路
に関する。
(ロ) 従来の技術
一般的に、パワーダウン機能、即ち、スタンバ
イ機能やホールド機能を有するマイクロコンピユ
ータは、ホールド端子及びホールド命令を有して
おり、例えば、電源が遮断されバツクアツプ状態
になつたとき、ホールド端子に印加された電源に
拘わる信号により電源の遮断を検出し、ホールド
命令を実行してパワーダウン状態になる。この状
態から電源が復帰した後、再び動作を開始させる
ためには、リセツト端子にリセツト信号を印加し
ていた。リセツトが解除されると動作の開始がイ
ニシヤルリセツトの状態からか、あるいは、ホー
ルド状態からかを判定していた。
イ機能やホールド機能を有するマイクロコンピユ
ータは、ホールド端子及びホールド命令を有して
おり、例えば、電源が遮断されバツクアツプ状態
になつたとき、ホールド端子に印加された電源に
拘わる信号により電源の遮断を検出し、ホールド
命令を実行してパワーダウン状態になる。この状
態から電源が復帰した後、再び動作を開始させる
ためには、リセツト端子にリセツト信号を印加し
ていた。リセツトが解除されると動作の開始がイ
ニシヤルリセツトの状態からか、あるいは、ホー
ルド状態からかを判定していた。
このようなマイクロコンピユータの起動につい
ては、本願出願人が昭和58年11月30日に発行した
「マイコン資料シリーズNo.13LC6500シリーズユー
ザーズマニユアル」に記載されている。
ては、本願出願人が昭和58年11月30日に発行した
「マイコン資料シリーズNo.13LC6500シリーズユー
ザーズマニユアル」に記載されている。
(ハ) 考案が解決しようとする問題点
しかしながら、従来のマイクロコンピユータ
は、パワーダウン機能を実現するために、リセツ
ト端子、ホールド端子、及び、バツクアツプ状態
を検出するための端子が必要であり、特に、ホー
ルド端子に拘わる内部回路が複雑となり、マイク
ロコンピユータを再起動させる動作が煩雑となる
欠点があつた。
は、パワーダウン機能を実現するために、リセツ
ト端子、ホールド端子、及び、バツクアツプ状態
を検出するための端子が必要であり、特に、ホー
ルド端子に拘わる内部回路が複雑となり、マイク
ロコンピユータを再起動させる動作が煩雑となる
欠点があつた。
そこで、リセツト端子にリセツト信号と異なる
電位を印加した状態でホールド命令を実行したと
きパワーダウン状態となり、リセツト信号の印加
で起動する機能、即ち、ホールド端子の不要なマ
イクロコンピユータが開発された。このようなマ
イクロコンピユータでは、電源が遮断された場合
にはリセツト信号と異なる電位を供給し、電源が
復帰した場合には必ずリセツト信号を印加する特
別なリセツト回路が必要となり、単に抵抗とコン
デンサを用いた時定数回路で実現することはでき
ない。
電位を印加した状態でホールド命令を実行したと
きパワーダウン状態となり、リセツト信号の印加
で起動する機能、即ち、ホールド端子の不要なマ
イクロコンピユータが開発された。このようなマ
イクロコンピユータでは、電源が遮断された場合
にはリセツト信号と異なる電位を供給し、電源が
復帰した場合には必ずリセツト信号を印加する特
別なリセツト回路が必要となり、単に抵抗とコン
デンサを用いた時定数回路で実現することはでき
ない。
(ニ) 問題点を解決するための手段
本考案は上述した点に鑑みて為されたものであ
り、電源が遮断したとき一定期間一定値以上の電
圧をマイクロコンピユータに供給する電圧保持回
路と、前記電源の復帰及び遮断によつてオン及び
オフされるトランジスタと、該トランジスタと前
記電圧保持回路の出力電圧との間に設けられた抵
抗及びコンデンサから成る充電回路と、前記コン
デンサに並列接続された放電回路とを備え、前記
コンデンサの端子電圧がリセツト信号として前記
マイクロコンピユータのリセツト端子に供給され
るものである。
り、電源が遮断したとき一定期間一定値以上の電
圧をマイクロコンピユータに供給する電圧保持回
路と、前記電源の復帰及び遮断によつてオン及び
オフされるトランジスタと、該トランジスタと前
記電圧保持回路の出力電圧との間に設けられた抵
抗及びコンデンサから成る充電回路と、前記コン
デンサに並列接続された放電回路とを備え、前記
コンデンサの端子電圧がリセツト信号として前記
マイクロコンピユータのリセツト端子に供給され
るものである。
(ホ) 作 用
本考案によれば、電源が遮断された状態から復
帰するとトランジスタがオンとなり、電圧保持回
路から充電回路を構成するコンデンサに充電電流
が流れるが、充電回路の時定数によりコンデンサ
の端子電圧がマイクロコンピユータのリセツト入
力のスレツシヨルド電圧となるまでの期間がリセ
ツト信号となり、また、電源が遮断されるとトラ
ンジスタがオフとなりコンデンサの端子電圧は電
圧保持回路の出力電圧に引き上げられると共に、
次に電源が復帰した場合、コンデンサに充電電流
が流れるように、コンデンサの電荷が放電回路に
よつて放置されることにより、電源が遮断した場
合にはリセツト信号と異なる電位が得られ、ま
た、電源が復帰した場合には必ずリセツト信号が
得られるものである。
帰するとトランジスタがオンとなり、電圧保持回
路から充電回路を構成するコンデンサに充電電流
が流れるが、充電回路の時定数によりコンデンサ
の端子電圧がマイクロコンピユータのリセツト入
力のスレツシヨルド電圧となるまでの期間がリセ
ツト信号となり、また、電源が遮断されるとトラ
ンジスタがオフとなりコンデンサの端子電圧は電
圧保持回路の出力電圧に引き上げられると共に、
次に電源が復帰した場合、コンデンサに充電電流
が流れるように、コンデンサの電荷が放電回路に
よつて放置されることにより、電源が遮断した場
合にはリセツト信号と異なる電位が得られ、ま
た、電源が復帰した場合には必ずリセツト信号が
得られるものである。
(ヘ) 実施例
第１図は本考案の実施例を示す回路図である。
電圧保持回路１は、電源が遮断されたとき、マイ
クロコンピユータ２のメモリやレジスタの内容を
保持するために必要な電圧を供給するバツクアツ
プ電源であり、逆流防止用のダイオード３と抵抗
４及び大容量のコンデンサ５とから構成され、電
圧保持回路１の電圧出力VOUTはマイクロコンピ
ユータ２の電源端子VDDに接続される。トランジ
スタ６のベースには電源VINが抵抗７，８で分割
されて印加され、トランジスタ６のオン及びオフ
は電源VINによつて制御される。一方、トランジ
スタ６のコレクタと電圧保持回路１の電圧出力
VOUTの間には充電回路を構成する抵抗９及びコ
ンデンサ１０が直列接続され、また、コンデンサ
１０の両端には、並列接続関係になりコンデンサ
１０の放電回路を形成するダイオード１１及び抵
抗１２が接続される。更に、ダイオード１１と抵
抗１２の接続点は、抵抗９の一端と同様電圧保持
回路１の電圧出力VOUTに接続され、コンデンサ
１０と抵抗９及びダイオード１１の接続点は、リ
セツト信号出力としてマイクロコンピユータ２の
リセツト端子RESに接続される。また、マイク
ロコンピユータ２の入力の一つInには電源VINが
接続され、マイクロコンピユータ２のプログラム
によつて電源VINが遮断されたか否かが定期的に
判定される。尚、充電回路を構成する抵抗９はマ
イクロコンピユータ２内に設けられたリセツト端
子RESのプルアツプ抵抗を利用することもでき
る。
電圧保持回路１は、電源が遮断されたとき、マイ
クロコンピユータ２のメモリやレジスタの内容を
保持するために必要な電圧を供給するバツクアツ
プ電源であり、逆流防止用のダイオード３と抵抗
４及び大容量のコンデンサ５とから構成され、電
圧保持回路１の電圧出力VOUTはマイクロコンピ
ユータ２の電源端子VDDに接続される。トランジ
スタ６のベースには電源VINが抵抗７，８で分割
されて印加され、トランジスタ６のオン及びオフ
は電源VINによつて制御される。一方、トランジ
スタ６のコレクタと電圧保持回路１の電圧出力
VOUTの間には充電回路を構成する抵抗９及びコ
ンデンサ１０が直列接続され、また、コンデンサ
１０の両端には、並列接続関係になりコンデンサ
１０の放電回路を形成するダイオード１１及び抵
抗１２が接続される。更に、ダイオード１１と抵
抗１２の接続点は、抵抗９の一端と同様電圧保持
回路１の電圧出力VOUTに接続され、コンデンサ
１０と抵抗９及びダイオード１１の接続点は、リ
セツト信号出力としてマイクロコンピユータ２の
リセツト端子RESに接続される。また、マイク
ロコンピユータ２の入力の一つInには電源VINが
接続され、マイクロコンピユータ２のプログラム
によつて電源VINが遮断されたか否かが定期的に
判定される。尚、充電回路を構成する抵抗９はマ
イクロコンピユータ２内に設けられたリセツト端
子RESのプルアツプ抵抗を利用することもでき
る。
第２図は第１図に示された実施例の動作を示す
波形図である。先ずａ点に於いて初期状態から電
源VINが立ち上がる（通電する）とマイクロコン
ピユータの電源端子VDDには略VINと同じ電圧が
印加される。また、ダイオード３及び抵抗４を介
してコンデンサ５に充電電流が流れ、コンデンサ
５の端子電圧Vcは破線の如く上昇する。一方、
電源VINが立ち上がることによりトランジスタ６
がオンすると、コンデンサ１０の一端が接地され
ることになり、電圧保持回路１の電圧出力VOUT
から抵抗９を介してコンデンサ１０に充電電流が
流れる。従つて、コンデンサ１０の端子電圧VRES
は抵抗９とコンデンサ１０の時定数に従つて徐々
に上昇する。ここで、コンデンサ１０の端子電圧
VRESがマイクロコンピユータ２のリセツト端子
RES（通常シユミツトインバータが設けられてい
る）のスレツシヨルド電圧VTHのレベルを超える
ｂ点までがマイクロコンピユータ２のリセツト期
間となる。ｂ点を過ぎるとマイクロコンピユータ
２は所定の初期プログラムを実行する。
波形図である。先ずａ点に於いて初期状態から電
源VINが立ち上がる（通電する）とマイクロコン
ピユータの電源端子VDDには略VINと同じ電圧が
印加される。また、ダイオード３及び抵抗４を介
してコンデンサ５に充電電流が流れ、コンデンサ
５の端子電圧Vcは破線の如く上昇する。一方、
電源VINが立ち上がることによりトランジスタ６
がオンすると、コンデンサ１０の一端が接地され
ることになり、電圧保持回路１の電圧出力VOUT
から抵抗９を介してコンデンサ１０に充電電流が
流れる。従つて、コンデンサ１０の端子電圧VRES
は抵抗９とコンデンサ１０の時定数に従つて徐々
に上昇する。ここで、コンデンサ１０の端子電圧
VRESがマイクロコンピユータ２のリセツト端子
RES（通常シユミツトインバータが設けられてい
る）のスレツシヨルド電圧VTHのレベルを超える
ｂ点までがマイクロコンピユータ２のリセツト期
間となる。ｂ点を過ぎるとマイクロコンピユータ
２は所定の初期プログラムを実行する。
次に、ｃ点に於いて、電源VINが遮断された場
合、マイクロコンピユータ２の電源端子VDDには
コンデンサ５から抵抗４を介してバツクアツプ電
圧が供給される。一方、電源VINが遮断すること
によりトランジスタ６がオフすると、コンデンサ
１０の端子電圧VRESは抵抗９によつて電圧保持回
路１の電圧出力VOUT、即ち、バツクアツプ電圧
に引き上げられ、非リセツト状態とする信号とな
る。このとき、コンデンサ１０に充電された電荷
はダイオード１１及び抵抗１２で形成される放電
回路によつて速やかに放電される。この放電回路
の時定数は、抵抗９とコンデンサ１０の時定数に
比べ十分に小さい。この状態に於いてマイクロコ
ンピユータ２は入力Inの信号を判定することによ
り電源VINが遮断されたことを認識し、ホールド
命令を実行しパワーダウン状態、即ち、動作等が
停止され、メモリやレジスタの内容が保持される
状態となる。
合、マイクロコンピユータ２の電源端子VDDには
コンデンサ５から抵抗４を介してバツクアツプ電
圧が供給される。一方、電源VINが遮断すること
によりトランジスタ６がオフすると、コンデンサ
１０の端子電圧VRESは抵抗９によつて電圧保持回
路１の電圧出力VOUT、即ち、バツクアツプ電圧
に引き上げられ、非リセツト状態とする信号とな
る。このとき、コンデンサ１０に充電された電荷
はダイオード１１及び抵抗１２で形成される放電
回路によつて速やかに放電される。この放電回路
の時定数は、抵抗９とコンデンサ１０の時定数に
比べ十分に小さい。この状態に於いてマイクロコ
ンピユータ２は入力Inの信号を判定することによ
り電源VINが遮断されたことを認識し、ホールド
命令を実行しパワーダウン状態、即ち、動作等が
停止され、メモリやレジスタの内容が保持される
状態となる。
その後、ｄ点に於いて、電源VINが復帰する
と、トランジスタ６がオンするため、放電された
コンデンサ１０の端子電圧VRESは接地電位に引き
下げられ、コンデンサ１０には電源VINが出力さ
れた電圧出力VOUTから充電電流が流れる。従つ
て、コンデンサ１０の端子電圧VRESが上昇し、リ
セツト端子RESのスレツシヨルド電圧VTHを超え
るまでの期間、ｄ点からｅ点までがパワーダウン
状態を解除するためのリセツト信号となり、ｅ点
以降、マイクロコンピユータ２はパワーダウン解
除後の動作を行う。
と、トランジスタ６がオンするため、放電された
コンデンサ１０の端子電圧VRESは接地電位に引き
下げられ、コンデンサ１０には電源VINが出力さ
れた電圧出力VOUTから充電電流が流れる。従つ
て、コンデンサ１０の端子電圧VRESが上昇し、リ
セツト端子RESのスレツシヨルド電圧VTHを超え
るまでの期間、ｄ点からｅ点までがパワーダウン
状態を解除するためのリセツト信号となり、ｅ点
以降、マイクロコンピユータ２はパワーダウン解
除後の動作を行う。
このように電源VINが立ち上がつたときにはト
ランジスタ６がオンとなり、必ず接地電位のリセ
ツト信号が作成され、また、電源VINが遮断され
たときには、トランジスタ６がオフとなり、リセ
ツト端子RESに印加される信号は電圧保持回路
１から供給されるバツクアツプ電圧に保持され
る。
ランジスタ６がオンとなり、必ず接地電位のリセ
ツト信号が作成され、また、電源VINが遮断され
たときには、トランジスタ６がオフとなり、リセ
ツト端子RESに印加される信号は電圧保持回路
１から供給されるバツクアツプ電圧に保持され
る。
(ト) 考案の効果
上述の如く本考案によれば、マイクロコンピユ
ータのリセツト端子に電源が復帰したときは必ず
リセツト信号が印加され、電源が遮断したときに
はリセツト信号と異なる電位が印加されるので、
マイクロコンピユータの動作を確実とすることが
できる。また、その回路も簡単な回路構成で実現
できる利点がある。
ータのリセツト端子に電源が復帰したときは必ず
リセツト信号が印加され、電源が遮断したときに
はリセツト信号と異なる電位が印加されるので、
マイクロコンピユータの動作を確実とすることが
できる。また、その回路も簡単な回路構成で実現
できる利点がある。
第１図は本考案の実施例を示す回路図、第２図
は第１図に示された実施例の動作を示す波形図で
ある。 １……電圧保持回路、２……マイクロコンピユ
ータ、６……トランジスタ、４，７，８，９，１
２……抵抗、５，１０……コンデンサ、３，１１
……ダイオード。
は第１図に示された実施例の動作を示す波形図で
ある。 １……電圧保持回路、２……マイクロコンピユ
ータ、６……トランジスタ、４，７，８，９，１
２……抵抗、５，１０……コンデンサ、３，１１
……ダイオード。
Claims (1)
- 電源が遮断したとき一定期間一定値以上の電圧
をマイクロコンピユータの電源端子に供給する電
圧保持回路と、前記電源が遮断したか否かを判定
し、前記電源が遮断したとき前記マイクロコンピ
ユータの動作を停止させるためのホールト命令を
実行する電源判定手段と、前記電源の復帰及び遮
断によつてオン及びオフされるトランジスタと、
該トランジスタと前記電圧保持回路の出力電圧と
の間に設けられた抵抗及びコンデンサから成る充
電回路と、前記コンデンサに並列接続された放電
回路とを備え、前記コンデンサの端子電圧がリセ
ツト信号として前記マイクロコンピユータのリセ
ツト端子に供給されることを特徴とするマイクロ
コンピユータのリセツト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3761385U JPH0426902Y2 (ja) | 1985-03-15 | 1985-03-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3761385U JPH0426902Y2 (ja) | 1985-03-15 | 1985-03-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61155927U JPS61155927U (ja) | 1986-09-27 |
| JPH0426902Y2 true JPH0426902Y2 (ja) | 1992-06-29 |
Family
ID=30543854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3761385U Expired JPH0426902Y2 (ja) | 1985-03-15 | 1985-03-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0426902Y2 (ja) |
-
1985
- 1985-03-15 JP JP3761385U patent/JPH0426902Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61155927U (ja) | 1986-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0630541B2 (ja) | 動作停止及び復帰回路装置 | |
| JPH07160666A (ja) | マイクロコンピュータのリセット装置 | |
| JPH0426902Y2 (ja) | ||
| US4845467A (en) | Keyboard having microcomputerized encoder | |
| JPH0142002B2 (ja) | ||
| JPH0342496Y2 (ja) | ||
| JPH0418031Y2 (ja) | ||
| JPS6225794Y2 (ja) | ||
| JPH0237063Y2 (ja) | ||
| JPH0519911A (ja) | 電源回路 | |
| JPH0132139Y2 (ja) | ||
| JPH0726748Y2 (ja) | リセット回路 | |
| JPH0435959Y2 (ja) | ||
| JPH069553Y2 (ja) | 電源回路 | |
| JPH063454Y2 (ja) | メモリ用バックアップ回路 | |
| JP2785997B2 (ja) | 情報処理装置の電源投入，切断制御方法 | |
| JPH0638219B2 (ja) | メモリバツクアツプ給電される処理装置 | |
| JPS6165522A (ja) | 電源電圧検出回路 | |
| JPH0421232Y2 (ja) | ||
| JPH0315767B2 (ja) | ||
| JPH022165B2 (ja) | ||
| JPS6234359Y2 (ja) | ||
| JPH0311572B2 (ja) | ||
| JPH0751628Y2 (ja) | マイクロコンピユーターのリセット装置 | |
| JP3178129B2 (ja) | メモリバックアップ保護装置 |