JPH0132139Y2 - - Google Patents

Description

【考案の詳細な説明】 技術分野 本考案は、マイクロコンピユータの出力ポート
から発生される所定周期のパルス信号を監視する
ことにより暴走を検出する暴走検出回路に関し、
特にパルス信号の周期変化に対しても監視するこ
とが出来るマイクロコンピユータ用暴走検出回路
に関するものである。

背景技術 近年、電子技術の急速な発達に伴なつて、各種
装置の制御部分にマイクロコンピユータが使用さ
れる傾向にある。この場合、マイクロコンピユー
タを用いる上で最も重要な事は、マイクロコンピ
ユータの暴走時に於けるフエールセーフ制御を確
実に行なうことである。このために、マイクロコ
ンピユータの使用に際しては、マイクロコンピユ
ータの動作を常時監視し、暴走状態が発生すると
マイクロコンピユータにリセツト制御を加える暴
走制御回路が用いられている。

この場合、暴走制御回路としては、正常動作時
にマイクロコンピユータの出力ポートから予め定
められた周期の信号として出力されるデツトマン
パルスを監視する様に構成されており、このデツ
トマンパルスが発生されなくなつた時、つまりマ
イクロコンピユータのデツトマンパルスを発生す
る出力ポートが“Ｈ”または“Ｌ”に固定された
時を暴走状態と認別してリセツト信号の発生を行
なうものである。

しかしながら、上記構成による従来の暴走検出
回路は出力ポートが“Ｈ”または“Ｌ”に固定さ
れた時のみに暴走を検出するものであるが、暴走
時にデツトマンパルスの周期が変化（長くまたは
短く）する場合もあり、これに伴なつて確実な暴
走検出が行なえない問題を有している。

考案の開示 本考案による目的は、デツトマンパルスが
“Ｈ”または“Ｌ”に固定あるいは周期変化とな
るマイクロコンピユータの暴走状態のすべてを確
実に検出することが出来るマイクロコンピユータ
用暴走検出回路を提供することである。

この様な目的を達成するために本考案は、デツ
トマンパルスが供給される毎にリセツトされて積
分動作を開始する積分回路の出力信号が基準値に
達する毎にトリガされるワンシヨツトマルチバイ
ブレータ回路と、このワンシヨツトマルチバイブ
レータ回路のトリガー出力によりリセツトされる
とともに、非トリガー出力を積分する積分回路の
出力信号が設定値に達した時またはデツトマンパ
ルスの供給時にセツトされることによりこのセツ
ト出力信号をマイクロコンピユータにリセツト制
御信号として供給するフリツプフロツプ回路と、
リセツト制御信号の積分出力が設定値に達した時
に前記ワンシヨツトマルチバイブレータ回路をト
リガする積分回路とによつて構成したものであ
る。

この様に構成されたマイクロコンピユータ用暴
走検出回路に於いては、簡単な構成でありながら
マイクロコンピユータの暴走状態をすべて検出し
てリセツト制御信号を発生することが出来る。そ
してこのリセツト制御信号は予め定められた時間
後に自動的に断となることから、マイクロコンピ
ユータの正常復帰時に於ける自動スタートが可能
となる。

考案を実施するための最良な形態 第１図は本考案によるマイクロコンピユータ用
暴走検出回路の一実施例を示す回路図である。同
図に於いて１は図示しないマイクロコンピユータ
から発生されるデツトマンパルスの立ち下り部分
を微分して取り出す微分回路であつて、デツトマ
ンパルスＡを反転増幅するインバータ１ａと、こ
のインバータ１ａの出力端をアース間に直例接続
されたコンデンサ１ｂと抵抗１ｃの直列体と、抵
抗１ｃに対して並列に接続されることによつて負
極性の微分出力を吸収するダイオード１ｄとによ
つて構成されている。２はオアゲート３を介して
供給される微分回路１の出力信号により急速放電
されて電源Ｖを積分する積分回路であつて、電源
Ｖとアース間に直列接続された抵抗２ａとコンデ
ンサ２ｂの直列体と、抵抗２ｃを介して供給され
るオアゲート３の出力信号によりオンとなつてコ
ンデンサ２ｂの電荷を放電するトランジスタ２ｄ
とによつて構成されている。４はコンパレータで
あつて、積分回路２の出力信号が抵抗５ａ，５ｂ
により電源Ｖを分圧した基準値Vrを越えた時に
出力を発生する。６はコンパレータ４から供給さ
れる信号の立ち上り部分を微分して取り出す微分
回路であつて、入力信号を微分するコンデンサ６
ａと抵抗６ｂの直列体と、抵抗６ｂに対して並列
に接続されることにより負極性の微分出力を吸収
するダイオード６ｃとによつて構成されている。
８はオアゲート７を介して供給される微分回路６
の出力信号によりトリガされるワンシヨツトマル
チバイブレータ回路であつて、オアゲート７の出
力信号をリセツト入力とするRSタイプのフリツ
プフロツプ回路８ａと、フリツプフロツプ回路８
ａのリセツト出力を積分し、この積分出力をセツ
ト入力端に供給することによつて出力パルス幅を
決定する抵抗８ｂ，８ｃとコンデンサ８ｄの直列
体と、コンデンサ８ｃの放電を早めるダイオード
８ｅとによつて構成されている。９はフリツプフ
ロツプ回路８ａのセツト出力を積分する積分回路
であつて、抵抗９ａ，９ｂとコンデンサ９ｃの直
列体と、抵抗９ａに対して並列に接続されること
によつてコンデンサ９ｃの電荷を急速放電させる
ダイオード９ｄとによつて構成されている。１０
は微分回路１の出力信号と積分回路９の出力信号
とを入力とするオアゲート、１１はＴタイプのフ
リツプフロツプ回路であつて、入力端Ｄに電源
Ｖ、リセツト入力端Ｒにフリツプフロツプ回路８
ａのリセツト出力、クロツクパルス入力端CPに
オアゲート１０の出力信号をそれぞれ入力とする
ことにより、セツト出力端Ｑからマイクロコンピ
ユータにリセツト制御信号Ｊが供給されるととも
に、このリセツト制御信号Ｊの一部がオアゲート
３を介して積分回路２に供給される。１２はフリ
ツプフロツプ回路１１の出力信号Ｊを積分してオ
アゲート９に供給する積分回路であつて、抵抗１
２ａ，１２ｂとコンデンサ１２ｃの直列体と、コ
ンデンサ１２ｃの電荷を急速放電させるダイオー
ド１２ｄとによつて構成されている。

以下、上記構成による回路の動作を各種動作モ
ードに分けて説明する。

まず、図示しないマイクロコンピユータが正常
に動作している場合には、第２図ａに示す予め定
められた周期のデツトマンパルスＡが発生され
る。このデツトマンパルスＡは、微分回路１に於
いて微分されることにより、その後縁部分を微分
した正極性のパルス信号Ｂが第２図ｂに示す様に
発生される。このパルス信号Ｂは、オアゲート３
を通過することによつて第２図ｃに示す矩形波の
パルス信号B′として積分回路２に供給される。
積分回路２はパルス信号B′が供給されると、ト
ランジスタ２ｄがオンとなつて積分用のコンデン
サ２ｂに充電されている電荷を急速放電させる。
そして、このパルス信号B′が“Ｌ”になると、
放電用のトランジスタ２ｄがオフとなることから
積分動作が再び開始されて第２図ｄに示す鋸歯状
の積分出力信号Ｃが発生される。この積分出力信
号Ｃはコンパレータ４に於いて、抵抗５ａ，５ｂ
によつて電源Ｖを分圧した基準値Vrとの比較が
行なわれ、積分出力信号Ｃが基準値Vrを越える
期間に於いて“Ｌ”レベルの出力信号が発生され
て微分回路６に供給される。微分回路６はコンパ
レータ４の出力信号が供給されると、その立ち上
り部分のみを微分した正極性の出力信号Ｄを発生
する。この出力信号Ｄは、オアゲート７を通過す
ることによつて第２図ｆに示す矩形波のパルス信
号D′に変換された後にワンシヨツトマルチバイ
ブレータ８を構成するフリツプフロツプ回路８ａ
のリセツト端子Ｒに供給される。この結果、フリ
ツプフロツプ回路８ａはリセツトされてそのリセ
ツト出力端Ｑから発生されるリセツト出力信号Ｅ
は第２図ｇに示す様に“Ｈ”となる。リセツト出
力信号Ｅが“Ｈ”になると、抵抗８ｂ，８ｃとコ
ンデンサ８ｄとによつて構成される積分回路の出
力信号Ｆが第２図ｈに示す様に上昇してフリツプ
フロツプ回路８ａのセツト入力端Ｓに供給され
る。そして、この積分出力信号Ｆがフリツプフロ
ツプ回路８ａの予め定められているセツト入力レ
ベルに達すると、このフリツプフロツプ回路８ａ
はリセツトモードからセツトモードに反転してセ
ツト出力信号Ｅが第２図ｇに示す様に“Ｌ”とな
る。従つて、このリセツト出力信号Ｅの幅は抵抗
８ｂ，８ｃとコンデンサ８ｄによつて構成される
積分回路の時定数によつて決定されることにな
る。また、フリツプフロツプ回路８ａのセツト出
力端Ｑから発生されるセツト出力信号Ｇは、第２
図ｉに示す様にリセツト出力信号Ｅを伝相反転し
たものとなつている。この様にして発生された出
力信号Ｇは、積分回路９に於いて積分されるが、
時定数が大きく設定されているためにその積分出
力信号Ｈは第２図ｊに示す様に、マイクロコンピ
ユータの正常時に於ける出力信号Ｇの発生期間内
にはオアゲート１０の入力レベルに達することが
出来ない。そして、フリツプフロツプ回路１１は
ワンシヨツトマルチバイブレータ回路８から出力
される一定時間幅Ｔの出力信号Ｅによつてリセツ
トされた後に、このリセツト信号Ｅの断時から次
の出力信号D′が供給されてフリツプフロツプ回
路８ａが再びリセツト状態となるまでの期間に於
いてオアゲート１０から出力信号が発生された場
合にのみセツト状態となる。つまり、デツトマン
パルスＡの周期が正常である場合には出力信号Ｇ
の“Ｈ”期間中に出力信号Ｉは発生されない。そ
して、次のデツトマンパルスＡが供給されると、
微分回路１から発生される出力信号Ｂがオアゲー
ト１０に供給されることから、第２図ｋに示す様
に出力信号Ｂが出力信号Ｉとなつてフリツプフロ
ツプ回路１１のクロツク入力端CPに供給される。
しかし、この出力信号Ｉの発生時点に於いては、
フリツプフロツプ回路８ａはすでにリセツトされ
て出力信号Ｅを発生しているために、フリツプフ
ロツプ回路１１はリセツト状態となり、リセツト
制御信号Ｊは第２図１に示す様に“Ｌ”となつて
マイクロコンピユータが正常に動作していること
を示し、また積分回路１２の出力信号Ｋも第２図
ｍに示す様に“Ｌ”となる。

次に、マイクロコンピユータから発生されるデ
ツトマンパルスＡが何かの原因によつて第３図ａ
に時点t₂で示す様に、t₁，t₂間のパルス間隔が短
かくなると、時点t₂に於いて供給されるデツトマ
ンパルスＡが微分回路１に於いて微分されること
により第３図ｂに時点t₂で示す出力信号Ｂとして
発生される。この出力信号Ｂは、オアゲート３を
介して積分回路２のトランジスタ２ｄをオンさせ
ることによつて積分動作を中止させる。また、こ
の微分回路１の出力信号Ｂは、オアゲート１０に
供給されることによりその出力信号Ｉは第３図ｋ
に時点t₂で示す様に発生されてフリツプフロツプ
回路１１のクロツク入力端CPに供給される。こ
こで、時点t₂に於いてはフリツプフロツプ回路８
ａのリセツト出力端Ｑから発生される出力信号Ｅ
は“Ｌ”となつて、フリツプフロツプ回路１１に
対するリセツトが解除されているために、出力信
号Ｉが発生されると同時に入力端Ｄに供給されて
いる“Ｈ”信号が取り込まれることによりセツト
されてそのセツト出力端Ｑから発生される出力信
号Ｊが第３図ｅに時点t₂で示す様に“Ｈ”とな
る。そして、この出力信号Ｊは図示しないマイク
ロコンピユータの暴走を検出したことを示す信号
となつて図示しないマイクロコンピユータにリセ
ツト制御信号として供給される。そして、この出
力信号Ｊの一部は、オアゲート３を介して第３図
ｃに示す出力信号B′となつて積分回路２をリセ
ツトする。また、リセツト制御信号としてのフリ
ツプフロツプ回路１１の出力信号Ｊの一部は、積
分回路１２に於いて積分されることによりその出
力信号Ｋが第３図ｍに示す様に順次上昇する。そ
して、この積分回路１２の出力信号Ｋがオアゲー
ト７の入力レベルに達すると、出力信号D′が第
３図ｆに時点t₃で示す様に“Ｈ”となつてフリツ
プフロツプ回路８ａがリセツトされる。フリツプ
フロツプ回路８ａがリセツトされると、出力信号
Ｅが“Ｈ”となることから、フリツプフロツプ回
路１１がリセツトされてリセツト制御信号Ｊが第
３図ｅに示す様に時点t₃に於いて確除される。つ
まり、積分回路１２はリセツト制御信号Ｊの発生
時点から抵抗１２ａ，１２ｂとコンデンサ１２ｃ
とによつて定まる一定時間後にワンシヨツトマル
チバイブレータ回路８をリセツトすることによ
り、第３図ｅに示すリセツト制御信号Ｊの時間幅
T₂を限定する。また、リセツト制御信号Ｊの発
生期間に於いては、その一部がオアゲート３を介
して積分回路２の動作を停止させることによつ
て、マイクロコンピユータのリセツト期間中に積
分回路２の出力が上昇するのを防止している。

次に、マイクロコンピユータから発生されるデ
ツトマンパルスＡが何かの原因によつて第４図ａ
に時点t₃で示す様に、t₁，t₃間のパルス間隔が長
くなると、時点t₃に於いて微分回路１から第４図
ｂに示す様に出力信号Ｂが発生される。この出力
信号Ｂは、オアゲート３を介して積分回路２に出
力信号B′として供給されることにより積分動作
をリセツトする。また、微分回路１の出力信号Ｂ
は、オアゲート１０を介してフリツプフロツプ回
路１１のクロツク入力端CPに第４図ｋに示す出
力信号Ｉとして供給される。そして、この第４図
ｋに時点t₃で示す出力信号Ｉの発生時点に於いて
はリセツト入力端Ｒに供給される第４図ｇに示す
出力信号Ｅは“Ｌ”となつてリセツトが解除され
ているために、フリツプフロツプ回路１１はセツ
トされて第４図ｅに時点t₃で示す様に、マイクロ
コンピユータの暴走を検出したことを示す出力信
号Ｊが発生され、この出力信号Ｊはリセツト制御
信号として図示しないマイクロコンピユータのリ
セツト端子に供給される。また、このリセツト制
御信号Ｊの一部は、オアゲート３を介して積分回
路２に出力信号B′として供給されることにより
積分動作を中止させて、マイクロコンピユータの
リセツト期間中に於ける積分回路２の出力上昇を
防止する。また、出力信号Ｊは積分回路１２に於
いて積分され、この積分出力信号Ｋがオアゲート
７の入力レベルに達すると、このオアゲート７か
ら第４図ｆに時点t₄で示す出力信号D′が発生され
てフリツプフロツプ回路８ａがリセツトされる。
フリツプフロツプ回路８ａがリセツトされると、
出力信号Ｅが“Ｈ”となることから、フリツプフ
ロツプ回路１１がリセツトされてその出力信号Ｊ
が第４図ｅに時点t₄に示す様に“Ｌ”となつてマ
イクロコンピユータに対するリセツト制御処理が
終了する。

次に、マイクロコンピユータから発生されるデ
ツトマンパルスＡが何かの原因によつて第５図ａ
に時点t₁以後に於いて示す様に、“Ｌ”レベルに
はり付いた状態になると、積分回路２に対するリ
セツト処理が行なわれなくなるために、積分出力
信号Ｃは第５図ｄに示す様に徐々に上昇して電源
電圧Ｖで一定化される。従つて、コンパレータ４
の出力信号は、積分回路２の出力信号Ｃが基準値
Vrを越える時点t₂に於いて“Ｈ”に反転した後、
この“Ｈ”状態を保持し続けることになる。この
結果、微分回路６からはコンパレータ４のt₂時点
に於ける出力反転時に発生される出力信号Ｄを最
後として以後に於ける出力信号Ｄの発生が中止さ
れる。従つて、フリツプフロツプ８ａに対するリ
セツト処理が行なわれなくなることから、第５図
ｉに示す様に時点t₃以後に於いて出力信号Ｇが
“Ｈ”状態を続ける。このため、出力信号Ｇを積
分する積分回路９の出力信号Ｈが第５図ｊに示す
様に徐々に上昇し、オアゲート１０の入力レベル
に達するとこのオアゲート１０の出力信号Ｉが第
５図ｋに時点t₄で示す様に“Ｈ”となる。出力信
号Ｉが“Ｈ”になると、この時点に於いてはリセ
ツト入力信号としての出力信号Ｅが第５図ｇに示
す様に“Ｌ”となつていることから、入力端Ｄに
供給される“Ｈ”信号が取り込まれてセツト状態
となる。そして、このセツト状態に於いては、そ
の出力信号Ｊが第５図ｅに示す様に“Ｈ”となつ
て、マイクロコンピユータの暴走を検出したこと
を示すとともに、図示しないマイクロコンピユー
タにリセツト制御信号Ｊとして供給される。また
このリセツト制御信号Ｊの一部は、オアゲート３
を介して積分回路２に供給されることによつて積
分動作を中止させる。また、リセツト制御信号Ｊ
を積分する積分回路の出力信号Ｋがオアゲート７
の入力レベルに達すると、ワンシヨツトマルチバ
イブレータ回路８に対してトリガが加えられるこ
とにより、出力信号Ｅが発生されてフリツプフロ
ツプ回路１１がリセツトされることによりリセツ
ト制御信号Ｊが断となる。

次に、デツトマンパルスＡが第６図ａに時点t₁
で示す様に“Ｌ”から“Ｈ”に反転し続けると、
微分回路１から出力信号Ｂが発生されなくなるこ
とから、積分回路２の出力信号Ｃは第６図ｄに示
す様に徐々に上昇して電源Ｖレベルにはり付いた
状態となる。この結果、ワンシヨツトマルチバイ
ブレータ回路８に対するトリガ処理が加えられな
くなることから、出力信号Ｇは第６図ｊに示す様
に時点t₂以後に於いて“Ｈ”に反転した状態を保
持し続ける。そして、この出力信号Ｇを積分する
積分回路９の出力信号Ｈがオアゲート１０の入力
レベルに達すると、このオアゲート１０から発生
される出力信号Ｉが第６図ｉに時点t₃で示す様に
“Ｈ”となつてフリツプフロツプ回路１１のクロ
ツク入力端CPに供給される。そして、この時点
t₃に於けるリセツト用の出力信号Ｅは第６図ｇに
示す様に“Ｌ”となつているために、フリツプフ
ロツプ回路１１はセツトされて第６図ｅに示すリ
セツト制御信号Ｊが発生される。一方、リセツト
制御信号Ｊを積分する積分回路１２の出力信号Ｋ
が徐々に上昇してオアゲート７の入力レベルに達
すると、オアゲート７の出力信号D′が第６図ｅ
に時点t₄で示す様に“Ｈ”となつてワンシヨツト
マルチバイブレータ回路８にトリガが加えられ
る。ワンシヨツトマルチバイブレータ回路８はト
リガが加えられると出力信号Ｅが“Ｈ”となるた
めに、フリツプフロツプ回路１１がリセツトされ
てリセツト制御信号Ｊが第６図ｅに時点t₄で示す
様に解除される。

この様に、上記構成による回路に於いては、マ
イクロコンピユータの暴走時に生ずるデツトマン
パルス周期の長短あるいは“Ｈ”または“Ｌ”へ
の固定を検出することが出来、これによつて暴走
状態の判別が確実に行なわれることになる。

【図面の簡単な説明】

第１図は本考案によるマイクロコンピユータ用
暴走検出回路の一実施例を示す回路図、第２図ａ
〜ｍないし第６図ａ〜ｍは第１図に示す回路の各
部動作波形図である。 １，６……微分回路、２，９，１２……積分回
路、３，７……オアゲート、４……コンパレー
タ、８……ワンシヨツトマルチバイブレータ回
路、１１……フリツプフロツプ回路。

Claims (1)

【実用新案登録請求の範囲】
1. マイクロコンピユータから発生されるデツトマ
   ンパルスを微分して片極性の出力を発生する第１
   の微分回路と、電源出力を積分して出力するとと
   もに前記第１の微分回路から発生される出力信号
   によつて充電電荷が瞬間放電される第１の積分回
   路と、この第１の積分回路から発生される積分出
   力信号が設定値を越えた時に出力を発生するコン
   パレータと、このコンパレータから発生される出
   力信号の前縁を微分して出力する第２の微分回路
   と、この第２の微分回路から発生される出力信号
   によりトリガされて所定幅のパルス信号をトリガ
   ー出力信号として発生するワンシヨツトマルチバ
   イブレータ回路と、このワンシヨツトマルチバイ
   ブレータ回路の非トリガー時に於ける出力の積分
   出力が設定値に達した時に出力を発生することに
   よりデツトマンパルスの最長周期の限界を示す出
   力を発生する第２の積分回路と、前記ワンシヨツ
   トマルチバイブレータ回路のトリガー出力により
   リセツトされるとともに前記第１の微分回路出力
   および前記第２の積分回路出力によつてセツトさ
   れることによりマイクロコンピユータに対するリ
   セツト制御信号を発生するフリツプフロツプ回路
   と、このリセツト制御信号の積分出力信号が設定
   値に達した時に前記ワンシヨツトマルチバイブレ
   ータ回路をトリガしてリセツト制御信号の発生期
   間を限定する第３の積分回路とを備えたことを特
   徴とするマイクロコンピユータ用暴走検出回路。