JPH0313786Y2 - - Google Patents
Info
- Publication number
- JPH0313786Y2 JPH0313786Y2 JP1984039560U JP3956084U JPH0313786Y2 JP H0313786 Y2 JPH0313786 Y2 JP H0313786Y2 JP 1984039560 U JP1984039560 U JP 1984039560U JP 3956084 U JP3956084 U JP 3956084U JP H0313786 Y2 JPH0313786 Y2 JP H0313786Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- electronic circuit
- power supply
- circuit
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Description
【考案の詳細な説明】
本考案は電子回路の停電処理装置に係り、
CPU等の電子回路に停電処理を指示する電子回
路の停電処理装置に関する。
CPU等の電子回路に停電処理を指示する電子回
路の停電処理装置に関する。
一般にCPU等の電子回路には停電処理回路が
設けられている。この停電処理装置はCPUに直
流の二次電源を供給する電源回路の交流の一次電
源を監視し、一次電源の停電を検出するとCPU
で処理途中のデータを不揮発性のRAM等に待避
させる。この後停電回復時には二次電源の立上が
りを検出してCPUにリセツト信号を供給し、待
避させたデータをCPUに戻し、CPUの中断した
処理を再開させる。
設けられている。この停電処理装置はCPUに直
流の二次電源を供給する電源回路の交流の一次電
源を監視し、一次電源の停電を検出するとCPU
で処理途中のデータを不揮発性のRAM等に待避
させる。この後停電回復時には二次電源の立上が
りを検出してCPUにリセツト信号を供給し、待
避させたデータをCPUに戻し、CPUの中断した
処理を再開させる。
しかるに、上記従来の停電処理においては、一
次電源の遮断が検出されてCPUの待避処理が実
行開始した直後、上記一次電源が再び供給される
一次電源の瞬断時には、二次電源、電圧が充分降
下しないため、二次電源の立上がりを検出できな
い場合がある。これは二次電源が、例えばCPU
が待避処理を実行できるよう一次電源の遮断後所
定時間その出力電圧を保持しているためである。
このため上記一次電源の瞬断時にはCPUに供給
されるリセツト信号が発生されず、CPUは処理
を中断したままの状態を持続し、CPUの中断し
た処理を再開できない。このような場合、手動に
よりリセツト信号を発生しなければならず、使い
勝手が悪いという欠点があつた。
次電源の遮断が検出されてCPUの待避処理が実
行開始した直後、上記一次電源が再び供給される
一次電源の瞬断時には、二次電源、電圧が充分降
下しないため、二次電源の立上がりを検出できな
い場合がある。これは二次電源が、例えばCPU
が待避処理を実行できるよう一次電源の遮断後所
定時間その出力電圧を保持しているためである。
このため上記一次電源の瞬断時にはCPUに供給
されるリセツト信号が発生されず、CPUは処理
を中断したままの状態を持続し、CPUの中断し
た処理を再開できない。このような場合、手動に
よりリセツト信号を発生しなければならず、使い
勝手が悪いという欠点があつた。
本考案は、停電検出時より僅かの所定時間内に
停電復帰したとき、待避指示信号に続いてリセツ
ト信号を発生することにより、上記欠点を除去し
た電子回路の停電処理回路を提供することを目的
とする。
停電復帰したとき、待避指示信号に続いてリセツ
ト信号を発生することにより、上記欠点を除去し
た電子回路の停電処理回路を提供することを目的
とする。
そのための構成は、一次電源の停電を検出した
検出信号により電子回路で処理中のデータを待避
せしめる指示信号を発生し電子回路に供給し、ま
た一次電源より生成された二次電源の立上がりを
検出した後リセツト信号を発生して電子回路に供
給し待避したデータを取り出して中断した処理を
再開せしめる電子回路の停電処理装置において、
検出信号の供給後クロツク信号をカウントして第
１の所定時間が経過すると指示信号を発生し、更
にその後第２の所定時間が経過するまで二次電源
が供給されているときにリセツト信号を発生して
電子回路に供給するカウンタを有する構成として
なるものである。
検出信号により電子回路で処理中のデータを待避
せしめる指示信号を発生し電子回路に供給し、ま
た一次電源より生成された二次電源の立上がりを
検出した後リセツト信号を発生して電子回路に供
給し待避したデータを取り出して中断した処理を
再開せしめる電子回路の停電処理装置において、
検出信号の供給後クロツク信号をカウントして第
１の所定時間が経過すると指示信号を発生し、更
にその後第２の所定時間が経過するまで二次電源
が供給されているときにリセツト信号を発生して
電子回路に供給するカウンタを有する構成として
なるものである。
次に、その一実施例につき説明する。
第１図は本考案装置の一次実施例の回路構成図
を示す。同図中、１ａ，１ｂは交流の一次電源が
入来する端子であり、入来した一次電源は電源回
路２に供給されると共に、トランス３の一次コイ
ルL1に供給される。電源回路は上記一次電源を
整流・平滑して直流の二次電源に変換し、この二
次電源を端子４より出力して各回路に供給する。
を示す。同図中、１ａ，１ｂは交流の一次電源が
入来する端子であり、入来した一次電源は電源回
路２に供給されると共に、トランス３の一次コイ
ルL1に供給される。電源回路は上記一次電源を
整流・平滑して直流の二次電源に変換し、この二
次電源を端子４より出力して各回路に供給する。
一次コイルL1に端子１ａ，１ｂよりの一次電
源を供給されたトランス３の二次コイルL2には
第２図Ａに示す如き波形の電圧が誘導される。二
次コイルL2に発生した電圧はダイオードD1〜D4
により全波整流され、更に抵抗R1，R2で適当な
レベルとされて第２図Ｂに示す電圧とされ、再生
トリガ形の単安定マルチバイブレータ（以下「モ
ノマルチ」という）５のトリガ端子Ｔに供給され
る。モノマルチ５は端子６を介して電源回路２よ
りの電源を供給されており、その準安定期間は一
次電源の半周期T1より僅かに長く設定されてお
り、準安定期間内に再びトリガされると準安定期
間を持続し、その間Ｑ出力をＨレベルとする再ト
リガ形のものであり、トリガ端子Ｔのスレツシヨ
ールド・レベルVsは第２図Ｂの一点鎖線に示す
如く設定されている。モノマルチ５はトリガ端子
Ｔに入来する信号の立上がりによつてトリガさ
れ、交流の一次電源が遮断されるとトリガ入力が
なくなるためその端子より第２図Ｃに示す如き
Ｈレベルの信号を出力する。この信号はフリツプ
フロツプ７のセツト端子Ｓに供給される。フリツ
プフロツプ７はセツト端子ＳにＨレベルの信号が
供給されるとＱ端子よりＨレベルとなる第２図Ｄ
に示す検出信号を出力して、プログラムブル・イ
ンターバル・カウンタ８のゲートＧ１，Ｇ２に供
給する。上記のモノマルチ５及びフリツプフロツ
プ７で検出回路が構成されている。
源を供給されたトランス３の二次コイルL2には
第２図Ａに示す如き波形の電圧が誘導される。二
次コイルL2に発生した電圧はダイオードD1〜D4
により全波整流され、更に抵抗R1，R2で適当な
レベルとされて第２図Ｂに示す電圧とされ、再生
トリガ形の単安定マルチバイブレータ（以下「モ
ノマルチ」という）５のトリガ端子Ｔに供給され
る。モノマルチ５は端子６を介して電源回路２よ
りの電源を供給されており、その準安定期間は一
次電源の半周期T1より僅かに長く設定されてお
り、準安定期間内に再びトリガされると準安定期
間を持続し、その間Ｑ出力をＨレベルとする再ト
リガ形のものであり、トリガ端子Ｔのスレツシヨ
ールド・レベルVsは第２図Ｂの一点鎖線に示す
如く設定されている。モノマルチ５はトリガ端子
Ｔに入来する信号の立上がりによつてトリガさ
れ、交流の一次電源が遮断されるとトリガ入力が
なくなるためその端子より第２図Ｃに示す如き
Ｈレベルの信号を出力する。この信号はフリツプ
フロツプ７のセツト端子Ｓに供給される。フリツ
プフロツプ７はセツト端子ＳにＨレベルの信号が
供給されるとＱ端子よりＨレベルとなる第２図Ｄ
に示す検出信号を出力して、プログラムブル・イ
ンターバル・カウンタ８のゲートＧ１，Ｇ２に供
給する。上記のモノマルチ５及びフリツプフロツ
プ７で検出回路が構成されている。
待避信号発生回路及び第２のリセツト信号発生
回路を構成するカウンタ８はゲートＧ１，Ｇ２に
Ｈレベルの検出信号が供給されると、常時発振器
９より供給されているクロツク信号の計数を開始
する。このカウンタ８は計数値が所定値となつて
停電検出後第１の所定時間T2が経過したとき出
力端子OP１をＬレベル（アースレベル）として
第２図（Ｅ）に示す如きトラツプ信号（待避指示
信号）を出力する。この後更に第２の所定時間
T3が経過すると出力端子OP１をフロート状態と
し、かつ出力端子OP２より第２図Ｆに示すＨレ
ベルのリセツト信号を出力する。
回路を構成するカウンタ８はゲートＧ１，Ｇ２に
Ｈレベルの検出信号が供給されると、常時発振器
９より供給されているクロツク信号の計数を開始
する。このカウンタ８は計数値が所定値となつて
停電検出後第１の所定時間T2が経過したとき出
力端子OP１をＬレベル（アースレベル）として
第２図（Ｅ）に示す如きトラツプ信号（待避指示
信号）を出力する。この後更に第２の所定時間
T3が経過すると出力端子OP１をフロート状態と
し、かつ出力端子OP２より第２図Ｆに示すＨレ
ベルのリセツト信号を出力する。
また、一次電源の波形が第２図Ａに如き場合、
電源回路２はバツクアツプコンデンサ（図示せ
ず）等によつて一次電源の遮断後所定時間その出
力電圧を保持し、第２図Ｇに示す如き二次電源を
出力する。ここで第２図Ｃの信号が立上がつた後
時間T2＋T3を経過しても一次電源の遮断が持続
している停電時には電源回路２の出力する二次電
源の電圧が低下してカウンタ８は動作を停止する
ため、第２図Ｆのリセツト信号は出力されない。
電源回路２はバツクアツプコンデンサ（図示せ
ず）等によつて一次電源の遮断後所定時間その出
力電圧を保持し、第２図Ｇに示す如き二次電源を
出力する。ここで第２図Ｃの信号が立上がつた後
時間T2＋T3を経過しても一次電源の遮断が持続
している停電時には電源回路２の出力する二次電
源の電圧が低下してカウンタ８は動作を停止する
ため、第２図Ｆのリセツト信号は出力されない。
カウンタ８の出力端子OP１は電源回路２より
の電源が入来する端子１０に接続されると共に、
CPU（電子回路）１１のトラツプ端子TRに接続
されている。このためカウンタ８よりトラツプ信
号が出力されるとCPU１１は処理途中のデータ
を不揮発性のRAM等に待避させ、処理の実行を
中断する。この後カウンタ８の出力端子OP２よ
り出力されたリセツト信号がノア回路１２で反転
されてCPU１１のリセツト端子に供給されると、
CPU１１はRAM等に待避してあつたデータを読
み込み、中断された処理を再開する。
の電源が入来する端子１０に接続されると共に、
CPU（電子回路）１１のトラツプ端子TRに接続
されている。このためカウンタ８よりトラツプ信
号が出力されるとCPU１１は処理途中のデータ
を不揮発性のRAM等に待避させ、処理の実行を
中断する。この後カウンタ８の出力端子OP２よ
り出力されたリセツト信号がノア回路１２で反転
されてCPU１１のリセツト端子に供給されると、
CPU１１はRAM等に待避してあつたデータを読
み込み、中断された処理を再開する。
またCPU１１は処理の再開と共にデータ端子
ＤよりＨレベルの信号を出力する。この信号はオ
ア回路１３を介してフリツプフロツプ７のリセツ
ト端子Ｒに供給されフリツプフロツプのＱ出力は
Ｌレベルとなる。
ＤよりＨレベルの信号を出力する。この信号はオ
ア回路１３を介してフリツプフロツプ７のリセツ
ト端子Ｒに供給されフリツプフロツプのＱ出力は
Ｌレベルとなる。
また、電源回路２よりの電源が入来する端子１
４は抵抗R1、コンデンサC1を介して接地され、
これらの接続点は抵抗R2を介して一端を接地さ
れた常開のスイツチSWの他端及びインバータ１
５に接続され、また抵抗R1の両端間はダイオー
ドD5によつて接続され、これらによつて第１の
リセツト信号発生回路が構成されている。停電に
より二次電源が遮断されている状態より、一次電
源が投入されて電源回路２の出力する二次電源が
立上がると、抵抗R1、コンデンサC1による時定
数でコデンサC1の充電電圧が上昇し、電源回路
２が安定した二次電源を出力して所定時間後にコ
ンデンサC1の両端電圧はインバータ１５のスレ
ツシヨールドレベルを越える。コンデンサC1の
両端電圧がスレツシヨールドレベル以下のときイ
ンバータ１５はＨレベルの信号を出力し、この信
号はオア回路１３を介してフリツプフロツプ７に
供給されこれをリセツトすると共に、ノア回路１
２で反転されてCPU１１のリセツト端子RESに
供給されCPU１１がリセツトされる。従つて長
時間の停電より回復した場合等、CPU１１は上
記リセツトにより待避してあつたデータを読み込
み、中断された処理を再開する。コンデンサC1
の両端電圧がインバータ１５のスレツシヨールド
を越えた後はインバータ１５の出力はＬレベルと
なりフリツプフロツプ７及びCPU１１のリセツ
ト動作は終了する。また、スイツチSWが押動閉
成することによつてコンデンサC1を放電させ、
スイツチSWを閉成して上記と同様にCPU１１を
リセツトすることが可能である。
４は抵抗R1、コンデンサC1を介して接地され、
これらの接続点は抵抗R2を介して一端を接地さ
れた常開のスイツチSWの他端及びインバータ１
５に接続され、また抵抗R1の両端間はダイオー
ドD5によつて接続され、これらによつて第１の
リセツト信号発生回路が構成されている。停電に
より二次電源が遮断されている状態より、一次電
源が投入されて電源回路２の出力する二次電源が
立上がると、抵抗R1、コンデンサC1による時定
数でコデンサC1の充電電圧が上昇し、電源回路
２が安定した二次電源を出力して所定時間後にコ
ンデンサC1の両端電圧はインバータ１５のスレ
ツシヨールドレベルを越える。コンデンサC1の
両端電圧がスレツシヨールドレベル以下のときイ
ンバータ１５はＨレベルの信号を出力し、この信
号はオア回路１３を介してフリツプフロツプ７に
供給されこれをリセツトすると共に、ノア回路１
２で反転されてCPU１１のリセツト端子RESに
供給されCPU１１がリセツトされる。従つて長
時間の停電より回復した場合等、CPU１１は上
記リセツトにより待避してあつたデータを読み込
み、中断された処理を再開する。コンデンサC1
の両端電圧がインバータ１５のスレツシヨールド
を越えた後はインバータ１５の出力はＬレベルと
なりフリツプフロツプ７及びCPU１１のリセツ
ト動作は終了する。また、スイツチSWが押動閉
成することによつてコンデンサC1を放電させ、
スイツチSWを閉成して上記と同様にCPU１１を
リセツトすることが可能である。
このように一次電源の停電後、二次電源のレベ
ルがほとんど低下することなく次電源が停電復帰
したとき、待避指示信号に続いてリセツト信号が
発生されるので、従来の如く手動によるCPU１
１のリセツトの必要がなくCPU１１は自動的に
リセツトされ中断した処理を再開し、使い勝手が
向上する。
ルがほとんど低下することなく次電源が停電復帰
したとき、待避指示信号に続いてリセツト信号が
発生されるので、従来の如く手動によるCPU１
１のリセツトの必要がなくCPU１１は自動的に
リセツトされ中断した処理を再開し、使い勝手が
向上する。
また、カウンタ８によつて待避指示信号とリセ
ツト信号とを生成するため回路構成が簡単であ
る。
ツト信号とを生成するため回路構成が簡単であ
る。
効 果
上述の如く、本考案になる電子回路の停電処理
装置は、一次電源の停電を検出した検出信号によ
り電子回路で処理中のデータを待避せしめる指示
信号を発生し電子回路に供給し、また一次電源よ
り生成された二次電源の立上がりを検出した後リ
セツト信号を発生して電子回路に供給し待避した
データを取り出して中断した処理を再開せしめる
電子回路の停電処理装置において、検出信号の供
給後クロツク信号をカウントして第１の所定時間
が経過すると指示信号を発生し、更にその後第２
の所定時間が経過するまで二次電源が供給されて
いるときにリセツト信号を発生して電子回路に供
給するカウンタを有してなるため、二次電源がほ
とんど低下しない程度に一次電源が瞬断した場合
も電子回路は中断した処理を自動的に再開し、一
次電源が停電復帰したにも拘らず停電処理が持続
して行なわれるという不都合を解消することがで
き、使い勝手が向上し、回路構成が簡単である等
の特長を有している。
装置は、一次電源の停電を検出した検出信号によ
り電子回路で処理中のデータを待避せしめる指示
信号を発生し電子回路に供給し、また一次電源よ
り生成された二次電源の立上がりを検出した後リ
セツト信号を発生して電子回路に供給し待避した
データを取り出して中断した処理を再開せしめる
電子回路の停電処理装置において、検出信号の供
給後クロツク信号をカウントして第１の所定時間
が経過すると指示信号を発生し、更にその後第２
の所定時間が経過するまで二次電源が供給されて
いるときにリセツト信号を発生して電子回路に供
給するカウンタを有してなるため、二次電源がほ
とんど低下しない程度に一次電源が瞬断した場合
も電子回路は中断した処理を自動的に再開し、一
次電源が停電復帰したにも拘らず停電処理が持続
して行なわれるという不都合を解消することがで
き、使い勝手が向上し、回路構成が簡単である等
の特長を有している。
第１図は本考案装置の一実施例のブロツク系統
図、第２図は第１図示の装置各部の信号波形図で
ある。 １ａ，１ｂ，４，６，１０，１４……端子、２
……電源回路、３……トランス、５……単安定マ
ルチバイブレータ（モノマルチ）、７……フリツ
プフロツプ、８……カウンタ、１１……CPU（電
子回路）、１２……ノア回路、１３……アンド回
路、１５……インバータ。
図、第２図は第１図示の装置各部の信号波形図で
ある。 １ａ，１ｂ，４，６，１０，１４……端子、２
……電源回路、３……トランス、５……単安定マ
ルチバイブレータ（モノマルチ）、７……フリツ
プフロツプ、８……カウンタ、１１……CPU（電
子回路）、１２……ノア回路、１３……アンド回
路、１５……インバータ。
Claims (1)
- 一次電源の停電を検出した検出信号により電子
回路で処理中のデータを待避せしめる指示信号を
発生し該電子回路に供給し、また該一次電源より
生成された二次電源の立上がりを検出した後リセ
ツト信号を発生して該電子回路に供給し待避した
データを取り出して中断した処理を再開せしめる
電子回路の停電処理装置において、該検出信号の
供給後クロツク信号をカウントして第１の所定時
間が経過すると該指示信号を発生し、更にその後
第２の所定時間が経過するまで該二次電源が供給
されているときにリセツト信号を発生して該電子
回路に供給するカウンタを有してなる電子回路の
停電処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3956084U JPS60153331U (ja) | 1984-03-19 | 1984-03-19 | 電子回路の停電処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3956084U JPS60153331U (ja) | 1984-03-19 | 1984-03-19 | 電子回路の停電処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60153331U JPS60153331U (ja) | 1985-10-12 |
| JPH0313786Y2 true JPH0313786Y2 (ja) | 1991-03-28 |
Family
ID=30547617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3956084U Granted JPS60153331U (ja) | 1984-03-19 | 1984-03-19 | 電子回路の停電処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60153331U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53108348A (en) * | 1977-03-04 | 1978-09-21 | Hitachi Ltd | Program controlled electronic equipment |
-
1984
- 1984-03-19 JP JP3956084U patent/JPS60153331U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53108348A (en) * | 1977-03-04 | 1978-09-21 | Hitachi Ltd | Program controlled electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60153331U (ja) | 1985-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3474587B2 (ja) | マイクロコンピュータ・システムのリセット制御装置 | |
| JPH02250670A (ja) | スイッチング電源 | |
| JPH0313786Y2 (ja) | ||
| JPH01174268A (ja) | 直流電源瞬断検出装置 | |
| JP2002196845A (ja) | マイクロコンピュータの制御方法 | |
| JP3716863B2 (ja) | 無停電電源装置 | |
| JPH0219856Y2 (ja) | ||
| JPS5825451Y2 (ja) | 電源電圧監視回路 | |
| JPH08147064A (ja) | 間欠動作回路 | |
| JP3037471U (ja) | Ｒｃｃ方式スイッチング電源の停電検出回路 | |
| KR890003479B1 (ko) | 마이콤의 순간 정전 대비 방법 | |
| JP2546019B2 (ja) | 停電検出回路 | |
| JPH0313782Y2 (ja) | ||
| JPS5987371A (ja) | 停電検出装置 | |
| KR930003748Y1 (ko) | 스위칭 모드전력 공급장치(smps)용 단락 모드 회복시간 단축 장치 | |
| JPS5850653Y2 (ja) | パイロツト信号検出回路 | |
| JPH0342496Y2 (ja) | ||
| JPS61281319A (ja) | リセツト回路 | |
| JPS62244217A (ja) | 停電検出装置 | |
| JPS6225834A (ja) | 充電時期警告装置 | |
| JPH0537254Y2 (ja) | ||
| JPH0317474Y2 (ja) | ||
| JPS55115119A (en) | Stop and start system of microprocessor | |
| US20030226045A1 (en) | Device and method for processing a control action from a user | |
| JPS6248216A (ja) | 瞬時停電検出装置 |