JP2534484B2 - 充電装置付電子時計 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は充電装置を有する電子時計の駆動方法に関す
るものである。

〔発明の概要〕

本発明は充電装置から得られるエネルギーによって駆
動する電子時計において、充電装置から得られる電位が
低下して、モータを駆動するのに要する最低の電位近く
まで下がった際には、モータ駆動を停止し即ち現時刻表
示を中断して電子時計の消費エネルギーのロスを少なく
し、同時に実時間記憶回路を作動させて現時刻との差を
カウントすることにより、充電位置から得られる電位が
発振停止電圧に低下するまでの間に再度充電されてモー
タを駆動するのに十分な電位までに復帰した場合には、
外部操作等による時刻修正手段を用いなくとも現時刻表
示に復帰することを可能とするようにしたものである。

さらに、現時刻表示に復帰させる手段としては、実時
間記憶回路にカウントされた内容に従って、32Hz又は64
Hz相当の高い周波数の早送りパルスを駆動回路に与える
ことにより、瞬時に現時刻表示に復帰できるようにして
いる。

〔従来の技術〕

従来は充電装置から得られる電位がモータを駆動する
のに要する最低電位より低下した時点で時刻表示動作が
停止するために現時刻情報を失う。又、充電装置に太陽
光発電を用いたものでは、特開昭61−77787号公報，特
開昭61−77788号公報等に見られるように照度低下検出
手段により一定の照度以下となった時に、時刻表示動作
を停止して再び照度が上がり充電電位レベルが予め定め
られた電位レベルより高くなった時に現時刻表示に復帰
させる技術が知られている。

〔発明が解決しようとする問題点〕

上記の様な充電装置を有する電子時計の駆動方式で
は、例えば一度充電電位レベルが低下して時刻表示動作
が停止した場合には、再充電された際に止まった時点で
の時刻表示より再開してしまうために現時刻の誤表示で
あるとか、外部操作等による時刻修正動作やそのための
手段を要するとかの不都合を生じる。

また、照度検出手段の方法によると暗い場所にてモー
タ駆動が停止してしまうとか、定められた値以上の照度
を検出するごとに早送り手段等で現時刻表示に復帰させ
ているために、日常生活の照度のリズムにおいては、早
送り時に正常動作時と同じ数の駆動パルス数を要するこ
とから殆ど消費エネルギーの節約にならないという欠点
を有していた。

〔問題点を解決するための手段〕

上記問題点を解決するために、本発明においては充電
装置から得られる電位が低下してきてモータを駆動する
のに要する最低の電位近くまで低下したことを検知する
電圧検出回路と、その検出信号によって現時刻表示を一
時中断するのと同時に現時刻との差をカウントする機能
を有する実時間記憶回路と、その後も放電状態が続いて
発振が停止したことを検知するのと同時に先の実時間記
憶回路の内容をリセットさせる発振停止検出回路と、発
振停止に至るまでの間に再度充電されてモータを駆動す
るのに十分な電位になったことを検知するもう一つの電
圧検出回路と、その検知信号によって先の実時間記憶回
路の内容をダウンカウントさせ、さらにその内容によっ
て現時刻表示に復帰させるための早送りパルスを作成す
る早送りパルス合成回路と、現時刻との差がなくなった
ことを検知して再び通常運針パルスにもどすためのゼロ
検出回路とを備えた構成とすることにより、充電手段を
太陽光に限らず他の様々な充電手段を用いた電子時計に
対しても容易に上記の様な構成により、消費エネルギー
のロスが少ない現時刻表示復帰機能を備えた充電装置付
電子時計が可能となるようにした。

〔作用〕

上記の様な構成によれば、充電装置から得られる電位
が低下した場合にはモータ駆動を中止して消費エネルギ
ーのロスを極力おさえ、さらに発振停止位置までに低下
するまでの間に再度充電された場合には現時刻表示に復
帰することができる。

〔実施例〕

以下に本発明の実施例を図面に基づいて説明する。第
１図は本発明の一実施例の基本構成を示すブロック図で
ある。101は発振回路,102は分周回路,103は通常運針パ
ルス合成回路,104はモータ駆動回路,105は例えば太陽光
発電であるとか、永久磁石を有する発電機等による発電
手段と、大容量コンデンサ等による２次電源手段とを有
する充電装置であり、充電装置105より得られる電位が
モータ駆動回路104を駆動するのに十分な大きさである
時には、発振回路101,モータ駆動回路104の流れに従っ
て電子時計は通常駆動をすることになっている。106は
充電装置105の充電装置から得られる電位がモータを駆
動するのに十分な大きさであることを検知するための第
１の電圧検出回路,107はモータを駆動するのに要する最
低電位の近くに基準電位を設定した第２の電圧検出回路
であり、充電装置105の充電装置から得られる電位（以
下Vcと称す）が第２の電圧検出回路107に設定された電
位より低下した場合は、第２の電圧検出回路107の出力
がLowレベル（以下“L"と略す）となり、インバータ109
を介してノアゲート110,111より成るラッチに入力さ
れ、その後ラッチ出力は再度充電されてVcが第１の電圧
検出回路106の基準電位を越えた状態、すなわち106,107
の出力がともにHIGHレベル（以下“H"と略す）になるま
で“L"のままとなる。ラッチ出力が“L"の状態になる
と、アンドゲート113出力が“L"となることにより、通
常駆動パルス合成回路103の動作が中止され現時刻表時
が停止する。それと同時に実時間記憶回路112は分周回
路102より出力される基準信号をカウントして現時刻と
の差を保持するカウンターとして働くことになる。この
実時間記憶回路112はVcが低下し続けて第３の検出回路1
08が定める電位より低下した場合とか、外部操作等でRe
set信号が入力された場合の他はカウンターとして動作
し続けることになる。尚、ここで言う第３の電圧検出回
路108とは通常、分周回路102からの信号による発振停止
検出回路を意味するものである。一方、実時間記憶回路
112がカウンターとして現時刻との差をカウントしてい
る間に、再充電の行為があってVcが高くなり、第１の電
圧検出回路106の出力が“H"となった場合には実時間記
憶回路112はダウンカウンターとして動作し、ダウンカ
ウンタトされた32Hzまたは64Hz相当のパルスを早送りパ
ルス合成回路114に送り、分周回路102から得られる種々
の周波数パルスを合成して作られた早送りパルスを出力
させて現時刻復帰動作を行うことになる。この早送り状
態においてはゼロ検出回路115が実時間記憶回路112にカ
ウントされた内容がゼロとなるまでにはインバータ116
を介してアンドゲート113の出力を“L"に保ち、通常運
針パルスを禁止した状態を続ける。現時刻復帰動作が終
了した際にはゼロ検出回路115の出力が“L"となること
により通常動作に切り替わるわけである。

第２図はゼロ検出回路105から得られる電圧Vcと電子
時計の駆動状態との関係を示す図で、第１図に示した実
施例に従って描いたものである。初めＡの状態まで何ら
かの充電手段によってVcが上昇した後は第２の電圧検出
回路に設定された電位V2すなわちＢの状態までは通常駆
動パルスによる正常動作が続く。次に充電電圧が低下し
てＢの状態になると、通常駆動パルスのモータへの出力
を禁止するとともに実時間記憶回路を動作させることに
なるが、この状態ではモータの消費電流がなくなってい
るために、放電のカーブはずっとなだらかになる。な
お、Ｂの状態は先にも述べたようにモータ駆動最低電圧
の近くに設定されている。その後、放電が続いて発振停
止電圧V3に至る前（Ｃの状態）に再充電されて、第１の
電圧検出回路に設定された電位V1すなわちＤの状態にま
でVcが上昇した際には、実時間記憶回路にカウントされ
た内容に従って早送り動作等によって現時刻表示に復帰
される。その際、若干の電圧降下をおこしＥの状態にな
るものの、現時刻表示復帰後は通常駆動パルスによる正
常動作が再開されることになる。なお、Ｄの状態は先に
も述べたようにモータを駆動するのに十分な電位に設定
されている。

第３図は本発明に係る電圧検出回路の一実施例を示し
たものである。301はMOS−FET2個により構成される定電
圧回路であり、これより得られる定電圧出力と、第1,第
２の電圧検出回路106,107にそれぞれ設定される分圧抵
抗303より出される分圧値をコンパレータ304にて比較さ
せている。その結果、角電圧検出回路に設定された基本
電位V1またはV2よりもVcが大きい時にはコンパレータ30
4の出力は“H"となり、逆に小さい時には“L"となるわ
けである。なお、定電圧回路及び電圧検出回路を常時作
動させておくのは消費エネルギー上好ましくないので、
サンプリングパルスSPによってコンパレータ304を始めM
OS−FET302,305によって定電圧回路301及び分圧抵抗303
をON−OFF制御している。306はインバータで、コンパレ
ータ304の出力がサンプリングパルス制御されているこ
とから、Ｄラッチ307を設け、そこに1Hz信号をクロック
として与えることにより、コンパレータ出力はＤラッチ
307にてラッチされていることになる。

第４図は本発明に係る発振停止検出回路の一実施例で
ある。分周回路の分周周力（2k Hz）は一方はそのまま
イクスクルーシブノアゲート405に入力され、もう一方
はインバータ401で一度信号を反転させてから抵抗402で
電圧降下をおこした後にコンデンサ403で波形をなま
し、インバータ群404で波形整形並びに遅延させてから
イクスクルーシブルノアゲート405に入力させている。
この時点でインバータ群404の出力は2k Hz相当入力に対
して遅延を生じており、その結果、イクスクルージブル
ノアゲート405の出力は入力信号を２倍（4k Hz）した波
形が表れる。さらにこの出力はインバータ407及び408を
介してMOS−FET409のゲート電極につながれるが、イン
バータ408の出力が“L"の時だけコンデンサ410に電荷が
蓄積され、クロックドインバータ412の入力は“H"を示
す。ここでVssにプルダウンされたMOS−FET411のON抵抗
によって蓄積された電荷は常時放電されるが、4k Hz相
当の周波数よりも大きな時、定数のCRを設定することに
より充電の方が放電よりまさるために、クロックドイン
バータ412の入力は“H"を保持する。これに対して、発
振が停止した場合にはインスクルーシブノアゲート405
の出力は常に“H"となるために、クロックドインバータ
412の入力はプルダウン抵抗411により“L"を保持するこ
とになる。なお、クロックドインバータ412及び414とイ
ンバータ413によりハーフラッチを形成しており、以上
の過程から発振停止回路の出力としては、発振している
時は“H"が、また発振停止の時は“L"が得られることに
なる。

第５図は本発明に係る実時間記憶回路及びゼロ検出回
路の一実施例を示したものである。電圧検出回路からの
信号501が“L"の場合には、インバータ502を介して1Hz
の分周信号と共にアンドゲート503に入るため、ノアゲ
ート505を通してアップダウンカウンタ506はアップダウ
ンカウンタとして動作し、アップダウンカウンタ506は
現時刻との差を記憶することになる。この際、アップダ
ウンカウンタ506は例えば12時間分をカウントする能力
を有するもので、合計60秒×60分×12時間すなわち4320
0パルスをカウントすると自動的にリセットされて再度
カウントする機能を有するものである。さらに、外部操
作等で強制的に時刻修正された際には、カウンタの内容
をクリアしなければならないので、外部操作手段によっ
てもリセットされることになっている。これに対して信
号501が“H"の場合には、32HzMの分周信号と共にアンド
ゲート507に入力され、さらにアンドゲート508に入る。
後に述べるが、早送り動作時はゼロ検出回路511の出力
は“H"なので、結局アンドゲート508を介してアップダ
ウンカウンタ506は32HzMの分周信号によってダウンカウ
ントされることになる。この際、同時にアンドゲート50
8の出力をＤラッチ510にデータ入力として入力し、32Hz
Mの信号をインバータ509を有したＤラッチのクロックに
入力することにより、ラッチ出力Ｑとして早送り時には
“H"が得られる。この信号513をもって早送りパルス合
成回路のイネーブル信号とする他に、アンドゲート504
の入力として、ダウンカウント中すなわち早送り動作中
に生じる現時刻とのズレを1Hzの分周信号にてアップカ
ウント動作させている。ここで、32HzMの信号を利用し
ているのは、1Hz信号によるアップカウント動作と32Hz
信号によるダウンカウント動作が同期期しないようにタ
イミングをずらしているためである。一方、511はゼロ
検出回路で、カウント506の内容がゼロになったこと
を、アップダウンカウンタ506の出力がすべて“H"と
なったことによってナンドゲード512にて検出してい
る。ナンドゲート512の出力は、カウンタ506がアップま
たはダウンカウントしている時には“H"となり、非作動
時には“L"となって、早送りパルスと通常運針パルスと
の選択をしていることになる。なお、本実施例は早送り
時32Hzの場合を示したが、32HzMの代わりに64HzMを入力
することにより、早送りパルス合成回路との組合せで容
易に64Hz駆動が可能となる。

第６図は本発明に係る早送りパルス合成回路の一実施
例を示したものである。図は32Hzの早送りパルス合成回
路の例を示したものであるが、早送り時にはモータ回転
に制御をかけやすくするために、本実施例では出力とし
て6.8msecのパルスに0.5msecのチョッピングパルスを８
本つけた場合を示している。図にて601,602,603,605,60
8はインバータ、604,607,610,613,614はノアゲート、60
6,609はＤラッチ、611,612はアンドゲートを示してい
る。第７図には第６図におけるタイミングチャートを示
したもので、はノアゲート604の出力、はノアゲー
ト607の出力、はＤラッチ606のＱ出力、はＤラッチ
609の出力、はノアゲート610の出力で、はアンド
ゲート611のチョッピングパルス出力を４倍に拡大して
表したものである。この結果、ノアゲート614からは
に示す早送りパルスが出力されることになる。

〔発明の効果〕

以上の様な構成をとることにより、充電装置から得ら
れる電位が低下した場合には、モータ駆動を中止して消
費エネルギーのロスを極力少なくし、再度充電されてモ
ータを駆動するのに十分な電位にまで復帰した際には、
外部操作等による時刻修正手段を用いなくとも現時刻表
示に復帰する充電装置付電子時計を実用に供することが
可能となる。

充電装置から得られる電位が低下することによりモー
タ駆動を中止した場合、例えば充電装置の２次電源に容
量0.3F程度のコンデンサを使用するとモータ駆動を停止
する電圧を1.35V,発振停止電圧を0.8V,ICのみの消費電
流を0.2μA/secとすれば約10日間は実時間記憶回路にお
いて現時刻を保持しつづけるので、前述した様に再充電
された際には現時刻表示に復帰することが可能である。

【図面の簡単な説明】

第１図は本発明の基本構成を示すブロック図。第２図は
充電装置から得られる電位と駆動状態との関係を表す
図。第３図は本発明に係る電圧検出回路の一実施例。第
４図は本発明に係る発振停止検出回路の一実施例。第５
図は本発明に係る実時間記憶回路及びゼロ検出回路の一
実施例。第６図は本発明に係る早送りパルス合成回路の
一実施例。第７図は第６図におけるタイミングチャート
図。 101……発振回路 102……分周回路 103……通常運針パルス合成回路 104……モータ駆動回路 105……充電装置 106……第１の電圧検出回路 107……第２の電圧検出回路 108……発振停止検出回路 109,116……インバータ 110,111……ノアゲート 112……実時間記憶回路 113……アンドゲート 114……早送りパルス合成回路 115……ゼロ検出回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも発振回路、分周回路、通常運針
   パルス合成回路、モータ駆動回路を有する充電装置付電
   子時計において、充電装置から得られる電位と第１の電
   位V1を比較する第１の電圧検出回路と、前記充電装置か
   ら得られる電位と前記電位V1より低い第２の電位V2を比
   較する第２の電圧検出回路と、前記充電装置から得られ
   る電位が前記電位V2より低い第３の電位V3より低くなっ
   たことを検出する第３の電圧検出回路と、前記第１及び
   第２の電圧検出回路の検出信号により、前記分周回路よ
   り出される分周信号をカウントして現時刻との差を記憶
   する機能及び記憶された内容に従ってダウンカウントす
   る機能を有するとともに、前記第３の電圧検出回路の検
   出信号又は外部操作スイッチによりその内容がリセット
   される実時間記憶回路と、前記分周回路より得られる信
   号によって現時刻との差を補正するための早送りパルス
   を作成し、前記実時間記憶回路の内容に従って前記早送
   りパルスを出力させる早送りパルス合成回路と、前記実
   時間記憶回路の内容がゼロになったことを検知して前記
   通常運針パルス合成回路と前記早送りパルス合成回路と
   の選択信号を発生させるためのゼロ検出回路とを備え、
   前記充電装置より得られる電位が前記第２の電位V2より
   低下した時にはモータ駆動を中止し、ただちに前記実時
   間記憶回路を作動させ、さらに電位が低下しても前記第
   ３の電位V3に至る前に再充電されて前記第１の電位V1よ
   り高くなった際には、時刻修正手段を用いなくても早送
   り動作等の手段によって現時刻表示に復帰するようにし
   たことを特徴とする充電装置付電子時計。
2. 【請求項２】前記第３の電位V3を発振停止検出回路と
   し、さらに前記第３の電圧検出回路を発振停止検出回路
   とした請求項１記載の充電装置付電子時計。