JPS63148193A - 充電装置付電子時計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は充電装置を有する電子時計の駆動方法に関する
ものである。

〔発明の概要〕

本発明は充電装置から得られるエネルギーによって駆動
する電子時計において、充ＴＬ装置から得られる電位が
低下して、モータを駆動するのに要する最低の電位近く
まで下がった際には、モータ駆動を停止即ち現時刻表示
を中断して電子時計の消費エネルギーのロスを少なくし
、同時に実時間記憶回路を作動させて現時刻との差をカ
ウントすることにより、充電装置から得られる電位が発
振停止電圧に低下するまでの間に再度充電されてモータ
を駆動するのに十分な電位までに復帰した場合には、外
部操作等による時刻修正手段を用いなくとも現時刻表示
に復帰することを可能とするようにしたものである。

さらに、現時刻表示に復帰させる手段としては、実時間
記憶回路にカウントされた内容に従って、３２ＩＩ　ｚ
又は６４１）ｚ相当の高い周波数の早送りパルスを駆動
回路に与えることにより、瞬時に現時刻表示に復帰でき
るようにしている。

〔従来の技術〕

従来は充電装置から得られる電位がモータを駆動するの
に要する最低電位より低下した時点で時刻表示動作が停
止するために現時刻情報を失う。

又、充電装置に太陽光発電を用いたものでは、特開昭６
ｉ７７７８７号公報、特開昭６１−７７７８８号公報等
に見られるように照度低下検出手段により一定の照度以
下となった時に、時刻表示動作を停止して再び照度が上
がり充電電位レベルが予め定められた電位レベルより高
くなった時に現時刻表示に復帰させる技術が知られてい
る。

〔発明が解決しようとする問題点〕

上記の様な充電装置を有する電子時計の駆動方法では、
例えば一度充電電位レベルが低下して時刻表示動作が停
止した場合には、再充電された際に止まった時点での時
刻表示より再開してしまうために現時刻の誤表示である
とか、外部操作等による時刻修正動作やそのための手段
を要するとかの不都合を生しる。

また、照度検出手段の方法によると暗い場所にてモータ
駆動が停止してしまうとか、定められた値以上の照度を
検出するごとに早送り手段等で現時刻表示に復帰させて
いるために、日常生活の照度のリズムにおいては、早送
り時に正常動作時と同じ数の駆動パルス数を要すること
から殆ど消費エネルギーの節約にならないという欠点を
有していた。

〔問題点を解決するための手段〕

上記問題点を解決するために、本発明においては充電装
置から得られる電位が低下してきてモータを駆動するの
に要する最低の電位近くまで低下したことを検知する電
圧検出回路と、その検出信号によって現時刻表示を一時
中断するのと同時に現時刻との差をカウントする機能を
有する実時間記憶回路と、その後も放電状態が続いて発
振が停止したことを検知するのと同時に先の実時間記憶
回路の内容をリセントさせる発振停止検出回路と、発振
停止に至るまでの間に再度充電されてモータを駆動する
のに十分な電位になったことを検知するもう一つの電圧
検出回路と、その検知１３号によって先の実時間記憶回
路の内容をダウンカウントさせ、さらにその内容によっ
て現時刻表示に復σｍさせるための早送りパルスを作成
する早送りパルス合成回路と、現時刻との差がなくなっ
たことを検知して再び通常運針パルスにもどすためのゼ
ロ検出回路とを備えた構成とすることにより、充電手段
を太陽光に限らず他の様々な充電手段を用いた電子時計
に対しても容易に上記の様な構成により、消費エネルギ
ーのロスが少ない現時刻表示復帰機能を備えた充電装置
付電子時計が可１ｊヒとなるようにした。

〔作用〕

上記の様な＋１４成によれば、充電−装置から得られる
電位が低下した場合にはモータ駆動を中止して消費エネ
ルギーのロスを極力おさえ、さらに発振停止電位までに
低下するまでの間に再度充電された場合に（よ現時刻表
示に復帰することができる。

〔実施例〕

以下に本発明の実施例を図面に基づいて説明する。第１
図は本発明の一実施例の基本構成を示すブロック図であ
る。１０１は発振回路、１０２は分周回路、１０３は通
常運針パルス合成回路、１０４はモータ駆動回路、１０
５は例えば太陽光発電であるとか、永久磁石を有する発
電機等による発電手段と、大容量コンデンサ等による２
次電源手段とを有する充電装置であり、充電装置１０５
より得られる電位がモータ駆動回路１０４を駆動するの
に十分な大きさである時には、発振回路１０１．モータ
駆動回路１０４の流れに従って電子時計は通常駆動をす
ることになっている。１０６は充電装置１０５の充電装
置から得られる電位がモータを駆動するのに十分な大き
さであることを検知するための第１の電圧検出回路。

１０７はモータを駆動するのに要する最低電位の近くに
基準電位を設定した第２の電圧検出回路であり、充電装
置１０５の充電装置から得られる電位（以下Ｖｃと称す
）が第２の電圧検出回路１０７に設定された電位より低
下した場合は、第２の電圧検出回路１０７の出力がり、
ｏｗレヘル（以下“Ｌ”と略す）となり、インバータ１
０９を介してノアゲ−）１）０，１）１より成るラッチ
に入力され、その後ラッチ出力は再度充電されてＶｃが
第１の電圧検出回路１０６の基準電位を越えた状態、す
なわち１０６．１０７の出力がともにＨＩＧＨレベル（
以下０Ｈ”と略す）になるまで“Ｌ゛のままとなる。ラ
ッチ出力が“Ｌ”の状態になると、アンドゲート１）３
出力が“Ｌ″となることにより、通常駆動パルス合成回
路１０３の動作が中止され現時刻表示が停止する。それ
と同時に実時間記憶回路１）２は分周回路１０２より出
力される基準信号をカウントして現時刻との差を保持す
るカウンターとして働（ことになる、この実時間記憶回
路１）２はＶｃが低下し続けて第３の検出回路１０８が
定める電位より低下した場合とか、外部操作等でＲｅ５
ｅｔ信号が入力された場合の他はカウンターとして動作
し続けることになる。尚、ここで言う第３の電圧検出回
路１０８とは通常、分周回路１０２からの信号による発
振停止検出回路を意味するものである。一方、実時間記
憶回路１）２がカウンターとして現時刻との差をカウン
トしている間に、再充電の行為があってＶｃが高くなり
、第１の電圧検出回路１０６の出力が“Ｈ”となった場
合には実時間記憶回路１）２はダウンカウンタ−として
動作し、ダウンカウントされた３２Ｈｚまたは６４Ｈｚ
相当のパルスを早送りパルス合成回路１）４に送り、分
周回路１０２から得られる種々の周波数パルスを合成し
て作られた早送りパルスを出力させて現時刻復帰動作を
行うことになる。この早送り状態においてはゼロ検出回
路１）５が実時間記憶回路１）２にカウントされた内容
がゼロとなるまではインバータ１）６を介してアンドゲ
ート１）３の出力をＬ１に保ち、通常運針パルスを禁止
した状態を続ける。現時刻復帰動作が終了した際にはゼ
ロ検出回路１）５の出力が“Ｌ”となることにより通常
動作に切り替わるわけである。

第２図はゼロ検出回路１０５から得られる電位ＶＣと電
子時計の駆動状態との関係を示す図で、第１）２２Ｉに
示した実施例に従って溝いたものである。

初めＡの状態まで何らかの充電手段によってＶｃが上昇
した後は第２の電圧検出回路に設定された電位■２すな
わちＢの状態までは通常駆動パルスによる正常動作が続
く。次に充電電圧が低下してＢの状態となると、通常駆
動パルスのモータへの出力を禁止するとともに実時間記
憶回路を動作させることになるが、この状態ではモータ
の消費電流がな（なっているために、放電のカーブはず
っとなだらかになる。なお、Ｂの状態は先にも述べたよ
うにモーフ駆動最低電圧の近くに設定されている。その
後、放電が快いて発振停止電圧■３に至る前（Ｃの状態
）に再充電されて、第１の電圧検出回路に設定された電
位ＶｌすなわちＤの状態にまでＶｃが上昇した際には、
実時間記憶回路にカウントされた内容に従って早送り動
作等によって現時刻表示に復す１ヤされる。その際、若
干の電圧降下をおこしＥの状態になるものの、現時刻表
示復Ｊｆ後は通常駆動パルスによる正常動作が再開され
ることになる。なお、Ｄの状態は先にも述べたようにモ
ータを駆動するのに十分な電位に設定されている。

第３図は本発明に係る電圧検出回路の一実施例を示した
ものである。３０１はＭＯ３−ＦＥＴ２個により構成さ
れる定電圧回路であり、これより得られる定電圧出力と
、第１．第２の電圧検出回路１０６．１０７にそれぞれ
設定される分圧抵抗３０３より出される分圧値をコンパ
レータ３０４にて比較させている。その結果、各電圧検
出・回路に設定された基準電位Ｖｌまたは■２よりもＶ
ｃが大きい時にはコンパレーク３０４の出力は“■（”
となり、逆に小さい時には“し”となるわけである。な
お、定電圧回路及び電圧検出回路を常時動作させておく
のは消費エネルギー上好ましくないので、サンプリング
パルスによってコンパレータ３０４を始めＭＯＳ　−Ｆ
　Ｅ　ＴａＯ２，３０５ニよっ７ＯＮ−ＯＦＦ制御して
いる。３０６はインバータで、コンパレータ３０４の出
力がサンプリングパルス制御されていることから、Ｄラ
ッチ３０７を設け、そこにＩＨｚ信号をクロックとして
与えることにより、コンパレータ出力はＤラッチ３０７
にてランチされていることになる。

第４図は本発明に係る発振停止検出回路の一実施例であ
る。分周回路の分周出力（２ｋＨｚ）は一方はそのまま
イクスクルーシフリアゲート４０５に入力され、もう一
方はインバータ４０１で一度信号を反転させてから抵抗
４０２で電圧降下をおこした後にコンデンサ４０３で波
形をなまし、インバータ群４０４で波形整形並びに遅延
させてからイクスクルーシブノアゲート４０５に入力さ
せている。この時点でインバータ群４０４の出力は２ｋ
ｔｌｚ相当入力に対して遅延を生じており、その結果、
イクスクルージプノアゲート４０５の出力は入力信号を
２倍（４ｋｌｌｚ）Ｌ、た波形が表れる。さらにこの出
力はインバータ４０７及び４０８を介し７Ｍ０３−ＦＥ
Ｔ４０９のゲート電極につながれるが、インバータ４０
８の出力が“Ｌ”の時だけコンデンサ４１０に電荷が蓄
積され、クロックドインバータ４１２の入力は“Ｈ″を
示す。ここでＶｓｓにプルダウンされたＭＯ３−ＦＥＴ
４１）のＯＮ１氏抗によって蓄耳貞された電荷は常時放
電されるが、４ｋｌｌｚ相当の周波数よりも大きな時、
定数のＣＲを設定することにより充電の方が放電よりま
さるために、クロ、クドインバータ４１２の入力は“Ｈ
”を保持する。これに対して、発振が停止した場合には
イクスクルーシブノアゲート４０５の出力は常に“■（
”となるために、クロックドインバータ４１２の入力は
プルダウン抵抗４１）により“Ｌ゛を保持することにな
る。

なお、クロックドインバータ４１２及び４１４　とイン
バータ４１３によりハーフラッチを形成しており、以上
の過程から発振停止検出回路の出力としては、発振して
いる時は“Ｈ”が、また発振停止の時は′Ｌ″が得られ
ることになる。

第５図は本発明に係る実時間記憶回路及びゼロ検出回路
の一実施例を示したものである。電圧検出回路からの信
号５０１が“Ｌ“の場合には、インパーク５０２を介し
てＨ１ｚＯ１固体号と共にアンドゲート５０３に入るた
め、ノアゲート５０５を通してアップダウンカウンタ５
０６はアップカウンタとして動作し、アンプダウンカウ
ンタ５０６は現時刻との差を記憶することになる。この
際、アップダウンカウンタ５０６は例えば１２時間分を
カウントするｆ（ヒカを有するもので、合計６０秒×６
０分Ｘ１２時間すなわち４３２００パルスをカウントす
ると自動的にリセットされて再度カウントする機能を有
するものである。さらに、外部操作等で強制的に時刻修
正された際には、カウンタの内容をクリアしなければな
らないので、外部操作手段によってちりセットされるこ
とになっている。これに対して信号５０１が“Ｈ”の場
合には、３２１）ｚＭの分周信号と共にアンドゲート５
０７に人力され、さらにアンドゲート５０８に入る。後
に述べるが、早送り動作時はゼロ検出回ｅ５１）の出力
は“Ｉ［”なので、結局アンドゲート５０８を介してア
ップダウンカウンタ５０６は３２１）ｚＭの分周信号に
よってダウンカウントさ机ることになる。この際、同時
にアンドゲート５０３の出力をＤラッチ５１０にデータ
入力として人力し、３２１）ｚＭの信号をインバータ５
０９を有したＤラッチのクロックに人力することにより
、ランチ出力Ｑとして？送り時には“Ｈ”が得られる。

この信号５１３をもって早送りパルス合成回路のイ不一
ブル信号とする他に、アンドゲート５０４の入力として
、ダウンカウント中すなわち早送り動作中に生じる現時
刻とのズレをＩＨｚの分周信号にてアップカウント動作
させている。ここで、３２１）ｚＭの信号を利用してい
るのは、ＩＨｚ信号によるアンプカウント動作と３２１
）ｚ信号によるダウンカウント動作が同期期しないよう
にタイミングをずらしているためである。一方、５１）
はゼロ検出回路で、カウント５０６の内容がゼロになっ
たことを、アップダウンカウンタ５０６のＱ出力がすべ
て“Ｈ′となったことによってナントゲート５１２にて
検出している。ナントゲート５１２の出力は、カウンタ
５０６がアンプまたはダウンカウントしている時にはＨ
”となり、非作動時には“Ｌ”となって、早送りパルス
と通常運針パルスとの選択をしていることになる。

なお、本実施例は早送り時３２Ｈｚの場合を示したが、
３２Ｈｚ　Ｍの代わりに６４ＨｚＭを入力することによ
り、早送りパルス合成回路との組合せで容易に６４Ｈｚ
駆動が可能となる。

第６図は本発明に係る早送りパルス合成回路の一実施例
を示したものである。図は６２Ｈｚの早送りパルス合成
回酩の例を示したものでｂるが、早送り時にはモータ回
転に制御をかけや１くするために、本実施例では出力と
して６．８ｍ５ｅｃのパルスに０．５ｍ５ｅｃのチョッ
ピングパルスを８本つした場合を示している。図にて６
０１．６０２．６０３．６０５．６＋’１８はインバー
タ、ｆ１ｉ０４，６０７，６１０，６１３，６１４はノ
アゲ・−１，６０６，６０９はＤラッチ、６１），６１
２はアンドゲートを示している。第７図には第６図にお
けるタイミングチャートを示したもので、■はノアゲー
ト６０４の出力、■はノアゲート６０７の出力、■はＤ
ラッチ６０６のＱ出力、■はＤラッチ６０９のＱ出力、
■はノアゲート６１０の出力で、■はアンドゲート６１
）のチョッピングパルス出力を４倍に拡大して表したも
のである。この結果、ノアゲート６１４からは■に示す
早送りパルスが出力されることになる。

〔発明の効果〕

以上の様な構成をとることにより、充電装置から得られ
る電位が低下した場合には、モータ駆動を中止して消費
エネルギーのロスを瓶力少なくし、再度充電されてモー
タを駆動するのに十分な電位にまで復帰した際には、外
部操作等による時刻修正手段を用いなくとも現時刻表示
に復帰する充電″Ａ置置型電子時計実用に供することが
可能となる。

充電装置から得られる電位が低下することによりモータ
駆動を中止した場合、例えば充電装置の２次Ｔ、、源に
容量が０．３　Ｆ程変のコンデンサを使用するとモータ
駆動を停止する電圧を１．３５　Ｖ　１発振停止電圧を
Ｑ、３Ｖ、ＩＣのみの消費電流を０．２μＡ／ｓｅｃと
すれば約１０日間は実時間記憶回路において現時刻を保
持しつづけるので、前述した（ｒに再充電された際には
現時刻表示に復帰することが可能である。

【図面の簡単な説明】

第１図は本発明の基本構成を示すブロック図。 第２図は充電装置から（１られる電（ケと駆動状態との
関係を表す図。第３図は本発明に係る電圧検出回路の一
実施例。第４図は本発明に係る発振（、γ止栓出回路の
一実晦例。第５図は本発明に係る−な時間記（ｆ２回路
及びゼロ検出回路の一実施例。第６図は本発明に係る早
送りパルス合成回路の一実施例。 第７図は第６図におけるタイミングチャート図。 １０１　　・・・発振回路 １０２　　・・・分周回路 １０３　　・・・通常運針パルス合成回路１０４　　・
・・モータ駆動回路 ＋０５　　・・・充電装置 １０６　　・・・第１の電圧検出回路 １０７　　・・・第２の電圧検出回路 １０Ｂ　　・・・発振停止検出回路 １０９．１）６　　・・・インバータ １）０、１）１　　・・・ノアゲート １）２　　・・　実時間記憶回路 １）３　・・　アンドゲート

Claims (2)

【特許請求の範囲】
1. （１）少なくとも発振回路、分周回路、通常運針パルス
   合成回路、モータ駆動回路を有する充電装置付電子時計
   において、充電装置から得られる電位と第１の電位Ｖ１
   を比較する第１の電圧検出回路と、前記充電装置から得
   られる電位と前記電位Ｖ１より低い第２の電位Ｖ２を比
   較する第２の電圧検出回路と、前記充電装置から得られ
   る電位が前記電位Ｖ２より低い第３の電位Ｖ３より低く
   なったことを検出する第３の電圧検出回路と、前記第１
   及び第２の電圧検出回路の検出信号により、前記分周回
   路より出される分周信号をカウントして現時刻との差を
   記憶する機能または記憶された内容に従ってダウンカウ
   ントする機能を有するとともに、前記第３の電圧検出回
   路の検出信号又は外部操作スイッチによりその内容がリ
   セットされる実時間記憶回路と、前記分周回路より得ら
   れる信号によって現時刻との差を補正するための早送り
   パルスを作成し、前記実時間記憶回路の内容に従って前
   記早送りパルスを出力させる早送りパルス合成回路と、
   前記実時間記憶回路の内容がゼロになったことを検知し
   て前記通常運針パルス合成回路と前記早送りパルス合成
   回路との選択信号を発生させるためのゼロ検出回路とを
   備え、前記充電装置より得られる電位が前記第２の電位
   Ｖ２より低下した時にはモータ駆動を中止し、ただちに
   前記実時間記憶回路を作動させ、さらに電位が低下して
   も前記第３の電位Ｖ３に至る前に再充電されて前記第１
   の電位Ｖ１より高くなった際には、時刻修正手段を用い
   なくとも早送り動作等の手段によって現時刻表示に復帰
   するようにしたことを特徴とする充電装置付電子時計。
2. （２）前記第３の電位Ｖ３を発振停止電圧とし、さらに
   前記第３の電圧検出回路を発振停止検出回路とした特許
   請求の範囲第１項記載の充電装置付電子時計。